DE2440773B1

DE2440773B1 - Automatic attenuation monitor for telephone lines - has period measuring cct. and comparator evaluating transmitted freq. sweep

Info

Publication number: DE2440773B1
Application number: DE2440773A
Authority: DE
Inventors: Helmut 8000 Muenchen Fink
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-08-26
Filing date: 1974-08-26
Publication date: 1976-01-02
Also published as: DE2440773C2

Abstract

The automatic attenuation monitor, for telephone lines, transmits signals over a given frequency band to a remote evaluating receiver. The receiver contains a period measuring circuit supplied with a first signal whose frequency corresponds to the frequency of the voltage detected at the end of the line and with a second signal whose frequency corresponds to this voltage's amplitude. The period measuring circuit output is compared with two alternately-switched signal sequence: the first sequence consists of a number of stored, sequential signal values following the direction of the frequency sweeps at the transmitter and corresponding to transitions between frequency tolerance values; and the second sequence consists of signal values whose direction corresponds to tolerance values in the same direction.

Description

ten Aufwand dieser bekannten Schaltungsanordnung entscheidend zu verringern. Dies wird erfindungsgemäß dadurch erreicht, daß ein Periodendauermesser mit einem ersten Signal, dessen Frequenz der Frequenz der am Leitungsende abgreifbaren Spannung entspricht, und einem zweiten Signal, dessen Frequenz der Amplitude derselben entspricht, alternierend beaufschlagt wird, daß das Ausgangssignal des Periodendauermessers in einem Komparator mit zwei alternierendth effort to reduce this known circuit arrangement decisively. This is achieved according to the invention in that a period meter with a first signal, the frequency of which corresponds to the frequency of the voltage that can be tapped off at the end of the line corresponds to, and a second signal, the frequency of which corresponds to the amplitude of the same, is acted upon alternately that the output signal of the period meter in a comparator with two alternating

anschaltbaren Signalfolgen verglichen wird, von denen die erste aus einer Mehrzahl von gespeicherten und nacheinander abgreifbaren Signalwerten besteht, die den in Richtung des Frequenzdurchlaufs aufeinanderfolgenden, die Übergänge zwischen den Toleranzwerten kennzeichnenden Frequenzwerten entsprechen, während die zweite Signalfolge aus einer Mehrzahl von gespeicherten und nacheinander abgreifbaren Signalwerten besteht, die den in gleicher Richtung aufeinanderfolgenden einzelnen Toleranzwerten entsprechen, und daß jeweils beim Erreichen eines Signalwerts der ersten Folge durch das vom ersten Signal abgeleitete Ausgangssignal des Periodendauermessers ein erster Komparatorimpuls gebildet wird, der in beiden Signalfolgen je eine Weiterschaltung auf den nächstfolgenden Signalwert bewirkt, während beim Über- oder Unterschreiten eines Signalwerts der zweiten Folge durch das vom zweiten Signal abgeleitete Ausgangssignal ein zweiter Komparatorimpuls gebildet wird, der als Fehlersignal dient oder ein solches auslöst.Switchable signal sequences are compared, of which the first is made consists of a plurality of stored signal values that can be tapped off one after the other, the transitions between correspond to the tolerance values characterizing frequency values, while the second Signal sequence from a plurality of stored signal values that can be tapped off one after the other consists of the individual tolerance values that follow one another in the same direction correspond, and that in each case when a signal value of the first sequence is reached the output signal of the period meter derived from the first signal is a first Comparator pulse is formed, which is switched on in each of the two signal sequences on the next signal value, while exceeding or falling below a signal value of the second sequence by the output signal derived from the second signal a second comparator pulse is formed, which serves as an error signal or a such triggers.

Der mit der Erfindung erzielte Vorteil besteht insbesondere darin, daß ein und derselbe Schaltungsteil zeitlich nacheinander sowohl zur Prüfung der durchlaufenden Frequenzwerte in bezug auf die Erreichung der Grenzfrequenzen zwischen den unterschiedlichen Toleranzwerten als auch zur Überprüfung der am Leitungsende abgegriffenen Spannung in bezug auf die Einhaltung der einzelnen gegeneinander abgestuften Toleranzwerte verwendet wird. Darüber hinaus kann eine wahlweise Überwachung auf Einhaltung unterschiedlicher Toleranzgrenzen oder -schemata in einfacher Weise durch Zusammenfassung und Speicherung aller für diese benötigten Daten in gegeneinander austauschbaren Teilschaltungen durchgeführt werden. The advantage achieved with the invention consists in particular in that one and the same circuit part successively both for testing the passing frequency values with regard to the achievement of the cut-off frequencies between the different tolerance values as well as to check the at the end of the line tapped tension in terms of compliance with each graded against each other Tolerance values is used. In addition, an optional monitoring can be performed Compliance with different tolerance limits or schemes in a simple manner Summary and storage of all data required for this in relation to one another exchangeable subcircuits are carried out.

Die Erfindung wird nachfolgend an Hand einiger in der Zeichnung dargestellter, bevorzugter Ausführungsbeispiele näher erläutert. Dabei zeigt F i g. 1 den über der Frequenz aufgetragenen Verlauf einer am Leitungsausgang abgegriffenen M eßspannung zusammen mit einer von dieser einzuhaltenden oberen und unteren Toleranzgrenze, Fig.2 das Prinzipschaltbild eines ersten Ausführungsbeispiels der Erfindung, F i g. 3 eine Teilschaltung von F i g. 2, Fig.4 ein zweites Ausführungsbeispiel der Erfindung mit Schaltungsmaßnahmen zur Beseitigung des Einflusses von Schwankungen der Leitungsgrunddämpfung, F i g. 5 ein Ausführungsbeispiel der Erfindung mit alternativen Schaltungsmaßnahmen zur Beseitigung des Einflusses von Schwankungen der Leitungsgrunddämpfung, F i g. 6 ein Ausführungsbeispiel mit weiteren, dem genannten Zweck dienenden Alternativmaßnahmen, F i g. 7 ein Ausführungsbeispiel, das nochmals Alternativmaßnahmen zur Beseitigung des Einflusses von Schwankungen der Leitungsgrunddämpfung zeigt, F i g. 8 einen Anwendungsfall, bei dem eine Leitung in der Übertragungsrichtung von der Meßstelle zu einer Gegenstelle und/oder in Gegenrichtung auf die Toleranzhaltigkeit ihrer Dämpfung überwacht wird, und F i g. 9 einen weiteren Anwendungsfall für die Überwachung der Dämpfung einer Leitung in Richtung von der Meßstelle zu einer Gegenstelle. The invention is illustrated below with reference to some of the drawings preferred embodiments explained in more detail. F i g. 1 the over the frequency plotted course of a measurement voltage tapped at the line output together with an upper and lower tolerance limit to be complied with, 2 shows the basic circuit diagram of a first exemplary embodiment of the invention, F i G. 3 shows a partial circuit of FIG. 2, Fig.4 a second embodiment of the Invention with circuit measures to eliminate the influence of fluctuations the basic cable attenuation, FIG. 5 shows an embodiment of the invention with alternatives Circuit measures to eliminate the influence of fluctuations in the basic line attenuation, F i g. 6 an exemplary embodiment with further alternative measures serving the stated purpose, F i g. 7 shows an exemplary embodiment which again shows alternative measures for elimination shows the influence of fluctuations in the basic line attenuation, FIG. 8 one Application in which a line in the direction of transmission from the measuring point to a counterpart and / or in the opposite direction to the tolerance of their Attenuation is monitored, and FIG. 9 another use case for monitoring the attenuation of a line in the direction from the measuring point to a remote point.

In F i g. list ein Koordinatensystem mit der horizontalen Frequenzachse fund der vertikalen Achse Udargestellt, in das der Verlauf 1 einer frequenzabhängigen Spannung Ux eingetragen ist, die am Ausgang einer mit einem Meßsignal konstanter Amplitude und variabler Frequenz beaufschlagten Fernmeldeleitung, insbesondere eine Fernsprechleitung, abgreifbar ist. Unter der Annahme, daß sich die Frequenz fm der Spannung Ux, ausgehend von einem unteren Grenzwert, stetig vergrößert, wird auch der dargestellte Verlauf 1 von links beginnend- stetig nach rechts durchlaufen, wobei der jeweilige Momentanwert der Frequenz fm durch die in Richtung der Frequenzachse f gemessene Abszisse fp des gerade erreichten Kurvenpunktes, z. B. P, und der zugehörige Momentanwert der Amplitude von Ux durch die in Richtung der U-Achse des Koordinatensystems gemessen Ordinate Up bestimmt werden. Eine obere Toleranzgrenze 2 und eine untere Toleranzgrenze 3 begrenzen ein Toleranzfeld, das von dem Spannungsverlauf 1 nicht verlassen werden darf, wenn die frequenzabhängige Leitungsdämpfung den an sie gestellten Forderungen entsprechen soll. Jedes Überschreiten von 2 und Unterschreiten von 3 durch die Momentanwerte der Amplitude von Ux ist daher durch die Schaltungsanordnung nach der Erfindung als Fehler zu erkennen und zu bewerten. Die untere Toleranzgrenze 3 verläuft stufenförmig, wobei die im logarithmischen Maßstab dargestellten Grenzfrequenzen f1 bis f5 jeweils die Übergänge zwischen den einzelnen als Spannungspegel ausgedrückten Toleranzwerten yl bis y5 definieren, während die obere Toleranzgrenze 2 geradlinig ausgebildet ist und einem festen, ebenfalls als Spannungspegel ausgedrückten Toleranzwert y6 entspricht. In Fig. list is a coordinate system with the horizontal frequency axis and the vertical axis U shown, in which the course 1 of a frequency-dependent tension Ux is entered, which at the output of a constant amplitude with a measurement signal and variable frequency telecommunications line, in particular a telephone line, can be tapped. Assuming that the frequency fm is the voltage Ux, starting from a lower limit value, steadily increasing, the profile shown is also shown 1 starting from the left - run continuously to the right, with the respective instantaneous value of the frequency fm through the abscissa fp measured in the direction of the frequency axis f of the curve point just reached, e.g. B. P, and the associated instantaneous value of the Amplitude of Ux measured by the direction of the U-axis of the coordinate system Ordinate Up can be determined. An upper tolerance limit 2 and a lower tolerance limit 3 limit a tolerance field which the voltage curve 1 does not leave may if the frequency-dependent line attenuation meets the requirements should correspond. Each exceeding of 2 and falling below 3 by the instantaneous values the amplitude of Ux is therefore due to the circuit arrangement according to the invention to be recognized as a mistake and to be assessed. The lower tolerance limit 3 runs in steps, where the cutoff frequencies f1 to f5 shown on a logarithmic scale, respectively the transitions between the individual tolerance values expressed as voltage levels Define yl to y5, while the upper tolerance limit 2 is straight and a fixed tolerance value y6, also expressed as a voltage level is equivalent to.

Bei dem in F i g. 2 dargestellten Ausführungsbeispiel der Erfindung wird eine auf Einhaltung der vorgeschriebenen Leitungsdämpfung zu. überwachende Fernmeldeleitung FL an ihrem Eingang E mit einem Meßsignal Um belegt, das ein Meßsender S liefert, der über einen Frequenzsteuereingang FE mit dem Signal eines Wobbelspannungsgenerators Wbeaufschlagt wird. Das Meßsignal Um weist eine variable Frequenz fm, aber eine konstante Amplitude auf. Die Frequenz und die Amplitude der am Leitungsausgang 4 abgreifbaren Spannung Ux werden zunächst jeweils als Frequenzwerte dargestellt. Dies geschieht in der Weise, daß die Spannung Ux einerseits über eine Leitung 5 direkt an den Kontakt a 2 eines Umschalters 6 gelangt und andererseits über einen Gleichrichter 7 und einen Spannungs-Frequenz-Umsetzer 8 an die Kontakte a 1 und a3 geführt wird. Dabei läßt sich die an a 2 liegende Spannung als ein erstes Signal auffassen, dessen Frequenz dem Momentanwert von fm entspricht, während die Spannung an a 1 bzw. a3 ein zweites Signal darstellt, dessen Frequenz dem Momentanwert der Amplitude von Ux entspricht. Der Umschalter 6 erfüllt die Funktion, daß beide Signale alternierend dem Eingang eines nachgeschalteten Periodendauermessers 9 zugeführt werden, der eine oder mehrere Perioden der ihm eingangsseitig zugeführten Signale mißt und das Meßergebnis über seinen Ausgang 10 in digitaler Form ausgibt Da ein solches digitales Signal durch jeweils einen von zwei möglichen Spannungszuständen auf einer Mehrzahl von Leitungen dargestellt wird, ist der Ausgang 10 entsprechend dem verwendeten Code mehradrig ausgebildet. Ein nachgeschalteter logarithmischer Verschlüßler 10a setzt die ihm eingangsseitig zugeführten Signale nach einer logarithmischen Werteskala in solche digitalen Signale um, die bei den vom zweiten Signal abgeleiteten Ausgangssignalen des Periodendauermessers 9 jeweils den auf einen vorgegebenen Spannungswert bezogenen Relativpegel der am Leitungsende abgreifbaren Spannung Ux angeben, und gibt die bewerteten Ausgangssignale an einen Komparator 11 weiter, dessen erster Eingang lla mit dem Ausgang von 10a fest verbunden ist und dessen zweiter Eingang lib über die Kontakte b 1, b2 und b3 des Umschalters 6 alternierend mit den Ausgängen A 1, A 2 und A 3 von digitalen Speichern 12,13 und 14 verbunden wird. Der Komparator 11 dient zu einem digitalen Vergleich der bewerteten Ausgangssignale von 9 mit den an den Ausgängen A 1, A 2 und A 3 abgreifbaren Signalwerten. In the case of the FIG. 2 illustrated embodiment of the invention a requirement to comply with the prescribed line attenuation. monitoring Telecommunication line FL occupied at its input E with a measuring signal Um, which is a measuring transmitter S delivers, which via a frequency control input FE with the signal of a wobble voltage generator W is acted upon. The measurement signal Um has a variable frequency fm, but one constant amplitude. The frequency and the amplitude of the line output 4 The voltage Ux that can be tapped off are initially shown as frequency values. This is done in such a way that the voltage Ux on the one hand via a line 5 comes directly to the contact a 2 of a switch 6 and on the other hand via a Rectifier 7 and a voltage-frequency converter 8 to the contacts a 1 and a3 is performed. The voltage applied to a 2 can be used as a first signal understand whose frequency corresponds to the instantaneous value of fm, while the voltage at a 1 or a3 represents a second signal, the frequency of which corresponds to the instantaneous value of the Corresponds to the amplitude of Ux. The switch 6 fulfills the function that both signals alternately fed to the input of a downstream period meter 9 the one or more periods of the signals fed to it on the input side measures and outputs the measurement result via its output 10 in digital form such a digital signal through one of two possible voltage states is displayed on a plurality of lines, the output 10 is corresponding the code used is multi-core. A downstream logarithmic mixer Encoder 10a sets the signals supplied to it on the input side according to a logarithmic one Scale of values into such digital signals as those derived from the second signal Output signals of the period meter 9 each to a predetermined voltage value related Specify the relative level of the voltage Ux that can be tapped off at the end of the line, and gives the evaluated output signals to a comparator 11, whose first input lla is permanently connected to the output of 10a and its second input lib via the contacts b 1, b2 and b3 of the switch 6 alternating with the outputs A 1, A 2 and A 3 of digital memories 12, 13 and 14 are connected. The comparator 11 is used for a digital comparison of the evaluated output signals from 9 with the signal values that can be tapped at outputs A 1, A 2 and A 3.

Die Durchschaltung von a 1 ist dabei mit der Durchschaltung von b 1 synchroniert, ebenso die Durchschaltung von a 2 mit b 2 und von a 3 mit b 3.The connection of a 1 is the same as the connection of b 1 synchronized, as well as the connection of a 2 with b 2 and of a 3 with b 3.

In die Speicher 12 bis 14 werden jeweils ganze Signalfolgen eingespeichert, deren einzelne Signalwerte nacheinander abgefragt werden können. Dabei entspricht eine in 13 gespeichert, erste Signalfolge mit den einzelnen Signalwerten xO bis x5 der jeweils in 10a bewerteten Periodendauer der Grenzfrequenzen fO bis f5 in der Reihenfolge des Frequenzdurchlaufs, eine in 14 eingespeicherte, zweite Signalfolge mit den einzelnen Signalwerten u 1 bis u5 den als Spannungspegel (relativ zu dem vorgegebenen Spannungswert) ausgedrückten einzelnen Toleranzwerten yl bis y5 der unteren Toleranzgrenze 3 in der Reihenfolge des Frequenzdurchlaufs und eine in 12 eingespeicherte, dritte Signalfolge mit den untereinander gleichen Werten v 1 bis v5 dem als Spannungspegel (relativ zu dem vorgegebenen Spannungswert) ausgedrückten Toleranzwert y6 der oberen Toleranzgrenze 2. Die Signalfolgen u 1 bis u5 und v1 bis v5 sind allerdings gegenüber der Folge xO bis x5 um eine Stelle nach rückwärts verschoben, so daß in der Ausgangsstellung der Speicher 12 bis 14 nur xO an A2 anliegt, während A 1 und A3 zunächst von Ausgangssignalen freigeschaltet sind. Entire signal sequences are stored in each of the memories 12 to 14, whose individual signal values can be queried one after the other. This corresponds to a first signal sequence stored in 13 with the individual signal values x0 bis x5 of the period duration of the limit frequencies f0 to f5 in each evaluated in 10a the sequence of the frequency sweep, a second signal sequence stored in FIG with the individual signal values u 1 to u5 den as the voltage level (relative to the specified voltage value) expressed individual tolerance values yl to y5 of lower tolerance limit 3 in the order of the frequency sweep and one in 12 stored, third signal sequence with mutually identical values v 1 to v5 the one expressed as the voltage level (relative to the predetermined voltage value) Tolerance value y6 of the upper tolerance limit 2. The signal sequences u 1 to u5 and v1 to v5 are, however, one position backwards compared to the sequence x0 to x5 shifted so that in the initial position the memory 12 to 14 is only present at A2 xO, while A 1 and A3 are initially released from output signals.

Nach dem ersten Weiterschalten der Speicher 12 bis 14 liegen dann die Signalwerte a 1, u 1 und v 1 gleichzeitig an den Ausgängen A 1 bis A 3. Bei den genannten Signalwerten handelt es sich um Zahlenwerte, die in einem herkömmlichen digitalen Code durch jeweils einen von zwei möglichen Spannungszuständen auf einer Mehrzahl von Leitungen ausgegeben werden.After the first step, the memories 12 to 14 are then located the signal values a 1, u 1 and v 1 at the same time at the outputs A 1 to A 3. At The signal values mentioned are numerical values that are used in a conventional digital code through one of two possible voltage states on one Multiple lines are output.

Entsprechend dem verwendeten Code sind die Verbindungen zwischen den Ausgängen A 1 bis A 3 und dem Eingang 11b des Komparators 11 mehradrig ausgebildet.The connections between the Outputs A 1 to A 3 and the input 11b of the comparator 11 are multi-core.

Ein Ausgang 15 des Komparators 11 ist mit dem Eingang eines Zählers 16 verbunden, dessen beispielsweise vieradrig ausgebildeter Ausgang 17 mit jedem der Adressiereingänge El bis E3 der Speicher 12 bis 14 verbunden ist. Ein Startsignaldetektor 18, der über eine Leitung 19 mit dem Schaltungspunkt 4 verbunden ist, triggert beim Auftreten eines über FL übertragenen Startsignals, beispielsweise eines 1500-Hz-Tons, eine Zeitablaufsteuerung 20 über ihren Eingang 21 und veranlaßt sie zur periodischen Abgabe von Impulsen an ihren Ausgängen 22 bis 24 sowie zur stetigen Abgabe eines logischen Signals »O« am Ausgang 24'. Dabei wird zunächst ein Impuls über 22 abgegeben und dem Periodendauermesser 9 als Meßbefehl zugeführt, so dann nach Ablauf einer vorgegebenen Verzögerungszeit ein Impuls über 23 abgegeben. der den Umschalter 6 in eine andere Schaltstellung weiterschaltet, und schließlich ein weiterer Impuls über 24 dem Periodendauermesser 9 zugeführt, der diesen wieder in Nullstellung bringt. Die an den Ausgängen 22, 23 und 24 auftretende Impulsfolge wird in einem vorgegebenen Rhythmus fortwährend ausgesendet, bis die Zeitablaufsteuerung 20 in einer noch zu beschreibenden Weise einen Stopbefehl erhält. An output 15 of the comparator 11 is connected to the input of a counter 16 connected, the output 17 of which, for example, has a four-wire design with each the addressing inputs El to E3, the memory 12 to 14 is connected. A start signal detector 18, which is connected to node 4 via a line 19, triggers at Occurrence of a start signal transmitted via FL, for example a 1500 Hz tone, a timing control 20 via its input 21 and causes it to periodically Delivery of pulses at their outputs 22 to 24 as well as for the continuous delivery of a logical signal "O" at output 24 '. Initially, a pulse is emitted via 22 and fed to the period meter 9 as a measurement command, then after a given delay time, a pulse over 23 is emitted. the switch 6 advances to another switch position, and finally another impulse fed via 24 to the period meter 9, which brings it back into the zero position. The pulse sequence appearing at the outputs 22, 23 and 24 is given in a predetermined rhythm continuously sent out until the timing controller 20 is still to descriptive way receives a stop command.

In der Ausgangsstellung des Zählers 16 wird den Eingängen El bis E3 zunächst ein Adressiersignal zugeführt, das den ersten eingespeicherten Signalwert xO an den Ausgang A 0 von 13 durchschaltet. während von den Speichern 12 und 14 bei dieser Adressierung noch kein Signalwert abgegeben wird. Läuft nun die Frequenz fm, bei einer unteren Grenzfrequenz beginnend, in Richtung auf höhere Frequenzen durch, so ermöglicht der Umschalter 6 jeweils in der Stellung a 2, b 2 einen Vergleich der Momentanwerte der Frequenz fm bzw. der von diesen abgeleiteten, in 10a logerithmisch verschlüsselten Ausgangssignale des Periodendauermessers 9 mit dem Signalwert xO bzw. mit der verschlüsselten Periodendauer der zugeordneten ersten Grenzfrequenz fO. Solange hierbei das bewertete Ausgangssignal von 9 den Wert x 0 nicht erreicht, gibt der Komparator 11 über den Ausgang 15 kein Signal ab. In the initial position of the counter 16, the inputs El to E3 is initially supplied with an addressing signal that contains the first stored signal value xO is switched through to output A 0 of 13. while from memories 12 and 14 no signal value is output with this addressing. The frequency is now running fm, starting at a lower limit frequency, in the direction of higher frequencies by, the changeover switch 6 enables a comparison in each case in position a 2, b 2 the instantaneous values of the frequency fm or those derived therefrom, logerithmically in FIG. 10a encrypted output signals of the period meter 9 with the signal value xO or with the encrypted period of the assigned first cutoff frequency fO. As long as the evaluated output signal of 9 does not reach the value x 0, the comparator 11 emits no signal via the output 15.

Erst beim Erreichen oder Überschreiten von x 0 wird ein erster Komparatorimpuls 25 abgegeben, der im Zähler 16 gezählt wird. Der hierdurch erreichte Zählerstand drückt sich in einem entsprechend geänderten Signal am Ausgang 17 aus, das den Speichern 12 bis 14 als neues Adressiersignal mitgeteilt wird und diese auf den jeweils nächsten Wert weiterschaltet. Dabei gelangt der Signalwert x 1 an den Ausgang A 2, der Signalwert u 1 an A 3 und v 1 an A 1.A first comparator pulse is only generated when x 0 is reached or exceeded 25 issued, which is counted in the counter 16. The counter reading achieved in this way is expressed in a correspondingly changed signal at output 17, which the memory 12 to 14 is communicated as a new addressing signal and this to the next Value advances. The signal value x 1 arrives at output A 2, the signal value u 1 at A 3 and v 1 at A 1.

Nach dem Auftreten eines ersten Komparatorimpulses 25 befindet demnach ein Vergleich der bewerteten Ausgangssignale von 9 mit den Signalwerten u 1 und v 1 der Speicher 12 und 14 und mit dem zweiten Signalwert x 1 des Speichers 13 statt. Durch die selbsttätige Umschaltung von 6 auf die verschiedenen Kontakte a 1 bis a 3 werden das erste und das zweite Signal alternierend dem Vergleich in 11 unterworfen, und zwar in der Stellung a 1, b 1 das zweite Signal einem Vergleich mit dem in 12 gespeicherten Signalwert v 1 und in Stellung a3, b3 einem Vergleich mit dem in 14 gespeicherten Signalwert u 1. Unterschreitet hierbei das bewertete Ausgangssignal von 9 den Wert v 1, so wird über einen zweiten Ausgang mild des Komparators 11 eine Spannung U2 abgegeben, die ein UND-Glied 44 passiert und in einer Differenzierstufe 45 in einen zweiten Komparatorimpuls 27 umgeformt wird, der am Ausgang 26 als Fehlersignal auftritt. Ein solcher Impuls 27 tritt auch auf, wenn das Ausgangssignal von 9 den Signalwert u 1 des Speichers 14 überschreitet. Hierbei wird eine Spannung U1 an den Ausgang llddurchgeschaltet, über 44 übertragen und in 45 entsprechend umgeformt. In beiden Fällen kann über eine Leitung 28 die Zeitablaufsteuerung 20 in der Weise beeinflußt werden, daß der Überwachungsvorgang unterbrochen wird und die Weiterschaltung von 6 sowie die Weiterschaltung innerhalb der Signalfolgen der Speicher 12 bis 14 beendet wird. Gleichzeitig werden die genannten Speicher und der Zähler 16 wieder in ihre Ausgangsstellungen zurückgestellt. After the occurrence of a first comparator pulse 25 is accordingly a comparison of the evaluated output signals from FIG. 9 with the signal values u 1 and v 1 of the memories 12 and 14 and with the second signal value x 1 of the memory 13 instead. The automatic switching from 6 to the various contacts a 1 to a 3 the first and the second signal are alternately subjected to the comparison in 11, namely, in position a 1, b 1, the second signal is compared with that in FIG stored signal value v 1 and in position a3, b3 a comparison with that in FIG stored signal value u 1. If this falls below the evaluated output signal from 9 the value v 1, then a second output of the comparator 11 is a mild Output voltage U2, which passes through an AND gate 44 and in a differentiating stage 45 is converted into a second comparator pulse 27, which at the output 26 as an error signal occurs. Such a pulse 27 also occurs when the output signal from 9 den Signal value u 1 of memory 14 exceeds. Here, a voltage U1 is applied the output lld is switched through, transmitted via 44 and converted accordingly in 45. In both cases, the timing controller 20 can be via a line 28 in the manner be influenced that the monitoring process is interrupted and the transfer of 6 as well as the advancement within the signal sequences of memories 12 to 14 is terminated. At the same time, the mentioned memory and the counter 16 are again returned to their original positions.

Vor dem Auftreten des ersten Komparatorimpulses 25 sorgt die an dem Ausgang 24' liegende, logische »0« dafür, daß eventuell auftretende Spannungen U1 und U2 nicht an den Ausgang 26 gelangen können, so daß kein Fehlersignal abgegeben werden kann, bevor die Frequenz fO erreicht ist. Der zuerst auftretende Komparatorimpuls 25 wird nun über die Klemme 24" der Zeitablaufsteuerung 20 zugeführt und schaltet an deren Ausgang 24' das »0«-Signal in ein »L«-Signal um, wodurch das UND-Glied 44 geöffnet wird und Komparatorimpulse 27 über 26 in der beschriebenen Weise abgegeben werden können. Before the occurrence of the first comparator pulse 25 takes care of the Logical "0" at output 24 'to ensure that any voltages U1 and U2 cannot get to output 26, so that no error signal is emitted can be before the frequency f0 is reached. The first comparator pulse to appear 25 is now fed to the timing control 20 via terminal 24 ″ and switches at its output 24 'converts the "0" signal into an "L" signal, whereby the AND gate 44 is opened and comparator pulses 27 through 26 in the described Way can be submitted.

Nach dem Auftreten des ersten Impulses 25 wird somit der Spannungsverlauf 1 in F i g. 1 innerhalb des von fO bis f1 1 reichenden Frequenzabschnitts selbsttätig auf die Einhaltung des zugehörigen Toleranzbereichs v 1, v6 überprüft. Beim Auftreten des nächsten Impulses 25, also nach dem Erreichen des Signalwerts x 1 durch das bewertete Ausgangssignal von 9 in der Schaltstellung a 2, b 2 von 6, werden die abgreifbaren Signalwerte der Speicher 12 bis 14 auf v 2, x2 und u2 weitergeschaltet, so daß nunmehr diese Werte dem Vergleich in 11 zugrunde gelegt werden. Das bedeutet, daß der Spannungsverlauf 1 in F i g. 1 innerhalb des Frequenz abschnitts von f1 bis f2 selbsttätig auf die Einhaltung des zugehörigen Toleranzbereichs y2, y6 überprüft wird. Beim Auftreten weiterer Impulse 25 wird dann die Überwachung des Spannungsverlaufs 1 auf Einhaltung der Toleranzgrenzen durch das bereits erwähnte, schrittweise Weiterschalten der abgreifbaren Signalwerte in den Speichern 12 bis 14 auf die sich jeweils anschließenden Frequenzbereiche f2 bis f3, f3 bis f4 und f4 bis f5 ausgedehnt, sofern vorher kein zweiter Komparatorimpuls 27 aufgetreten ist. Der beim Erreichen der Grenzfrequenz f5 auftretende Komparatorimpuls 25 veranlaßt den Zähler 16 zur Abgabe eines Ausgangssignals, das der Zeitablaufsteuerung 20 über einen Eingang 29 als Stopsignal zugeführt wird und die gleichen Rückstellvorgänge auslöst wie ein Impuls 27, der über die Leitung 28 empfangen wird. After the occurrence of the first pulse 25, the voltage curve is thus 1 in FIG. 1 automatically within the frequency segment ranging from f0 to f1 1 checked for compliance with the associated tolerance range v 1, v6. When appearing of the next pulse 25, i.e. after the signal value x 1 has been reached by the evaluated output signal of 9 in the switch position a 2, b 2 of 6, the tappable signal values of the memories 12 to 14 switched to v 2, x2 and u2, so that these values are now used as a basis for the comparison in FIG. That means, that the voltage curve 1 in FIG. 1 within the frequency section of f1 to f2 automatically checked for compliance with the associated tolerance range y2, y6 will. When further pulses 25 occur, the voltage curve is then monitored 1 for compliance with the tolerance limits through the aforementioned, step-by-step advancement of the signal values that can be tapped off in the memories 12 to 14 to the respective subsequent ones Frequency ranges f2 to f3, f3 to f4 and f4 to f5 extended, if not before second comparator pulse 27 has occurred. The one when the cut-off frequency is reached f5 occurring comparator pulse 25 causes the counter 16 to emit an output signal, which is fed to the timing control 20 via an input 29 as a stop signal and triggers the same reset processes as a pulse 27, which is transmitted via the line 28 is received.

Da die Periodendauermessung und der Spannungsvergleich sehr schnell durchgeführt werden können und der Umschalter 6 insbesonders bei elektronischer Ausbildung ebenfalls sehr schnell arbeitet, gelingt eine vollautomatische Überwachung des Spannungsverlaufs 1 auf Einhaltung der Toleranzgrenzen 2 und 3 auch bei einem schnellen Frequenzdurchlauf von fm. Die Anzahl der innerhalb eines Frequenzdurchlaufs liegenden Meßpunkte wird dabei umso größer, je kleiner die Meß-, Vergleichs- und Umschaltzeiten von 9, 11 und 6 sind. Daher ist es auch von Einfluß, welche Anzahl von Periodendauern der Messung in 9 zugrunde gelegt wird. Since the period measurement and the voltage comparison are very quick can be carried out and the switch 6 especially with electronic Training also works very quickly, a fully automatic monitoring succeeds of the voltage curve 1 for compliance with the tolerance limits 2 and 3 even with one fast frequency sweep of fm. The number of times within a frequency sweep lying measuring points becomes larger, the smaller the measuring, comparison and Switching times of 9, 11 and 6 are. Therefore it is also important which number of period durations of the measurement in FIG. 9 is taken as a basis.

Bei Weglassung eines der Speicher 12 und 14 in F i g. 2 bzw. bei Nicht-Beschaltung der Kontakte a 1 und b 1 oder a 3 und b 3 erfolgt eine Überwachung des Spannungsverlaufs 1 in F i g. 1 nur bezüglich einer der Toleranzgrenzen 2 oder 3. Während der Anschaltphasen der jeweils nicht beschalteten Kontakte a t, b 1 oder a 3, b 3 muß dabei durch eine Sperrung des UND-Gliedes 44 über eine logische »0« am Ausgang 24' von 20 dafür gesorgt werden, daß innerhalb dieser Zeitabschnitte keine Komparatorimpulse 27 abgegeben werden. Eine andere Variante des Ausführungsbeispiels nach F i g. 2 besteht darin, an Stelle des Periodendauermessers 9 einen digitalen Frequenzzähler vorzusehen. If one of the memories 12 and 14 in FIG. 2 or at If contacts a 1 and b 1 or a 3 and b 3 are not connected, monitoring takes place of the voltage curve 1 in FIG. 1 only with regard to one of the tolerance limits 2 or 3. During the switch-on phases of the non-connected contacts a t, b 1 or a 3, b 3 must be blocked by blocking the AND element 44 via a logical "0" at the output 24 'of 20 ensure that within these time segments no comparator pulses 27 are emitted. Another variant of the embodiment according to FIG. 2 consists in replacing the period meter 9 with a digital one Provide frequency counter.

In diesem Fall muß die Funktion des Komparators 11 so abgeändert werden, daß bei einem Überschreiten eines der Signalwerte v 1 bis v5 und beim Unterschreiten eines der Signalwerte u 1 bis u5 durch das bewertete Ausgangssignal von 9 ein zweiter Komparatorimpuls 27 gebildet wird.In this case, the function of the comparator 11 must be modified so that that when one of the signal values v 1 to v5 is exceeded and when it falls below it one of the signal values u 1 to u5 by the weighted output signal from 9 a second Comparator pulse 27 is formed.

Die bisher an Hand der F i g. 2 beschriebene Schaltung kann auch in der Weise abgeändert werden, daß der logarithmische Verschlüßler 10a über einen weiteren Kontakt f2 des Schalters 6, der synchron mit a 2, b2 und c2 durchschaltbar ist, umgangen wird. Hierbei vergleicht der Komparator 11 die vom ersten Signal abgeleiteten Ausgangssignale des Periodendauermessers 9 mit den Signalwerten x 0 bis x 5 direkt, d. h. ohne vorherige Umsetzung in 10a. In diesem Fall entsprechen dann die Signalwerte A O bis x5 direkt der Periodendauer der Grenzfrequenzen fO bis f5 in der Reihenfolge des Frequenzdurchlaufs. The previously on the basis of FIG. 2 described circuit can also can be modified in such a way that the logarithmic encryptor 10a has a further contact f2 of the switch 6, which can be switched through synchronously with a 2, b2 and c2 is bypassed. Here comparator 11 compares those derived from the first signal Output signals of the period meter 9 with the signal values x 0 to x 5 directly, d. H. without prior implementation in 10a. In this case, the signal values then correspond A O to x5 directly the period of the limit frequencies f0 to f5 in the order of the frequency sweep.

Die Speicher 12 bis 14 können vorzugsweise als eine gemeinsam austauschbare und vorzugsweise steckbare Baueinheit und insbesondere auch in integrierter Schaltkreistechnik ausgebildet sein. Dies ermöglicht ein einfaches Austauschen des gesamten, der Überwachung zugrunde gelegten Toleranzschemas gegen ein anderes, das durch eine entsprechende Baueinheit mit anderen Signalwerten dargestellt wird. In gleicher Weise ist aber auch die Zusammenfassung lediglich der Speicher 12 und 13 oder 13 und 14 zu austauschbaren Baueinheiten möglich, wodurch jede der frequenzbezogenen Toleranzfeldgrenzen 2 oder 3 gegen eine unterschiedliche ausgetauscht werden kann, oder eine Ausbildung jedes einzelnen der Speicher 12, 13 und 14 als austauschbare und vorzugsweise steckbare Baueinheit. The memories 12 to 14 can preferably be used as a commonly interchangeable and preferably a plug-in unit and in particular also in integrated circuit technology be trained. This enables the entire monitoring system to be exchanged easily underlying tolerance scheme against another, which is supported by a corresponding Unit is represented with different signal values. But in the same way also the combination of only the memories 12 and 13 or 13 and 14 to be interchangeable Modules possible, whereby each of the frequency-related tolerance field limits 2 or 3 can be exchanged for a different one, or one training each each of the memories 12, 13 and 14 as replaceable and preferably pluggable Unit.

Die in F i g. 2 notwendige Umschaltung des Komparators 11, der einerseits in der Schaltstellung a 1, b 1 eine Spannung U2 beim Unterschreiten von v1 durch das bewertete Ausgangssignal von 9 abgegeben soll, dagegen in der Schaltstellung a3, b3 eine Spannung U1 beim Überschreiten von u 1 durch das bewertete Ausgangssignal von 9, wird zweckmäßig gemäß F i g. 3 über einen Eingang llc gesteuert. Dabei besteht der Komparator 11 aus einer Schaltungseinheit 37', die an getrennten Ausgängen 38 und 39 Ausgangssignale U 1 und U2 abgibt, und zwar an dem Ausgang 38 das Signal U 1 für den Fall, daß das am Eingang A anliegende Signal größer ist als das am Eingang B anliegende, und an dem Ausgang 39 das Signal U2 für ein umgekehrtes Größenverhältnis. Den Ausgängen 38 und 39 sind jeweils UND-Glieder 40 und 41 nachgeschaltet. Der Steuereingang von 41 ist direkt mit dem Eingang 11c verbunden, der Steuereingang von 40 über einen Negator 42. Die Ausgänge von 40 und 41 sind über ein ODER-Glied 43 an den Eingang des UND-Gliedes 44 geführt. Über Umschaltkontakte cl und c3 des Umschalters 6, die synchron mitra 1 und b 1 bzw. a 3 und b3 durchgeschaltet werden, wird ein logisches Signal »L« oder »0« an llcgelegt, wobei jeweils nur diejenige der Torschaltungen 40 und 41 mit dem logischen »L« angesteuert und daher geöffnet wird, die das erforderliche beim Überschreiten oder Unterschreiten der gespeicherten Signalwerte auftretende Ausgangssignal U1 bzw. U2 durchläßt. The in F i g. 2 necessary switching of the comparator 11, on the one hand in the switching position a 1, b 1 a voltage U2 when the voltage drops below v1 the weighted output signal of 9 is to be emitted, however in the switch position a3, b3 a voltage U1 when u 1 is exceeded by the evaluated output signal of 9, is expediently according to FIG. 3 controlled via an input llc. There is the comparator 11 consists of a circuit unit 37 'which is connected to separate outputs 38 and 39 outputs output signals U 1 and U2, namely at output 38 the signal U 1 in the event that the signal present at input A is greater than that at the input B applied, and at the output 39 the signal U2 for an inverse size ratio. The outputs 38 and 39 are followed by AND gates 40 and 41, respectively. The control input of 41 is directly connected to input 11c, the control input of 40 via a Inverter 42. The outputs of 40 and 41 are connected to the input via an OR gate 43 of the AND gate 44 out. About changeover contacts cl and c3 of the changeover switch 6, the synchronously mitra 1 and b 1 or a 3 and b3 are switched through, becomes a logical one Signal "L" or "0" applied to llc, with only that of the gate circuits 40 and 41 is controlled with the logical "L" and therefore opened, the required occurring when exceeding or falling below the stored signal values Output signal U1 or U2 lets through.

Nach dem Passieren des UND-Gliedes 44 und der Differenzierstufe 45 gelangt dann das durchgelassene Ausgangssignal U1 bzw. U2 als Komparatorimpuls 27 an den Ausgang 26. After passing the AND gate 44 and the differentiating stage 45 The passed output signal U1 or U2 then arrives as a comparator pulse 27 to output 26.

Der am Ausgang 15 abgegebene Komparatorimpuls 25 wird zweckmäßig in folgender Weise gebildet: Die Spannung U 1, die auftritt, wenn das an A liegende Signal größer ist als das an B liegende, wird während der Durehschaltphasen von a 2 und b 2, also während des Vergleichs des ersten Signals mit der Signalfolge x 0 bis x5, über ein UND-Glied 46 und eine nachgeschaltete Differenzierstufe 47 an den Ausgang 15 durchgeschaltet und stellt den Komparatorimpuls 25 dar. Die Steuerung des UND-Gliedes 46 wird dabei von einem am Eingang 11e liegenden logischen Signal »L« besorgt, das an den Kontakt d2 einer weiteren Schalterebene dl, d2, d3 des Umschalters 6 jeweils synchron mit der Durchschaltung der Kontakte a 2, b2 und c2 durchgeschaltet wird. Die Durchschaltung von »L« über 11e an die Kontakte dl und d3 bewirkt andererseits bei gesperrtem UND-Glied 46 die Öffnung der UND-Glieder 40 und 41 über weitere Eingänge, so daß die Spannungen Ul und U2 beim Vergleich der bewerteten Ausgangssignale von 9 mit den Signalwerten v 1 bis v5 und u 1 bis u5 an den Ausgang 11 d gelangen und nicht an den Ausgang 15. The comparator pulse 25 emitted at the output 15 is expedient formed in the following way: The voltage U 1, which occurs when the voltage applied to A. The signal is greater than the one at B, is switched off during the switching phases of a 2 and b 2, that is, during the comparison of the first signal with the signal sequence x 0 to x5, via an AND element 46 and a downstream differentiating stage 47 switched through to the output 15 and represents the comparator pulse 25. The control of the AND gate 46 is controlled by a logic signal present at the input 11e "L" worried that to contact d2 of a further switch level dl, d2, d3 of the switch 6 each synchronized with the Switching through the contacts a 2, b2 and c2 is switched through. The connection of »L« via 11e to the contacts dl and d3, on the other hand, causes the AND gates to open when the AND gate 46 is blocked 40 and 41 via further inputs, so that the voltages U1 and U2 when compared of the evaluated output signals from 9 with the signal values v 1 to v5 and u 1 to u5 reach output 11 d and not output 15.

Der am Ausgang 26 auftretende Komparatorimpuls 27 wird entweder einer am Ort des Leitungsendes angeordneten, die fehlerhafte Leitungsdämpfung anzeigenden oder registrierenden Einrichtung mitgeteilt oder über eine Leitung 48 einem Wechselspannungsgenerator 49 zugeführt, der hierdurch zur Aussendung eines Fehlersignals veranlaßt wird, das über eine Hilfsleitung FL' an einen fernen Ort, z. B. an den Ort des Leitungsanfangs von FL, übertragen und dort mittels einer Anzeige- oder Registriereinrichtung R in analoger Weise ausgewertet wird. Wird das Fehlersignal von 49 mit einer Frequenz ausgesendet, die außerhalb des vom Meßsignal Um zu überstreichenden Frequenzbereiches liegt, so kann es über eine Frequenzweiche auch auf die Leitung FL gegeben werden und, falls diese es zuläßt, in Richtung von 4 nach E übertragen, dort mittels einer entsprechenden Frequenzweiche ausgesiebt und der Einrichtung R zugeleitet werden. The comparator pulse 27 occurring at the output 26 is either one arranged at the end of the line, indicating the faulty line attenuation or registered device or communicated via a line 48 to an alternating voltage generator 49 supplied, which is thereby caused to send out an error signal that via an auxiliary line FL 'to a remote location, e.g. B. to the place of the beginning of the line from FL, and there by means of a display or registration device R is evaluated in an analogous manner. Will the error signal of 49 with a frequency emitted outside the frequency range to be covered by the measuring signal Um it can also be given to the line FL via a crossover and, if this allows it, transferred in the direction from 4 to E, there by means of a corresponding crossover network and passed to the device R.

Der Dämpfungsbetrag einer Fernmeldeleitung FL für eine fest vorgegebene Frequenz wird im allgemeinen als Leitungsgrunddämpfung bezeichnet. In F i g. 1 ist diese feste Frequenz z. B. mit 860 Hz angegeben und eingezeichnet. Es kann nun erwünscht sein, die Toleranzhaltigkeit des Spannungsverlaufs 1 bezüglich der Toleranzgrenzen 2 und 3 erst dann zu überwachen, wenn der Verlauf 1 in Richtung der vertikalen Achse U so weit verschoben worden ist, daß der für 860 Hz gemessene Spannungs-lst-Pegel 1 mit einem für diese Frequenz fest vorgegebenen Sollpegel B zusammenfällt, was bedeutet, daß der Sollwert der Leitungsgrunddämpfung gerade erreicht ist. In dem in F i g. 1 dargestellten Fall würde dies durch eine Verschiebung von 1 um einen Betrag d U in Richtung auf größere Pegelwerte erreicht werden. Man geht hierbei von der Uberlegung aus, daß die Leitungsgrunddämpfung einer Fernmeldeleitung zwar häufig Schwankungen unterworfen ist, aber in relativ einfacher Weise auf ihren Sollwert nachgestellt werden kann, und daß es deshalb zweckmäßig ist, den frequenzabhängigen Verlauf der Leitungsdämpfung erst dann als nicht mehr toleranzhaltig zu bezeichnen, wenn er trotz einer vorherigen Korrektur der Leitungsgrunddämpfung auf ihren Sollwert die vorgegebenen Toleranzgrenzen verläßt. The amount of attenuation of a telecommunication line FL for a fixed specified Frequency is generally referred to as the basic line attenuation. In Fig. 1 is this fixed frequency z. B. specified and drawn with 860 Hz. It may now be desired be the tolerance of the voltage curve 1 with respect to the tolerance limits 2 and 3 to be monitored only when the course 1 is in the direction of the vertical axis U has been shifted so far that the actual voltage level measured for 860 Hz 1 coincides with a fixed setpoint level B for this frequency, what means that the nominal value of the basic cable attenuation has just been reached. By doing in Fig. 1 would do this by shifting 1 by one Amount d U can be achieved in the direction of larger level values. One goes here on the basis of the fact that the basic line attenuation of a telecommunications line is often subject to fluctuations, but in a relatively simple manner to its nominal value can be adjusted, and that it is therefore appropriate to use the frequency-dependent Only then can the course of the line attenuation be described as no longer within tolerance, if it reaches its nominal value despite a previous correction of the basic cable attenuation leaves the specified tolerance limits.

Das in F i g. 4 dargestellte Ausführungsbeispiel der Erfindung läßt Schaltungsmaßnahmen erkennen, die eine automatische Verschiebung des Spannungsverlaufs 1 in F i g. 1 um d U vor dem Beginn des eigentlichen Überwachungsvorganges bewirken und somit den Einfluß von Schwankungen der Leitungsgrunddämpfung auf das Überwachungsergebnis ausschalten. Dabei wird von dem Ausführungsbeispiel nach F i g. 2 ausgegangen und dieses durch einen Verstärker 50 und ein stufenweise einstellbares Dämpfungsglied 51 ergänzt, die beide dem Spannungs-Frequenz-Umsetzer 8 oder dem Gleichrichter 7 vorgeschaltet sind. Der in 51 einstellbare, mittlere Dämpfungswert entspricht zweckmäßig dem Gewinn des Verstärkers 50. Dem logarithmischen Verschlüßler 10a ist ein Speicher 52 nachgeschaltet, dessen Ausgang 52b mit dem Steuereingang von 51 verbunden ist. Weiterhin gibt der logarithmische Verschlüßler 10a die ankommenden Spannungspegelwerte unter Bezugnahme auf den Sollpegel B bei der festen Frequenz von 860 Hz (F i g. 1) aus. Die Pegelwerte yl bis y6 des Toleranzschemas 2,3 sind dabei ebenfalls auf Bezogen, wobei die in 14 eingespeicherten Zahlenwerte u 1 bis u5 ein negatives Vorzeichen haben und den Abständen der horizontalen Linien yl bis y5 vom Punkt B proportional sind, während die in 12 eingespeicherten, untereinander gleichen Zahlwerte v 1 bis v5 ein positives Vorzeichen haben und dem Abstand der horizontalen Linie y6 vom Punkt B proportional sind. The in Fig. 4 illustrated embodiment of the invention can Recognize circuit measures that cause an automatic shift in the voltage curve 1 in FIG. 1 by d U before the start of the actual monitoring process and thus the influence of fluctuations in the basic line attenuation on the monitoring result switch off. The embodiment according to FIG. 2 assumed and this by means of an amplifier 50 and an attenuator which can be adjusted in steps 51 added, both to the voltage-frequency converter 8 or the rectifier 7 are connected upstream. The mean damping value that can be set in 51 corresponds to appropriate the gain of the amplifier 50. The logarithmic encryptor 10a is a memory 52 connected downstream, the output 52b of which is connected to the control input connected by 51. Furthermore, the logarithmic encryptor 10a outputs the incoming voltage level values with reference to the target level B at the fixed frequency of 860 Hz (Fig. 1) off. The level values yl to y6 of the tolerance scheme 2, 3 are also shown Related, the numerical values u 1 to u5 stored in 14 having a negative sign and the distances between the horizontal lines yl to y5 from point B are proportional are, while the numerical values v 1 to v5 have a positive sign and the distance of the horizontal line y6 from Point B are proportional.

Bei dem Ausführungsbeispiel nach F i g. 4 arbeitet die Zeitablaufsteuerung 20 so, daß nach dem Empfang eines über die Leitung FL übertragenen Startsignals, beispielsweise eines 1500-Hz-Tons, der Startsignaldetektor 18 an die Klemme 21 zunächst ein Vorlaufsignal abgibt, das die Abgabe eines Vorlaufimpulses über die Klemme 23 bewirkt, der den Umschalter 6 in die Schalterstellung a 1, b 1, cl stellt, sowie die Abgabe eines weiteren Vorlaufimpulses über die Klemme 53, der den Speicher 52 dazu veranlaßt, das an seinem Eingang 52a liegende Ausgangssignal von 10a als Adressensignal auszuwerten und an seinen Ausgang 52b ein dieser Adresse individuell zugeordnetes, gespeichertes Korrektursignal abzugeben. Das über 52b abgegebene Korrektursignal ist dabei so gewählt, daß es das Dämpfungsglied 51 über seinen Steuereingang auf einen neuen Dämpfungswert einstellt. Durch die hiermit bewirkte Dämpfungsänderung wird der an 4 empfangene Spannungspegel gerade um dU angehoben. Somit wird die Differenz zwischen dem Istwert und dem Sollpegel bei der festen Frequenz von 860 Hz kompensiert. In the embodiment according to FIG. 4 the timing control works 20 so that after receiving a start signal transmitted over the line FL, for example a 1500 Hz tone, the start signal detector 18 to the terminal 21 first emits a pre-run signal, which indicates the emission of a pre-run pulse via terminal 23 causes the switch 6 in the switch position a 1, b 1, cl, as well as the delivery of a further forward pulse via the terminal 53, which the memory 52 causes the output signal from 10a present at its input 52a to be used as the address signal evaluate and at its output 52b an individually assigned to this address, output stored correction signal. The correction signal output via 52b is chosen so that it opens the attenuator 51 via its control input sets a new damping value. The change in damping caused by this the voltage level received at 4 is just raised by dU. Thus the difference becomes compensated between the actual value and the target level at the fixed frequency of 860 Hz.

Nach dem zeitlichen Ablauf dieses Meß- und Einstellvorganges gibt dann der Startsignaldetektor an die Klemme 21 ein verzögertes Triggersignal ab, das die Meßablaufsteuerung 20 zur Abgabe der bereits beschriebenen Impulsfolge an den Klemmen 22 bis 24 veranlaßt. Auch der Impulsaustausch über die Klemmen 21, 24', 24" und 29 sowie über die Leitung 28 läuft dann in der bereits beschriebenen Weise ab, so daß dem Auftreten des Triggersignals an 21 ein normaler Überwachungszyklus folgt.According to the timing of this measuring and setting process there then the start signal detector sends a delayed trigger signal to terminal 21, that the measurement sequence control 20 for the delivery of the pulse sequence already described the terminals 22 to 24 caused. The exchange of impulses via terminals 21, 24 ', 24 ″ and 29 as well as via the line 28 then runs in the manner already described so that the occurrence of the trigger signal at 21 is a normal monitoring cycle follows.

F i g. 5 zeigt ein anderes Ausführungsbeispiel der Erfindung, bei dem der Startsignaldetektor 18 analog zu F i g.4 nach dem Auftreten eines Startsignals an die Klemme 21 zunächst ein Vorlaufsignal abgibt, das in der vorstehend beschriebenen Weise die Abgabe eines Korrektursignals am Ausgang 52b des Speichers 52 bewirkt, das die Differenz zwischen dem Istwert 1 und dem Sollpegel B der am Leitungsende 4 abgreifbaren Spannung bei der festen Frequenz von z. B. 860 Hz kompensiert. Das Korrektursignal entspricht in diesem Fall unmittelbar dem von 10a abgegebenen und vom Speicher 52 aufgenommenen Adressensignal und somit dem Pegelwert von -d U nach Betrag und Vorzeichen. Dieses wird einer Addierschaltung 54 zugeführt, die dann während des wieder über 18 und 21 getriggerten, sich zeitlich anschließenden Überwachungszyklus über einen synchron mit b 1 durchgeschalteten Kontakt e 1 und einen synchron mit b 3 durchgeschalteten Kontakt e 3 des Umschalters 6 jeweils den Ausgängen A 1 und A 3 nachgeschaltet wird und den Betrag U Uvon den jeweils abgegriffenen Signalwerten v1 bis v5 und ul bis u5 abzieht, bevor diese dem Eingang llbdes Komparators 11 zugeführt werden. In der Stellung b 2, e 2 des Umschalters 6 wird keine Korrektur der abgefragten Signalwerte x0 bis x5 vorgenommen. F i g. 5 shows another embodiment of the invention at the start signal detector 18 analogous to FIG. 4 after the occurrence of a start signal to the terminal 21 first emits a forward signal that is described in the above Manner causes the output of a correction signal at the output 52b of the memory 52, that is the difference between the actual value 1 and the target level B at the end of the line 4 tapped voltage at the fixed frequency of z. B. 860 Hz compensated. That In this case, the correction signal corresponds directly to that output by 10a and from the memory 52 recorded address signal and thus the level value of -d U according to Amount and sign. This is fed to an adding circuit 54, which then during the subsequent monitoring cycle triggered again via 18 and 21 via a contact e 1 switched through synchronously with b 1 and one synchronously with b 3 through-connected contact e 3 of the switch 6 each to the outputs A 1 and A 3 is connected downstream and the amount U U of the respective tapped signal values v1 to v5 and ul to u5 are subtracted before they are fed to the input llb of the comparator 11 will. In the position b 2, e 2 of the switch 6, no correction of the interrogated Signal values x0 to x5.

Im Gegensatz zu F i g. 4 bewirken die in F i g. 5 getroffenen Schaltungsmaßnahmen eine Kompensation der Differenz zwischen dem Istwert und dem Sollpegel bei der.festen Frequenz von 860 Hz in der Weise, daß der Spannungsverlauf 1 unverändert bleibt, jedoch sämtliche Pegelwerte yl bis y6 um den Pegelwert d U verringert werden. Damit ergibt sich wieder die gewünschte Relation zwischen dem Spannungsverlauf 1 und den Toleranzgrenzen 2 und 3. In contrast to FIG. 4 cause the in F i g. 5 circuit measures taken a compensation for the difference between the actual value and the target level at the fixed Frequency of 860 Hz in such a way that the voltage curve 1 remains unchanged, however, all level values yl to y6 are reduced by the level value d U. In order to there is again the desired relation between the voltage curve 1 and the Tolerance limits 2 and 3.

In dem Ausführungsbeispiel nach F i g. 6 wird das nach dem Auftreten des Vorlaufsignals an der Klemme 21 in der bereits beschriebenen Weise selbsttätig abgeleitete und am Ausgang 52b des Speichers 52 auftretende Korrektursignal, das zweckmäßig wieder dem von 10a abgegebenen Adressensignal und somit dem Pegelwert -A U unmittelbar nach Betrag und Vorzeichen entspricht, einem Toleranzgrenzenselektor 55 zugeführt. Die Speicher 12 und 14, in denen jeweils nur eine Signalfolge v 1 bis v5 bzw. u 1 bis u5 gespeichert ist, sind hierbei durch Speicher 12' und 14' ersetzt, in die jeweils neben der zweiten bzw. dritten Signalfolge v 1 bis v5 bzw. u 1 bis u5 eine Reihe von Korrekturfolgen eingespeichert sind, deren einzelne Signalwerte sich jeweils um konstante Korrekturbeträge von der zweiten bzw. dritten Signalfolge unterscheiden. Mit anderen Worten: Jede in 12' gespeicherte Korrekturfolge v1' bis v5' definiert zusammen mit den Signalwerten x0 bis x5 der ersten, in 13 gespeicherten Signalfolge eine in F i g. 1 in vertikaler Richtung um einen kleinen Korrekturbetrag verschobene, obere Toleranzgrenze 2. In the embodiment according to FIG. 6 will that after the occurrence of the forward signal at terminal 21 automatically in the manner already described derived correction signal occurring at the output 52b of the memory 52, the appropriately again the address signal emitted by 10a and thus the level value -A U corresponds directly to the amount and sign, a tolerance limit selector 55 supplied. The memories 12 and 14, in each of which only one signal sequence v 1 until v5 or u 1 to u5 is stored, are here by memory 12 'and 14' replaced, in each of the second and third signal sequence v 1 to v5 or u 1 to u5 a series of correction sequences are stored, their individual signal values each by constant correction amounts from the second and third signal sequence differentiate. In other words: each correction sequence v1 'to v1' stored in 12 ' v5 'defines together with the signal values x0 to x5 the first one stored in 13 Signal sequence one in FIG. 1 in the vertical direction by a small amount of correction shifted upper tolerance limit 2.

Andererseits definiert jede in 14' eingespeicherte Korrekturfolge u 1' bis u 5' zusammen mit x0 bis x5 eine in vertikaler Richtung um einen kleinen Korrekturbetrag verschobene, untere Toleranzgrenze 3. Über Adressiereingänge El' und E3' werden den Speichern 12' und 14' die Ausgangssignale des Stufenzählers 16 mitgeteilt, die beim Durchzählen von 16 wieder von einem an die Ausgänge A 1' und A 3' durchgeschalteten Signalwert auf den nächsten der gleichen Signalfolge weiterschalten. Zusätzlich sind die Speicher 12' und 14' mit Adressiereingängen El" und E3" versehen, über die entweder die zweite bzw. dritte Signalfolge oder jeweils eine Korrekturfolge ausgewählt werden können. Der Toleranzgrenzenselektor 55 gibt nun ein dem von 10a gelieferten Adressensignal zugeordnetes Ausgangssignal an El" und E3" ab, das gerade diejenigen Korrekturfolgen in 12' und 14' auswählt, die die Toleranzgrenzen 2 und 3 in F i g. 1 um d U in vertikaler Richtung nach unten verschieben. Somit wird auch hier die gewünschte Realtion zwischen dem Spannungsverlauf 1 und den Toleranzgrenzen 2 und 3 wieder hergestellt. Nach diesen Auswahlvorgängen wird die Meßablaufsteuerung 20 über 18 und 21 wieder getriggert, wodurch ein normaler Überwachungszyklus abläuft, bei dem lediglich an Stelle der Signalwerte vl bis v5 und u 1 bis u5 nunmehr in Abhängigkeit vom Ausgangssignal des Toleranzgrenzenselektors 55 korrigierte Signalwerte vl' bis v5' und u 1' bis u5' dem Vergleich mit den bewerteten Ausgangssignalen von 9 zugrunde gelegt werden.On the other hand, each correction sequence stored in 14 'defines u 1 'to u 5' together with x0 to x5 one in the vertical direction around a small one Correction amount shifted, lower tolerance limit 3. Via addressing inputs El ' and E3 'are the memories 12' and 14 ', the output signals of the stage counter 16 communicated that when counting through 16 again from one to the outputs A 1 'and A 3 'switch through the signal value to the next in the same signal sequence. In addition, the memories 12 'and 14' are provided with addressing inputs El "and E3", Via either the second or third signal sequence or a correction sequence in each case can be selected. The tolerance limit selector 55 now gives that of FIG. 10a delivered address signal assigned output signal at El "and E3", the currently selects those correction sequences in 12 'and 14' which meet the tolerance limits 2 and 3 in FIG. Move 1 down by d U in the vertical direction. So will here the desired realization between the voltage curve 1 and the tolerance limits 2 and 3 restored. After these selection processes, the measurement sequence control 20 triggered again via 18 and 21, whereby a normal monitoring cycle runs, in which only instead of the signal values vl to v5 and u 1 to u5 now in Corrected signal values as a function of the output signal of the tolerance limit selector 55 vl 'to v5' and u 1 'to u5' the comparison with the evaluated output signals from 9 should be used as a basis.

In F i g. 7 ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt, bei dem nach dem Auftreten eines Vorlaufsignals an der Klemme 21 ein Korrektursignal zur Kompensation der Differenz zwischen dem Istwert des an 4 auftretenden Spannungspegels und dem Sollpegel 13 brei der festen Frequenz von 860 Hz in der beschriebenen Weise selbsttätig abgeleitet wird und am Ausgang 52b des Speichers 52 erscheint. Das Korrektursignal entspricht hierbei unmittelbar dem von 10a abgegebenen und vom Speicher 52 aufgenommenen Adressensignal und somit dem Pegelwert von -d U nach Betrag und Vorzeichen. Dieses wird einem Speicher- und Addierwerk 56 zugeführt. In 56 ist die erste Signalfolge x0 bis x5 gespeichert, die über eine Ausgabeleitung dem Setzeingang S2 des Speichers 13 zugeführt werden kann, sowie andererseits die zweite Signalfolge u 1 bis u 5, die über eine andere Ausgabeleitung dem Setzeingang S3 des Speichers 14 zuführbar ist, und die dritte Signalfolge vl bis v5, die dem Speicher 12 über S 1 zugeführt werden kann. Das dem Speicher- und Addierwerk 56 zugeführte Korrektursignal -d U wird zunächst beim Auftreten eines weiteren Vorlaufimpulses an der Klemme 57 von sämtlichen Signalwerten ul bis u5 und vl bis v5 subtrahiert, bevor die insoweit korrigierten Signalfolgen u 1' bis u5' und vl' bis v5' in 14 und 12 eingespeichert werden. Die erste Signalfolge x0 bis x5 kann dabei entweder gleichzeitig mit den korrigierten Signalfolgen oder schon vorher in den Speicher 13 übernommen werden. In Fig. 7 shows a further embodiment of the invention, in which after the occurrence of a forward signal at terminal 21 a correction signal to compensate for the difference between the actual value of the voltage level occurring at 4 and the nominal level 13 brei the fixed frequency of 860 Hz in the manner described is derived automatically and appears at the output 52b of the memory 52. The correction signal corresponds directly to that output by 10a and received by memory 52 Address signal and thus the level value of -d U according to amount and sign. This is fed to a storage and adder unit 56. In 56 is the first signal sequence x0 to x5, which are connected to the set input S2 of the memory via an output line 13 can be supplied, and on the other hand the second signal sequence u 1 to u 5, which can be fed to the set input S3 of the memory 14 via another output line is, and the third signal sequence vl to v5, which is supplied to the memory 12 via S 1 can be. The correction signal -d U fed to the storage and adder unit 56 is initially when another lead pulse occurs at terminal 57 of all signal values ul to u5 and vl to v5 subtracted before the insofar corrected signal sequences u 1 'to u5' and vl 'to v5' are stored in 14 and 12 will. The first signal sequence x0 to x5 can either be simultaneous with the corrected signal sequences or can be accepted into memory 13 beforehand.

Erst nach der Übernahme der korrigierten Signalfolgen in die Speicher 12 und 14 wird dann in F i g. 7 die Zeitablaufsteuerung 20 über die Klemme 21 zur Durchführung des bereits beschriebenen Überwachungsvorganges getriggert. Dies hat gegenüber dem Ausführungsbeispiel nach F i g. 5 den Vorteil, daß die aus den Speichern 12 und 14 in Abhängigkeit von dem Weiterschalten des Stufenzählers 16 nacheinander abzufragenden Vergleichswerte unmittelbar in korrigierter Form zur Verfügung stehen und nicht erst während des Abfragevorganges durch einen Additions- oder Subtraktionsvorgang jeweils neu gebildet werden müssen. Daher ist die Schaltung nach F i g. 7 auch für sehr schnelle Wobbelungen der Frequenz fm geeignet. Only after the corrected signal sequences have been transferred to the memory 12 and 14 are then shown in FIG. 7 the timing control 20 via the terminal 21 to Execution of the monitoring process already described triggered. this has compared to the embodiment according to FIG. 5 the advantage that the memory 12 and 14 depending on the indexing of the step counter 16 one after the other comparison values to be queried are immediately available in corrected form and not only during the interrogation process through an addition or subtraction process each time must be formed anew. Therefore, the circuit of FIG. 7 also for very fast sweeps of the frequency fm are suitable.

Die Schaltungen nach den F i g. 5 bis 7 sind linksseitig von den Klemmen 4 jeweils durch die in F i g. 4 an der entsprechenden Stelle angedeuteten Schaltungsteile zu ergänzen. The circuits according to FIGS. 5 to 7 are on the left side of the Terminals 4 each by the in F i g. 4 indicated at the appropriate point To supplement circuit parts.

F i g. 8 zeigt zunächst einen Anwendungsfall der Erfindung, bei dem die am Ende einer auf die Toleranzhaltigkeit ihrer Dämpfung zu überwachenden Leitung abgreifbare Spannung an den Leitungsanfang zurückübertragen-und dort ausgewertet wird. Im einzelnen erzeugt dabei ein Meßsender 59, der mittels eines Wobbelspannungsgenerators in seiner Frequenz fm gewobbelt wird, ein Meßsignal Um, das bei AN 1 auf die zu überwachende Leitung 60 gegeben wird. Die am Leitungsende EN 1 abgreifbare Sapnnung Ux wird zunächst in einem Gleichrichter 61 gleichgerichtet und dann zur Amplitudenmodulation eines Festfrequenzoszillators 62 verwendet. Dieser gibt eine Spannung fester Frequenz mit einer Amplitude, die dem Momentanwert der Amplitude von Ux entspricht, auf den Eingang AN2 einer Hilfsleitung 63, die sie an den Ort des Leitungsanfangs AN 1 überträgt. Die amplitudenmodulierte Spannung fester Frequenz ist am Ende EN2 von 63 abgreifbar und wird von dort über den Gleichrichter 7 und den Spannungs-Frequenz-Umsetzer 8 den Klemmen a 1 und a 3 der Schaltungsanordnung nach der Erfindung zugeführt, wobei sie eine zu der Spannung Ux amplitudengleiche, zweite Hilfsspannung darstellt Der Klemme a 2 wird das Meßsignal Um als erste, frequenzgleiche Hilfsspannung direkt zugeführt. An die Klemmen a 1 bis a3 und die Leitung 19 schließt sich dann der restliche Teil der Schaltungsanordnung nach der Erfindung an, wie er in einer der F i g. 2 oder 4 bis 7 dargestellt ist. Liegt die Frequenz des Festfrequenzgenerators 62 außerhalb des Frequenzbereiches von fm, so kann an Stelle der Leitung 63 auch die Leitung 60 zur Rückübertragung der zweiten, amplitudengleichen Hilfsspannung benutzt werden, sofern diese auch Spannungen in Richtung EN 1 bis AN 1 überträgt und AN2 mit EN 1 sowie AN 1 mit EN2 über entsprechende Frequenzweichen verbunden werden. F i g. 8 initially shows an application of the invention in which the one at the end of a line to be monitored for the tolerance of its attenuation The voltage that can be tapped is transmitted back to the beginning of the line and evaluated there will. Specifically, a measuring transmitter 59 generated by means of a wobble voltage generator is wobbled in its frequency fm, a measurement signal Um, which at AN 1 to the monitoring line 60 is given. The voltage that can be tapped at the end of the line EN 1 Ux is first rectified in a rectifier 61 and then for amplitude modulation a fixed frequency oscillator 62 is used. This gives a voltage of a fixed frequency with an amplitude which corresponds to the instantaneous value of the amplitude of Ux to the Input AN2 of an auxiliary line 63, which it transmits to the location of the beginning of the line AN 1. The amplitude-modulated voltage of a fixed frequency can be tapped off at the end of EN2 of 63 and from there via the rectifier 7 and the voltage-frequency converter 8 the terminals a 1 and a 3 of the circuit arrangement according to the invention supplied, wherein it represents a second auxiliary voltage with the same amplitude as the voltage Ux Terminal a 2 receives the measurement signal Um as the first auxiliary voltage of the same frequency fed. The remainder then connects to terminals a 1 to a3 and line 19 Part of the circuit arrangement according to the invention, as shown in one of the F i g. 2 or 4 to 7 is shown. Is the frequency of the fixed frequency generator 62 outside the frequency range of fm, so can instead of the line 63 also the line 60 for retransmission of the second auxiliary voltage of the same amplitude can be used, provided that it also transmits voltages in the direction of EN 1 to AN 1 and AN2 with EN 1 and AN 1 with EN2 connected via corresponding crossovers will.

Ausgehend von der an Hand von F i g. 8 bisher beschriebenen Schaltung kann auch die Hilfsleitung 63 auf die Toleranzhaltigkeit ihrer Leitungsdämpfung überprüft werden. Zu diesem Zweck wird die Serienschaltung von 61 und 62 durch einen an die Klemmen EN 1, AN2 anschaltbaren Regelverstärker 64 ersetzt. Based on the on the basis of FIG. 8 circuit described so far the auxiliary line 63 can also affect the tolerance of its line attenuation to be checked. For this purpose the series connection of 61 and 62 is connected by a Replaced control amplifier 64 that can be connected to terminals EN 1, AN2.

Dieser hat die Aufgabe, die ankommende Spannung Ux auf einen konstanten Pegel auszuregeln, so daß der Klemme AN2 ein Meßsignal Um'der Frequenz fm mit einer konstanten Amplitude zugeführt wird.This has the task of increasing the incoming voltage Ux to a constant Level to regulate, so that the terminal AN2 a measurement signal Um'der frequency fm with a constant amplitude is supplied.

In F i g. 9, die entsprechend F i g. 8 an den Klemmen a 1 bis a 3 und der Leitung 19 durch die entsprechenden Schaltungsteile einer der F i g. 2 oder 4 bis 7 zu ergänzen ist, ist ein weiterer Anwendungsfall der Erfindung dargestellt, bei dem die am Ende einer auf die Toleranzhaltigkeit ihrer Dämpfung zu überwachenden Leitung abgreifbare Spannung an den Leitungsanfang zurückübertragen und dort ausgewertet wird. Zum Unterschied von F i g. 8 wird hier die in 61 gleichgerichtete, an EN 1 abgreifbare Spannung Ux einem Spannungs-Frequenz-Umsetzer 65 zugeführt, der eine entsprechend dem Momentanwert von Ux frequenzmodulierte Ausgangsspannung an AN2 abgibt. Diese wird über die Hilfsleitung 63 (oder über die Leitung 60) an die Klemme EN2 und somit an den Ort des Leitungsanfangs AN 1 zurückübertragen und den Klemmen a 1 und a3 unmittelbar als das zweite Signal zugeführt. In Fig. 9, which according to FIG. 8 at terminals a 1 to a 3 and the line 19 through the corresponding Circuit parts of one of the F i g. 2 or 4 to 7 is to be added, a further application of the invention is shown, in which at the end of the one to be monitored for the tolerance of their damping Transfer the voltage that can be tapped back to the beginning of the line and evaluate it there will. In contrast to FIG. 8 here becomes the one rectified in 61, to EN 1 Tappable voltage Ux is supplied to a voltage-frequency converter 65, which has a frequency-modulated output voltage at AN2 according to the instantaneous value of Ux gives away. This is connected to the terminal via the auxiliary line 63 (or via the line 60) EN2 and thus transferred back to the location of the beginning of the line AN 1 and the terminals a 1 and a3 are immediately supplied as the second signal.

Das an der Klemme a 2 liegende, erste Signal besteht hierbei aus dem an 59 direkt abgegriffenen Meßsignal Um, das bezüglich Ux eine frequenzgleiche, erste Hilfsspannung darstellt.The first signal at terminal a 2 consists of the to 59 directly tapped measurement signal Um, which with respect to Ux is a frequency-identical, represents first auxiliary voltage.

Claims

Claims: 1. Circuit arrangement for automatic monitoring the attenuation of a telecommunications line, in particular a telephone line, for compliance a frequency-dependent stepped tolerance limit, whereby the cable scope is a of a measuring transmitter generated, traversing a frequency range in a predetermined direction Measuring signal is supplied and the voltage that can be tapped at the end of the line is evaluated, characterized in that a period meter (9) with a first signal, its frequency is the frequency (fm) of the voltage that can be tapped off at the end of the line (4) corresponds to, and a second signal, the frequency of which is the amplitude (Ux) of the same corresponds, is acted upon alternately that the output signal of the period meter (9) compared in a comparator (11) with two alternately connectable signal sequences of which the first of a plurality of stored and sequentially signal values (xO to x5) that can be tapped off, which correspond to the direction of the frequency sweep successive, characterizing the transitions between the tolerance values Frequency values (f0 to f5) correspond, while the second signal sequence consists of a Multiple stored signal values that can be accessed one after the other (u 1 to u5) consists of the individual tolerance values that follow one another in the same direction (y 1 to y5) correspond, and that each time a signal value (xO to x5) of the first sequence by the output signal of the derived from the first signal Period duration meter (9) a first comparator pulse (25) is formed, which in Both signal sequences are switched to the next signal value (xO up to x5; u 1 to u5) while exceeding or falling below a signal value (u 1 to u5) of the second sequence by the output signal derived from the second signal a second comparator pulse (27) is formed, which serves as an error signal or such triggers.

2. Circuit arrangement according to claim 1, characterized in that the first signal from the voltage (Ux) or a voltage tapped at the end of the line (4) consists of the same frequency first auxiliary voltage and the second signal from the end of the line (4) voltage (Ux) that can be tapped off or a second auxiliary voltage of the same amplitude is derived via a voltage-frequency converter (8).

3. Circuit arrangement according to claim 1 or 2, characterized in that that the period meter (9) is replaced by a frequency counter.

4. Circuit arrangement according to one of claims 1 to 3, characterized characterized in that the signal values (u 1 to u5) of the second signal sequence correspond to the individual Tolerance values (y 1 to y5) correspond to a lower tolerance limit (3) that a can be switched on alternately with the first two signal sequences, each with the from second signal derived output signal of the period meter (frequency counter) (9) compared third signal sequence is provided, whose by the first comparator pulses (25) switchable signal values (v1 to v5j the individual tolerance values (y6) an upper tolerance limit (2) correspond, and that the second Comparator pulse (27) when exceeding (falling below) a signal value (u 1 to uS) of the second Signal sequence and when falling below (exceeding) a signal value (v 1 to v5) the third signal sequence through the output signal of the period meter (frequency counter) (9) is formed.

5. Circuit arrangement according to one of claims 1 to 4, characterized characterized in that the alternating connection of the first and second signals to the period meter (frequency counter) (9) and the alternating connection the existing signal sequences to the comparator (11) automatically via an electronic Changeover switch (6) takes place.

6. Circuit arrangement according to one of the preceding claims, characterized characterized in that the signal sequences, which each have a single tolerance limit (2, 3) or a tolerance scheme made up of the upper and lower tolerance limits (2 and 3) define, in a particular designed as an integrated circuit memory (12, 13, 14) are included.

7. Circuit arrangement according to claim 6, characterized in that several interchangeable, each different tolerance limits (2, 3) or schemes (2 and 3) defining, preferably pluggable memories (12, 14) are provided.

8. Circuit arrangement according to one of claims 1 to 7, characterized characterized in that the second comparator pulse (27) has a generator (49) for output triggers an error signal, which is transmitted via the telecommunication line to be monitored (FL) or an auxiliary line (FL ') to a remote location, in particular to the location of the start of the line (E), is transmitted and evaluated there.

9. Circuit arrangement according to one of claims 1 to 8, characterized characterized in that the period meter (frequency counter) (9) is a logarithmic Encoder (10a) is connected downstream of the signals fed to it on the input side into those digital signals that are derived from the second signal Output signals of the period meter (9) each to a predetermined Relative level related to the voltage value of the voltage that can be tapped off at the end of the line (Ux) indicate, and that on the one hand the signal values (u 1 to u5; vl to v5) of the second and the third signal sequence, expressed in level values (dB, N), to the predetermined one Voltage value-related tolerance values (y1 to y5, y6) are proportional and on the other hand the signal values (x0 to x5) of the first signal sequence of the logarithmic Enclosers (10a) assessed the period of the Frenzfrequenzen (f0 to f5) proportionally are.

10. Circuit arrangement according to claim 9, characterized in that that when the logarithmic encryptor (10a) is bridged in the comparison phase the output signals of the period meter (9) derived from the first signal with the signal values (x0 to x5) of the first signal sequence the latter of the unevaluated Period duration of the cutoff frequencies (f0 to f5) are proportional.

11. Circuit arrangement according to claim 9 or 10, characterized in that that the tolerance values (y1 to y5, y6) expressed in level values are limited to one for a fixed frequency (860 Hz) predetermined target level (B) are related to that of the logarithmic Encoder (10a) outputs level values related to the latter and that the period meter (Frequency counter) (9) the actual level value before the start of the monitoring process (1) Measures at the fixed frequency (860 Hz), the logarithmically coded Measurement result is fed to a memory (52) as an address signal and this a Stored correction signal emits which one of the in the comparator (11) each with each other variables to be compared influenced in such a way that the difference between the actual value (1) and the nominal level (B) of the voltage (Ux) that can be tapped off at the end of the line (4) the fixed frequency (860 Hz) is compensated.

12. Circuit arrangement according to claim 11, characterized in that that the correction signal is connected upstream of the voltage-frequency converter (8), stepwise adjustable attenuator (51) is fed and this is adjusted in such a way that that the compensation is achieved.

13. Circuit arrangement according to claim 11, characterized in that that the correction signal is one of the second input (body) of the comparator (11) in upstream of the switch-on phases of the second and possibly third signal sequence Adder circuit (54) supplied and in this the respective queried signal values (u1 to u5, v1 to v5) are added to or from these for the purpose of compensation is subtracted.

14. Circuit arrangement according to claim 11, characterized in that that the correction signal is fed to a tolerance limit selector (55) whose Output with further addressing inputs (El ", E3") of the second or third signal sequence containing memories (14 ', 12') is connected, in addition, a plurality from opposite to the second or third signal sequence (u 1 to u 5, v 1 to v5) around constant correction amounts shifted correction sequences (ul 'to u5', v1 'to v5') are stored, and that the correction signal the tolerance limit selector (55) caused to emit an assigned output signal, which is then addressed in the Store (14 ', 12') each one instead of the second and third signal sequence of the correction sequences for switching through to the memory output (A 3 ', A 1').

15. Circuit arrangement according to claim 11, characterized in that that a storage and adding unit (56) is provided, each of which is based on the predetermined Contains setpoint level (B) related second and optionally third signal sequence and the correction signal for all signal values (u1 to u5, v1 to v5) of these sequences adds or subtracts from these, and that the storage and adder unit (56) before The actual monitoring process was initially not assigned signal sequences to the Comparator (11) switchable memories (12, 14) with the corrected signal values (u 1 'to u5', v 1 'to v5') programmed.

16. Circuit arrangement according to one of claims 2 to 15, characterized characterized in that they together with the measuring transmitter (59) at the beginning (AN1) to one monitoring line (60) is arranged and that the line end (ein1) can be tapped Voltage (Ux) is rectified and for amplitude modulation of a fixed frequency oscillator (62) is used, its output voltage via the line to be monitored (60) or a Auxiliary line device (63) is transmitted to the location of the beginning of the line (AN1) and the represents the second auxiliary voltage with the same amplitude, while the first with the same frequency Auxiliary voltage is tapped directly at the measuring transmitter (59).

17. Circuit arrangement according to one of claims 2 to 15, characterized characterized in that they together with the measuring transmitter (59) at the beginning (AN1) to one monitoring line (60) is arranged that the at the end of the line (ein1) can be tapped Voltage (Ux) rectified and fed to a voltage-frequency converter (65) whose output voltage is via the line to be monitored (60) or an auxiliary line (63) is transferred to the location of the start of the line (AN 1) and the period meter (9) is supplied as a second signal, while the first auxiliary voltage, which is of the same frequency is tapped directly at the measuring transmitter (59).

18. Circuit arrangement according to one of claims 1 to 15, characterized characterized in that it is to be monitored together with the measuring transmitter (59) at the end of a Line (63) is arranged and that the output voltage (Um) of the measuring transmitter (59) Transferred via an auxiliary line (60) to the location of the remote line start (AN2) and there by means of an amplifier (64) which, as a result of the attenuation of the auxiliary line (60) compensates for any amplitude fluctuations that occur, and prepares them for the measurement signal (Um9 will.

The invention relates to a circuit arrangement for automatic Monitoring the attenuation of a telecommunication line, especially a telephone line, compliance with a frequency-dependent, graduated tolerance limit, whereby the beginning of the line a frequency range in a given direction generated by a measuring transmitter continuous measuring signal is supplied and the voltage that can be tapped off at the end of the line is evaluated.

A known arrangement of this type (DT-OS 1938 137) has a first Group of frequency discriminators connected in parallel on the input side, which individually assigned to the limit frequencies between the individual tolerance levels are. If the voltage that can be tapped off at the end of the line is fed to them, this is the result when the respective limit frequencies are reached, the output signals match the output signals a second group of discriminators that meet the specified tolerance levels are assigned individually and an exceeding of the same by the tangible Evaluate voltage, be linked in such a way that if a frequency-dependent Tolerance value an error signal is formed.

The invention is based on the object by the above Groups of discriminators conditional.