DE2432944A1 - BINARY VOLTAGE INVERTER - Google Patents
BINARY VOLTAGE INVERTERInfo
- Publication number
- DE2432944A1 DE2432944A1 DE19742432944 DE2432944A DE2432944A1 DE 2432944 A1 DE2432944 A1 DE 2432944A1 DE 19742432944 DE19742432944 DE 19742432944 DE 2432944 A DE2432944 A DE 2432944A DE 2432944 A1 DE2432944 A1 DE 2432944A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- output
- voltage
- electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
- H03K19/09407—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors of the same canal type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
- H03K19/09446—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using only depletion transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
BinärspannungsinverterBinary voltage inverter
Die Erfindung betrifft einen Binärinverter neuen Typs.The invention relates to a new type of binary inverter.
Derartige Vorrichtungen haben einen Eingangsanschluß und einen Ausgangsanschluß. An den Eingangsanschluß wird eine Spannung angelegt, die zwei Werte 0 oder I annehmen kann. Die Vorrichtung wird als Inverter bezeichnet/ da ihr Ausgang auf dem Wert 1 ist, wenn ihr Eingang auf dem Wert 0 ist, und umgekehrt. Die bekannten Schaltungen dieser Art bestehen häufig aus bipolaren Transistoren oder Feldeffekttransistoren. Die ersten Schaltungen haben einen nicht vernachlässigbaren Platzbedarf, während die zweiten Schaltungen komplementäre Feldeffekttransistoren enthalten, die man bis heute noch nicht auf ein und demselben Substrat integrieren kann. Außerdem arbeiten die N-Kanal-Feldeffekttransistoren schneller als die P—Kanal-Feldeffekttransistoren.Such devices have an input port and an output port. A Voltage applied, which can have two values 0 or I. The device is called an inverter / because of its output is at the value 1 when its input is at the value 0, and vice versa. The known circuits of this type often consist of bipolar transistors or field effect transistors. The first circuits don't have one negligible space requirement, while the second circuits contain complementary field effect transistors, which to this day cannot yet be integrated on the same substrate. The N-channel field effect transistors also work faster than the P-channel field effect transistors.
Durch die Erfindung soll ein Inverter geschaffen werden, beiThe invention is intended to create an inverter at
509809/10OA509809 / 10OA
welchem zwei Feldeffekttransistoren desselben Typs verwendet werden.which two field effect transistors of the same type are used.
Der Inverter nach der Erfindung enthält einen ersten Feldeffekttransistor, dessen Gateelektrode mit dem Eingangsanschluß , dessen'Sourceelektrode mit Masse und dessen Drainelektrode mit einer Versorgungsquelle verbunden ist. Er ist gemäß der Erfindung im wesentlichen dadurch gekennzeichnet, daß die Verbindung der Drainelektrode des ersten Transistors mittels eines zweiten Transistors erfolgt, dessen Drainelektrode mit der Versorgungsquelle und dessen Sourceelektrode mit der Drainelektrode des ersten Transistors über einen Zweipol verbunden ist, dessen einer Anschluß mit der Ausgangsklemme und dessen anderer Anschluß mit der Drainelektrode und mit der Gateelektrode des zweiten Transistors verbunden ist, wobei, wenn der erüte Transistor leitend ist, an diesem Zweipol eine Spannungsdifferenz hervorgerufen wird, die an der Gateelektrode des zweiten Transistors anliegt und bestrebt ist, ihn zu sperren.The inverter according to the invention contains a first field effect transistor, its gate electrode to the input terminal, its source electrode to ground and its drain electrode is connected to a source of supply. According to the invention, it is essentially characterized in that that the connection of the drain electrode of the first transistor takes place by means of a second transistor, its drain electrode to the supply source and its source electrode to the drain electrode of the first transistor a two-terminal network is connected, one terminal of which is connected to the output terminal and the other terminal of which is connected to the drain electrode and is connected to the gate electrode of the second transistor, wherein, when the first transistor is conductive, a voltage difference is produced at this two-pole, which is applied to the gate electrode of the second transistor and seeks to lock it down.
Mehrere Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen: ' .Several embodiments of the invention are shown in the drawings and are described in more detail below. Show it: ' .
Fig. 1 ein erstes Ausführungsbeispiel der Erfindung,Fig. 1 shows a first embodiment of the invention,
Fig. 2 die Ersatzschaltung der Vorrichtung von Fig. 1, Fig. 3 mehrere zur Erläuterung dienende Kurven, undFIG. 2 shows the equivalent circuit of the device from FIG. 1, Fig. 3 several explanatory curves, and
die-Fig. 4 und 5 zwei weitere Ausführungsbeispiele der Erfindung. the-Fig. 4 and 5 two further exemplary embodiments of the invention.
Die Schaltung von Fig. 1 enthält zwei Feldeffekttransistoren T^ und T2 mit PN-Übergang. Die Sourceelektrode des Transistors T- liegt an Masse. Seine Gateelektrode empfängt durch den Eingangsanschluß E eine Spannung mit zwei Werten- 0 und Der Wert 1 stellt eine negative Spannung, der Wert 0 das Po-The circuit of Fig. 1 contains two field effect transistors T ^ and T 2 with PN junction. The source electrode of the transistor T- is connected to ground. Its gate electrode receives through the input terminal E a voltage with two values - 0 and The value 1 represents a negative voltage, the value 0 the Po-
509809/1004509809/1004
tential O dar.potential O.
Er ist somit leitend, wenn er die Spannung O empfängt; im gegenteiligen Fall ist er gesperrt.It is therefore conductive when it receives the voltage O; in the otherwise it is blocked.
Die Drainelektrode des Transistors T.. ist durch einen Widerstand R mit der Drainelektrode des Transistors T? verbunden, dessen Sourceelektrode mit dem Pol +V einer Gleichstrombatterie verbunden ist. Im folgenden wird als Beispiel angenommen, daß die Transistoren einen N-leitenden Kanal haben und daß es sich um Verarmungs-Feldeffekttransistoren handelt.The drain electrode of the transistor T .. is connected to the drain electrode of the transistor T ? By a resistor R? whose source electrode is connected to the pole + V of a DC battery. In the following it is assumed as an example that the transistors have an N-conducting channel and that they are depletion field effect transistors.
Die Gateelektrode des Transistors T2 ist direkt mit der-Drainelektrode des Transistors T1 verbunden; der Ausgang S ist ebenfalls mit dieser Drainelektrode verbunden. Die zwischen den Ausgang S und Masse geschaltote Kapazität C^ bildet die Stufen einer Digitalschaltung, deren Eingangsteil die dargestellte Schaltung ist.The gate electrode of the transistor T 2 is connected directly to the drain electrode of the transistor T 1 ; the output S is also connected to this drain electrode. The capacitance C ^ connected between the output S and ground forms the stages of a digital circuit, the input part of which is the circuit shown.
Die Anordnung arbeitet folgendermaßen:The arrangement works as follows:
a) Der Transistor T- ist gesperrt, Zustand 1. Zwischen dem Ausgang S und Masse fließt kein Strom, wenn der Ausgang unbelastet ist. Durch den Widerstand R fließt kein Strom. Die Sourceelektrode und die Gateelektrode des Transistors T2 ■ liegen auf demselben Potential. Der Transistor T2 ist leitend. Der Ausgang S liegt in. wesentlichen auf dem Potential +V,a) The transistor T- is blocked, state 1. No current flows between the output S and ground when the output is not loaded. No current flows through the resistor R. The source electrode and the gate electrode of the transistor T 2 ■ are at the same potential. The transistor T 2 is conductive. The output S is essentially at the potential + V,
b) der Transistor T1 ist leitend. Der Ausgang S hat nun ein Potential nahe dem Massepotential. Außerdem verursach "-der Widerstand R einen Potentialabfall, der die Gateelektrode des Transistors T2 auf ein negatives Potential zurückbringt, welches ausreicht, um seine Leitfähigkeit zu verringern und ihn zum Sperren zu bringer.. Durch diese Neigung zum Sperren wird der Ausgang S von der Quelle +V getrennt.b) the transistor T 1 is conductive. The output S now has a potential close to the ground potential. In addition, "-the resistor R causes a potential drop, which brings the gate electrode of the transistor T 2 back to a negative potential, which is sufficient to reduce its conductivity and bring it to block. This tendency to block the output S of the Source + V disconnected.
Der Vorteil der Schaltung ergibt sich deutlicher aus der Ana-The advantage of the circuit results more clearly from the ana-
509809/1004509809/1004
lyse der Übergangsvorgänge/ die in dem Augenblick des Sperrens und des Entsperrens des Transistors T. erzeugt werden. Die Source-Gate-Kapazität C1 des Transistors T2 darf nicht vernachlässigt werden. Sie ist in Fig. 2 durch eine Kapazität C1 dargestellt, die zu dem Widerstand R parallelgeschaltet ist. Die Kapazität C2 stellt die Kapazität der Stufen dar, auf welcher die Vorrichtung arbeitet.analysis of the transitions / generated at the moment of blocking and unblocking the transistor T. The source-gate capacitance C 1 of the transistor T 2 must not be neglected. It is represented in FIG. 2 by a capacitance C 1 which is connected in parallel with the resistor R. The capacitance C2 represents the capacitance of the stages at which the device operates.
Die Kurve a in Fig. 3 stellt die Spannung dar, die an die Gateelektrode des Transistors T1 angelegt ist. In dem Zeitpunkt t1 geht diese Spannung von dem Wert 1 auf den Wert 0; in dem Zeitpunkt t„ geht sie von dem Wert 0 auf den Wert 1.The curve a in FIG. 3 represents the voltage which is applied to the gate electrode of the transistor T 1 . At time t 1 , this voltage goes from value 1 to value 0; at the point in time t "it goes from the value 0 to the value 1.
In dem Zeitpunkt t.. geht der Transistor T. von dem gesperrten Zustand in den leitenden Zustand über. Da in dem Zeitpunkt t1 - At der Kondensator C2 aufgeladen ist, bildet das Leitendwerden des Transistors T1 die Ursache für die Entladung des Kondensators C„ über den Transistor T1 (Kurve b), dessen Drainelektrode auf das Potential +V gebracht wird. Es wird sich eine plötzliche Zunahme des Stroms id.. ergeben. Wenn die Kapazität C„ entladen ist, nimmt der Strom in dem Transistor T1 seinen Dauerzustand an.At the time t .. the transistor T. changes from the blocked state to the conductive state. Since the capacitor C 2 is charged at the time t 1 - At, the conduction of the transistor T 1 forms the cause of the discharge of the capacitor C "via the transistor T 1 (curve b), the drain electrode of which is brought to the + V potential . There will be a sudden increase in the current id ... When the capacitance C ″ is discharged, the current in the transistor T 1 assumes its steady state.
In dem Zeitpunkt t1 - At war der Transistor T„ leitend. Die Kapazität C1 war entlc-den, die Kapazität C7 war aufgeladen. Die Kurve des Stroms id2 (Kurve c) wird entsprechend der schnellen Aufladung der Kapazität C1 eine Spitze haben; nach dieser Aufladung wird der Transistor T2 bestrebt sein zu sperren.At the point in time t 1 - At, the transistor T “was conductive. The capacity C 1 was discharged, the capacity C 7 was charged. The curve of the current id 2 (curve c) will have a peak corresponding to the rapid charging of the capacitance C 1; after this charging, the transistor T 2 will strive to block.
Das Vorhandensein des Widerstands R wird eine Verringerung des Energieverbrauchs in dem Augenblick des Umschaltens von dem Zustand 1 auf den Zustand 0 zur Folge haben.The presence of the resistor R becomes a decrease of energy consumption at the moment of switching from state 1 to state 0.
Am Ende dieses Übergangszustandes wird der Strom id„ zunehmen und den Wert des Stroms Id1 im Dauerzustand annehmen. Vorher wird er durch ein Minimum hindurchgegangen sein, welches aufgrund des Vorhandenseins des Widerstands R schwach seinAt the end of this transitional state, the current id will increase and assume the value of the current Id 1 in the steady state. Before that it will have passed through a minimum, which due to the presence of the resistor R will be weak
5098 0'9/10(K5098 0'9 / 10 (K
wird, an welchem ein beträchtlicher Potentialabfall erfolgt sein wird, bevor die Kapazität C? Zeit gehabt hat, sich zu entladen.at which a considerable drop in potential will have occurred before the capacitance C ? Has had time to discharge.
Wenn der Transistor T wieder auf den Zustand 1 übergeht, wird der Strom id« eine neue Spitze entsprechend der Aufladung des Kondensators C- auf v/eisen; danach wird der Strom wieder zu Null.When the transistor T changes back to state 1, the current id «a new peak according to the charge of the capacitor C- on v / iron; after that the stream back to zero.
Die in Fig. 4 dargestellte Anordnung unterscheidet sich von der in Fig. 1 dargestellten Anordnung dadurch, daß der Widerstand R durch eine Diode D ersetzt ist, die in Richtung von der Klemme +V zur Masse leitet.The arrangement shown in Fig. 4 differs from the arrangement shown in Fig. 1 in that the resistor R is replaced by a diode D, which conducts in the direction from the + V terminal to ground.
Der stationäre Betrieb ist der gleiche wie bei der Anordnung von Fig. 1. Wenn der Transistor T1 leitend ist (Zustand 0), tritt in der Diode D ein Potentialabfall auf. Dieser Potentialabfall kann oberhalb oder nahe der 'Ab schnür spannung des Transistors Τ« liegen. Der Transistor T2 wird bestrebt sein, zu sperren. Der Ausgang wird nun auf dem Wert 0 sein.The steady-state operation is the same as in the arrangement of FIG. 1. When the transistor T 1 is conductive (state 0), a potential drop occurs in the diode D. This potential drop can be above or close to the 'from the voltage of the transistor Τ'. The transistor T 2 will strive to block. The output will now be at the value 0.
Wenn der Transistor T1 gesperrt ist (Zustand 1), fließt in der Diode D kein Strom.When the transistor T 1 is blocked (state 1), no current flows in the diode D.
Der Transistor T„ wird leitend sein und der Ausgang S wird das Potential +V haben. In dem vorliegenden Fall"wird sich keine Erhöhung seiner Schnelligkeit, wohl aber eine Verringerung der verbrauchten Energie ergeben.The transistor T "will be conductive and the output S will have the potential + V. In the present case, "will no increase in speed, but a decrease the energy consumed.
In allen Fällen bewirkt das Vorhandensein eines spannungserni.edrigenden Zweipols anstelle des Widerstands R eine Verringerung des Produkts aus Zeit und Verbrauch.In all cases the presence of a stress reliever causes Two-pole instead of the resistance R a reduction in the product of time and consumption.
In Fig. 5 ist die Diode D durch mehrere (in Fig. 5 sind es vier) Dioden D.,, D„, D3 und D4 ersetzt, die in Reihe geschaltet sind.In FIG. 5, the diode D is replaced by several (in FIG. 5 there are four) diodes D 1 , D 1, D 3 and D 4 which are connected in series.
509809/ 1509809/1
Claims (4)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7325257A FR2330221A1 (en) | 1973-07-10 | 1973-07-10 | IMPROVEMENT OF LOGIC VOLTAGE INVERTER CIRCUITS |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2432944A1 true DE2432944A1 (en) | 1975-02-27 |
Family
ID=9122338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742432944 Pending DE2432944A1 (en) | 1973-07-10 | 1974-07-09 | BINARY VOLTAGE INVERTER |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE2432944A1 (en) |
| FR (1) | FR2330221A1 (en) |
| GB (1) | GB1436988A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011063829A1 (en) * | 2009-11-24 | 2011-06-03 | Epcos Ag | Low-current logic plus driver circuit |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2511823A1 (en) * | 1981-08-21 | 1983-02-25 | Thomson Csf | LARGE ENTRANCE LOGIC CIRCUIT USING AT LEAST ONE LOW VOLTAGE FIELD EFFECT TRANSISTOR |
| EP2264899B1 (en) * | 2009-06-17 | 2014-07-30 | Epcos AG | Low-current logic-gate circuit |
| EP2264900B1 (en) | 2009-06-17 | 2014-07-30 | Epcos AG | Low-current inverter circuit |
| EP2270946B1 (en) | 2009-06-22 | 2014-04-09 | Epcos AG | Low-current input buffer |
| FR2968131A1 (en) * | 2010-11-29 | 2012-06-01 | Centre Nat Rech Scient | POWER SWITCHING CELL AND CORRESPONDING ELECTRONIC EQUIPMENT |
-
1973
- 1973-07-10 FR FR7325257A patent/FR2330221A1/en active Granted
-
1974
- 1974-07-08 GB GB3025174A patent/GB1436988A/en not_active Expired
- 1974-07-09 DE DE19742432944 patent/DE2432944A1/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011063829A1 (en) * | 2009-11-24 | 2011-06-03 | Epcos Ag | Low-current logic plus driver circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2330221B1 (en) | 1978-03-17 |
| FR2330221A1 (en) | 1977-05-27 |
| GB1436988A (en) | 1976-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2233286C3 (en) | Data transfer stage | |
| DE2145295B2 (en) | Circuit arrangement for a shift register | |
| DE2810641A1 (en) | VOLTAGE SEQUENCE CONTROL CIRCUIT | |
| DE1538608A1 (en) | Current limiter circuit | |
| DE2042748A1 (en) | DC voltage AC voltage converter | |
| DE2510604C2 (en) | Integrated digital circuit | |
| DE2639233A1 (en) | DEVICE FOR CONTROLLING AN ELECTROMAGNET | |
| DE102016216993A1 (en) | Bootstrap compensation circuit and power module | |
| DE1537176A1 (en) | Logical circuits with field effect transistors | |
| DE2840892A1 (en) | BUFFER CIRCUIT | |
| DE1947059A1 (en) | Circuit arrangement with two inverting stages | |
| DE2139170B2 (en) | BINARY ADDING AND SUBSTRACTING WORK | |
| DE3634637A1 (en) | DIFFERENTIALLY SWITCHED CAPACITOR INTEGRATOR WITH A SINGLE INTEGRATION CAPACITOR | |
| DE2421988C2 (en) | Analog voltage switch | |
| DE3237778A1 (en) | DYNAMIC SLIDE REGISTER | |
| DE2432944A1 (en) | BINARY VOLTAGE INVERTER | |
| DE3343700C2 (en) | ||
| DE1512411B2 (en) | Multivibrator | |
| DE2415098A1 (en) | CLIPPING DETECTOR | |
| DE120939T1 (en) | SELECTIVE WORKING ELECTRICAL CONNECTION. | |
| DE2734987B2 (en) | Flip-flop read amplifiers for integrated memory devices | |
| DE69113414T2 (en) | Integrated constant current supply. | |
| DE2161010C3 (en) | Asynchronous add-subtract arrangement | |
| DE2165160C2 (en) | CMOS circuit as an exclusive OR gate | |
| DE1291784B (en) | Circuit for performing logical functions to achieve high switching speeds and low power loss |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHN | Withdrawal |