DE2429753A1

DE2429753A1 - DEVICE FOR CONVERTING SIGNALS OF A FIRST TYPE IN SIGNALS OF A SECOND TYPE WITH CORRESPONDING VALUES

Info

Publication number: DE2429753A1
Application number: DE2429753A
Authority: DE
Inventors: Syoichi Nakamura; Takenori Sonoda; Jun Takayama
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1973-06-21
Filing date: 1974-06-21
Publication date: 1975-01-23
Also published as: GB1438606A; FR2234709B1; FR2234709A1

Description

Die Erfindung betrifft eine Vorrichtung, die es ermöglicht, analoge Signale in digitale Signale umzuwandeln, bei der dies mit Hilfe einer Codiereinrichtung geschieht, zu der eine Amplitudeneinstelleinrichtung gehört, die es gestattet, analoge Signale von größerer Amplitude digital zu codieren bzw. zu verschlüsseln. Ferner betrifft die Erfindung die Rückumwandlung digitaler Signale in eine analoge Form, bei der entsprechend codierte Signale in analoge Signale von größerer Amplitude zurückverwandelt werden. Bei jeder Art von Umwandlung bzw. Umsetzung werden bestimmte digitale Signale benutzt, um die Amplitudeneinstelleinrichtung so zu steuern, daß die Amplitude analoger Signale .vergrößert wird, die sich verarbeiten lassen, ohne daß es erforderlich ist, die Anzahl der zu verwendenden Ziffern zu vergrößern.The invention relates to a device which makes it possible to convert analog signals into digital signals this is done with the help of a coding device to which an amplitude setting device belongs, which allows to digitally encode or encrypt analog signals of greater amplitude. The invention also relates to reverse conversion digital signals in an analog form, in which appropriately encoded signals in analog signals of greater size Amplitude can be converted back. With every type of conversion or conversion, certain digital signals are used, to control the amplitude adjusting device so that the Amplitude of analog signals that are processed without the need to increase the number of digits to be used.

Sollen analoge Signale mit Hilfe einer Vorrichtung verarbeitet werden, die nur zur Verarbeitung digitaler Signale eingerichtet ist, müssen die analogen Signale zuerst in digitale Signale umgesetzt werden. Grundsätzlich bedingt dies die Wahl einer Anzahl" von Ziffern, die man verwenden will, und nachdem diese Wahl getroffen ist, muß man dem analogen Bereich eine Anzahl von Pegeln zuordnen, wobei jeder Pegel einesIf analog signals are to be processed with the aid of a device that is only set up to process digital signals, the analog signals must first be converted into digital signals. Basically, this entails choosing a number of digits to be used, and once this choice has been made, one must assign a number of levels to the analog range, with one level for each level

.409884/0990.409884 / 0990

digitalen Schritt oder Sprung entspricht. Sollen ZiB. vier Ziffern benutzt werden, kann man maximal mit 15 analogen Schritten arbeiten, denn das dezimale Äquivalent der binären Zahl 1111 beträgt 2-1, d.h. es ist gleich 15. Diese maximale Dezimalwert wird dann als gleichwertig mit der maximalen analogen Signalamplitude betrachtet, und jeder unter diesem Maximum liegende Signalwert entspricht einer bestimmten digitalen Zahl. Beispielsweise entspricht der erste Schritt der digitalen Zahl 1, der zweite Schritt der digitalen Zahl 10 usw.corresponds to a digital step or jump. Should ZiB. four Digits are used, you can work with a maximum of 15 analog steps, because the decimal equivalent of binary Number 1111 is 2-1, i.e. it is equal to 15. This maximum decimal value is then considered to be equivalent to the maximum considered analog signal amplitude, and each signal value below this maximum corresponds to a specific digital one Number. For example, the first step corresponds to the digital number 1, the second step corresponds to the digital number 10, and so on.

Das analoge Signal kann dadurch wiedergewonnen werden, daß man das digitale Signal wieder in die analoge F.orm umsetzt. Dieses wiedergewonnene analoge Signal kann möglicherweise keine zügige Änderung von einem Pegel zum nächsten aufweisen, wenn es nicht möglich ist, die G-lättungs schaltung zu benutzen. Je größer die Anzahl der Schritte ist, desto genauer entspricht die Wellenform des wiedergewonnenen analogen Signals dem ursprünglichen analogen Signal.The analog signal can be recovered by converting the digital signal back into the analog form. This reclaimed analog signal may not have a rapid change from one level to the next if it it is not possible to use the G smoothing circuit. The bigger the number of steps, the more closely the waveform of the recovered analog signal corresponds to the original analog signal.

Die tatsächliche Größe des analogen Signals beeinflußt die G-üte des wiedergewonnenen Signals nicht; wenn die Codiereinrichtung so ausgebildet ist, daß sie ein analoges Signal codiert, das eine maximale Spannung von 1 V hat, und wenn das tatsächliche Signal einer Spannung von 10 V entspricht, ist es bis jetzt üblich, das tatsächliche Signal bis auf einen brauchbaren Wert abzuschwächen. Entspricht dagegen das tatsächliche Signal nur einem Bruchteil von 1 V, ist es bis jetzt üblich, es bis auf den gewünschten Wert zu verstärken. Wenn die Amplitude des analogen Signals einmal so eingestellt ist, daß der maximale Wert des Signals von der Codiereinrichtung aufnehmbar ist, wobei für die Spitzenwerte des analogen Signals alle oder nahezu alle verfügbaren digitalen Schritte benötigt werden, ist in jedem Fall die Anzahl der verfügbaren Schritte durch die Anzahl der binären Ziffern bestimmt, und daher ist es bis jetzt unmöglich, Spitzenwerte des analogen Signals unterzubringen, die den als Maximum gewählten vorbestimmten Pegel überschreiten. Es würde möglich sein, die Anzahl der binären Ziffern zu vergrößern, doch bevor dies geschieht, ist es er-The actual size of the analog signal does not affect the quality of the recovered signal; when the encoder is adapted to encode an analog signal having a maximum voltage of 1 V, and if that actual signal corresponds to a voltage of 10 V, until now it has been common to use the actual signal except for one usable value. On the other hand, corresponds to the actual If the signal is only a fraction of 1 V, it has been common practice until now to amplify it to the desired value. If the Amplitude of the analog signal is set once so that the maximum value of the signal can be recorded by the encoder where all or nearly all of the available digital steps are required for the peak values of the analog signal in each case the number of steps available is determined by the number of binary digits, and therefore is until now it has been impossible to accommodate peak values of the analog signal, which exceed the predetermined level selected as the maximum. It would be possible to change the number of binary To increase digits, but before this happens it is

409884/0990409884/0990

forderlich, den Frequenzbereich der Einrichtung, z.B. einer Übertragungsleitung, zu berücksichtigen, durch welche die binären Signale geleitet werden müßten. Wird eine größere Zahl von Ziffern verwendet, benötigt man eine kompliziertere und kostspieligere Anlage, oder man muß den Frequenzbereich der analogen Signale begrenzen.It is necessary to consider the frequency range of the facility, e.g. a transmission line, through which the binary signals would have to be routed. If a larger number of digits is used, a more complicated one is required more expensive equipment, or you have to limit the frequency range of the analog signals.

Der Erfindung liegt die Aufgabe zugrunde, eine Umsetzvorrichtung zu schaffen, die geeignet ist, bei Analog-Bigitalsowie bei Digital-Analog-Umsetzern verwendet zu werden und höhere Spitzenwerte des analogen Signals zuzulassen, ohne daß es erforderlich ist, die Anzahl der binären Ziffern zu vergrößern; ferner soll zu diesem Zweck eine Vorrichtung geschaffen werden, bei der ein Muster oder Code des binären Signals benutzt wird, um die Amplitude des umzusetzenden analogen Signals zu ändern; schließlich soll gemäß der Erfindung Vorteil aus der Tatsache gezogen werden, daß das Signal seinen Spitzenwert nicht lange beibehält, so daß es möglich ist, die Zeit zu regeln, während welcher die Amplitude vergrößert wird.The invention is based on the object of a transfer device to create that is suitable for analog bigital as well as to be used in digital-to-analog converters and to allow higher peak values of the analog signal without it is necessary to increase the number of binary digits; furthermore, a device is to be created for this purpose where a pattern or code of the binary signal is used to determine the amplitude of the analog signal to be converted to change; Finally, according to the invention, advantage should be taken of the fact that the signal is at its peak value does not hold for a long time, so that it is possible to control the time during which the amplitude is increased.

Zur Lösung dieser Aufgabe ist gemäß der Erfindung im Analog-Digital-Teil der Vorrichtung eine Amplitudeneinstelleinrichtung vorhanden, mittels welcher die Amplitude des analogen Signals auf·bestimmte damit in Beziehung stehende Bereiche von Werten eingestellt wird. Ferner weist die Vorrichtung eine Einrichtung auf, die dazu dient, bei dem umgesetzten Signal bestimmte.digitale Beziehungen nachzuweisen"und diese ' Beziehungen zu benutzen, um die Amplitudeneinstelleinrichtung zu steuern. Wenn die Größe des ursprünglichen analogen Signals einen ersten vorbestimmten Pegel erreicht, der durch ein erstes digitales Signal bestimmt ist, wird der wirksame Sprung bei den Quantisierungsschritten in der Codiereinrichtung vergrößert, und wenn die Größe des analogen Signals bis unter einen vorbestimmten Pegel zurückgeht, der durch ein anderes digitales Signal bestimmt wird, wird der Sprungwert der Quantisierungsschritte herabgesetzt. Wenn bei der Digital-Analog-Umsetzeinrichtung ein digitales Signal einen bestimmten Wert erreicht, wird der Umsetzer so-gesteuert, daß er die Größe desTo achieve this object, according to the invention, there is an amplitude adjustment device in the analog-digital part of the device present, by means of which the amplitude of the analog signal on certain related areas is set by values. Furthermore, the device has a device which is used in the converted Signal to prove certain digital relationships "and these ' Use relationships to control the amplitude adjuster. When the size of the original analog signal reaches a first predetermined level, which is determined by a first digital signal, the effective jump increased in the quantization steps in the coding device, and when the magnitude of the analog signal decreases below a predetermined level determined by another digital signal is determined, the grade value of the quantization steps is reduced. If at the digital-to-analog converter a digital signal reaches a certain value, the converter is controlled so that it the size of the

409884/0 9 90409884/0 9 90

aus dem digitalen Signal gewonnenen analogen Signals steigert. Erreicht dagegen das digitale Signal einen anderen vorbestimmten Wert, wird der Digital-Analog-Umsetzer so gesteuert, daß er die Größe des resultierenden analogen Signals verringert.analog signal obtained from the digital signal increases. If, however, the digital signal reaches another predetermined value, the digital-to-analog converter is controlled so that it reduces the size of the resulting analog signal.

Die Erfindung und vorteilhafte Einzelheiten der Erfindung werden im folgenden anhand schematischer Zeichnungen an Ausführungsbeispielen näher erläutert. Es zeigt:The invention and advantageous details of the invention are shown below with reference to schematic drawings Embodiments explained in more detail. It shows:

Pig. 1 eine graphische Darstellung zur Veranschaulichung der Beziehung zwischen analogen Signalwerten und digitalen Signalwerten bei Analog-Digital-Umsetzern bekannter Art;Pig. 1 is a graph showing the relationship between analog signal values and digital ones Signal values in analog-digital converters of known type;

Fig. 2 ein Blockdiagramm einer grundsätzlichen Vorrichtung nach der Erfindung zum Umsetzen analoger Signale in digitale Signale;2 shows a block diagram of a basic device according to the invention for converting analog signals into digital ones Signals;

Pig. 3 eine graphische Darstellung zur Veranschaulichung der Beziehung zwischen analogen Signalwerten und digitalen Signalwerten "bei einer Vorrichtung nach der Erfindung;Pig. 3 is a graph showing the relationship between analog signal values and digital Signal values "in a device according to the invention;

Mg. 4 eine schematische Darstellung der Schaltung des Steuerteils des Umsetzers nach Fig. 2;Mg. 4 shows a schematic representation of the circuit of the control part of the converter according to FIG. 2;

Fig. 5 eine graphische Darstellung zur Veranschaulichung der erfindungsgemäßen Umsetzung eines analogen Signals in ein digitales Signal;Fig. 5 is a graphical representation for illustrative purposes the inventive conversion of an analog signal into a digital signal;

Fig. 6 ein schematisch.es Blockschaltbild einer grundsätzlichen erfindungsgemäßen Anordnung zum Umsetzen digitaler Signale in analoge Signale;Fig. 6 is a schematic block diagram of a basic Arrangement according to the invention for converting digital signals into analog signals;

Fig. 7 eine schematische Darstellung der Steuerschaltung des Digital-Analog-Umsetzers nach Fig. 6;7 shows a schematic representation of the control circuit of the digital-to-analog converter according to FIG. 6;

Fig. 8 eine schematische Darstellung der Schaltung einer weiteren Ausführungsform einer Steuerschaltung zur Verwendung in Verbindung mit dem Umsetzer nach Fig. 2; und8 shows a schematic representation of the circuit of a further embodiment of a control circuit for use in connection with the converter according to FIG. 2; and

Fig. 9 eine schematische Darstellung der Steuerschaltung des Digital-Analog-Umsetzers nach Fig. 6.FIG. 9 shows a schematic representation of the control circuit of the digital-to-analog converter according to FIG. 6.

409884/0990409884/0990

In Pig. 1 ist die Eingangs-Ausgangs-Charakteristik eines Analog-Digital-Umsetzers graphisch dargestellt, der geeignet ist", ein unipolares analoges Signal aufzunehmen, d.h. ein analoges Signal, das seine Größe, jedoch nicht seine Polarität ändert, und der es ermöglicht, das analoge Signal entsprechend einem Digitalcode mit 4 Bit zu codieren; im folgenden wird für einen Analog-Digital-Umsetzer der abgekürzte Ausdruck "A/D-Umsetzer" benutzt. Das digitale Ausgangssignal, dessen Maßstab durch ein binäres Signal von 4 Bit bestimmt wird, ist auf der Ordinatenach.se aufgetragen, während'die analoge Eingangsspannung auf der Abszissenachse aufgetragen ist. Das analoge Eingangssignal, das einen Wert zwischen Null YoIt und einer Spannung Vs hat, wird entsprechend der Größe des analogen Eingangssignals linear in ein entsprechendes unipolares digitales Signal mit 4 Bit verwandelt. Wie in Fig. 1 durch die waagerechte Linie angedeutet, die sich an die geneigte Linie anschließt, werden analoge Signalwerte über Ys Volt einfach in ein konstantes binäres digitales Signal von 4 Bit verwandelt, das den binären Wert 1111 hat. Somit erreicht die analoge Spannung einen Sättigungswert bei dem Wert Vs. des A/D-Umsetzers. Dieser Sättigungswert wird im folgenden auch als · "Endwert" bezeichnet. In Fig. 1 ist ferner ein weiterer Wert dargestellt, von dem gemäß der Erfindung auf eine noch zu erläuternde Weise Gebrauch gemacht wird, und der im folgenden als "halbe Endspannung" bzw. als "Halbspannung" bezeichnet wird .,-■■;'In Pig. 1 the input-output characteristic of an analog-digital converter is shown graphically, which is suitable is "to pick up a unipolar analog signal, i.e. an analog signal that has its magnitude but not its polarity changes, and which makes it possible to adjust the analog signal accordingly encode a 4-bit digital code; hereinafter the abbreviated term "A / D converter" is used for an analog-to-digital converter. The digital output signal, whose scale is determined by a binary signal of 4 bits is plotted on the ordinate axis, while the analog input voltage is plotted on the abscissa axis. The analog input signal that has a value between zero YoIt and a voltage Vs, becomes linear into a corresponding unipolar according to the magnitude of the analog input signal digital signal converted with 4 bits. As indicated in Fig. 1 by the horizontal line attached to the inclined Line connects, analog signal values are simply converted into a constant binary digital signal of 4 bits via Ys volts, which has the binary value 1111. Thus, the analog voltage has a saturation value at the value Vs. of the A / D converter. This saturation value is also referred to below as the "end value". In Fig. 1 there is also another value , of which use is made according to the invention in a manner yet to be explained, and that hereinafter referred to as "half final voltage" or "half voltage" becomes., - ■■; '

Bei einem gemäß Fig. 1 arbeitenden A/D-Umsetzer entspricht der digitale Codewert 0000 einem analogen Eingangssignal von Null Volt, und der digitale Wert 1000 ist als die Hälfte Vs/2 der Endspannung definiert, obwohl sie tatsächlich etwas großer ist als eine Hälfte der Endspannung Vs. Die Endspannung Vs entspricht der binären Zahl 1111 bei dem digitalen Signal. Anhand der-in Fig. 1 dargestellten Eingangs-Ausgangs-Oharakteristik des A/D-Umsetzers ist es ohne weiteres möglich, festzustellen, wann das analoge Signal den Endwert Vs erreicht, indem man dafür sorgt, daß das Vorhandensein des binären Codes 1111 nachgewiesen wird. Ferner ist es auf einfache Weise mög-In the case of an A / D converter operating according to FIG. 1, the digital code value 0000 corresponds to an analog input signal from zero volts, and the digital value 1000 is defined as half Vs / 2 of the final voltage, although it is actually something is greater than one half of the final voltage Vs. The final voltage Vs corresponds to the binary number 1111 in the digital signal. Using the input-output characteristic shown in FIG. 1 of the A / D converter, it is easily possible to determine when the analog signal reaches the final value Vs, by making sure that the presence of binary code 1111 is detected. It is also possible in a simple manner

409884/0 990409884/0 990

lieh., festzustellen, wann das analoge Signal unter der Halbspannung liegt, indem man das binäre Signal OXXX nachweist, wobei die X-Zeichen entweder den Füllen oder den Einsen entsprechen können. Bekanntlich kommt jeder Stelle einer mehrstelligen binären Zahl ein Bewertungsfaktor zu, und bei dem binären Signal 1000 hat der Bewertungsfaktor der 1 an der vierten Stelle den Wert 2 . Die diese Stelle einnehmende Zahl 1 wird im folgenden als das "höchstwertige Bitsignal" bezeichnet, für das auch die abgekürzte Bezeichnung "MSB-Signal" verwendet wird.borrowed. to determine when the analog signal falls below the half voltage by detecting the binary signal OXXX, with the X characters corresponding to either the fills or the ones can. It is well known that every digit of a multi-digit binary number has an evaluation factor, and with that binary signal 1000, the weighting factor of 1 has the value 2 in the fourth digit. The number occupying this place 1 is referred to below as the "most significant bit signal", for which the abbreviated designation "MSB signal" is also used will.

iig. 2 zeigt das Blockschaltbild der wesentlichen Elemente eines A/D-Ümsetzers nach der Erfindung. Das analoge Eingangssignal wird an eine Eingangsklemme 1 und einen Masseanschluß angelegt. Hierbei handelt es sich um die Anschlüsse für eine Amplitudeneinstellschaltung 2, die bei diesem Ausführungsbeispiel als Dämpfungsregler ausgebildet ist. Der Ausgang dieses Dämpfungsreglers ist mit einer Abfrage- und Halteschaltung 3 verbunden, deren Auegang an einen A/D-Umsetzer 4 angeschlossen ist, der die analoge Signalinformation in digitaler Eorm codiert. Das digitale Ausgangssignal des A/D-Umsetzers wird einer Steuerschaltung 5 und einer Ausgangsklemme 6 zugeführt.iig. 2 shows the block diagram of the essential elements an A / D converter according to the invention. The analog input signal is connected to an input terminal 1 and a ground connection created. These are the connections for an amplitude setting circuit 2, which in this exemplary embodiment is designed as a damping regulator. The outcome of this The attenuation controller is connected to a query and hold circuit 3, the output of which is connected to an A / D converter 4 which encodes the analog signal information in digital Eorm. The digital output signal of the A / D converter is a control circuit 5 and an output terminal 6 are supplied.

Der Dämpfungsregler der Amplitudeneihstellsehaltung 2 enthält drei Widerstände 8 bis 10. Bestimmte Knotenpunkte des Dämpfungsreglers werden' jeweils einzeln, jedoch niemals gleichzeitig mit der Abfrage- und Halteschaltung 3 durch drei Schalteinrichtungen 11 bis 13 verbunden, die in Fig. 2 zwar als"mechanische Schalter dargestellt sind, bei denen es sich jedoch normalerweise, um elektronische Schaltkreise handelt. Die Schalteinrichtung ist an den obersten Knotenpunkt 15 des Dämpfungsreglers angeschlossen, so daß ihr die volle an die Eingangsklemme 1 angelegte Analogspannung zugeführt wird. Die zweite Schalteinrichtung 12 ist mit einem Knotenpunkt zwischen den Widerständen 8 und 9 verbunden, so daß ihr das analoge Eingangssignal in abgeschwächter Form zugeführt wird, wobei dieses Signal gegenüber dem an der Klemme 1 erscheinenden vollen Analogsignal um etwa 6 db gedämpft wird. Die dritte Schalt-The attenuation controller of the amplitude adjustment circuit 2 contains three resistors 8 to 10. Certain nodes of the Attenuation controller are 'individually, but never simultaneously with the query and hold circuit 3 by three Switching devices 11 to 13 connected, which are shown in Fig. 2 as "mechanical switches, in which there are however, it is usually an electronic circuit. The switching device is at the top node 15 of the Attenuation controller connected so that the full analog voltage applied to input terminal 1 is fed to it. the second switching device 12 is connected to a node between the resistors 8 and 9, so that you the analog Input signal is fed in attenuated form, this signal compared to the full signal appearing at terminal 1 Analog signal is attenuated by about 6 db. The third switching

409884/0990409884/0990

einrichtung 13 ist an den Knotenpunkt 17 zwischen den Widerständen 9 und 10 angeschlossen, so daß ihr eine noch stärker abgeschwächte Nachbildung des analogen Signals zugeführt wird. Der Wert des analogen Signals wird an dem Knotenpunkt 17 gegenüber dem dem Knotenpunkt 15 zugeführten Eingangssignal um etwa 12 db gedämpft, was bedeutet, daß die Spannung am Knotenpunkt 17 der Hälfte der Spannung am Knotenpunkt 16 und einem Viertel der Spannung am Knotenpunkt 15 entspricht. Die Sehalteinrichtungen 11 bis 13 werden einzeln und abwechselnd durch die Steuerschaltung 5 in Abhängigkeit von einem gemssenen Digitalsignal am Ausgang des A/D-Umsetzers 4 gesteuert. device 13 is at the node 17 between the resistors 9 and 10 connected, so your one even stronger attenuated replica of the analog signal is supplied. The value of the analog signal is opposite at node 17 the input signal fed to the node 15 attenuated by about 12 db, which means that the voltage at the node 17 corresponds to half the voltage at node 16 and a quarter of the voltage at node 15. The maintenance facilities 11 to 13 are controlled individually and alternately by the control circuit 5 as a function of a digital signal at the output of the A / D converter 4.

Die Wirkungsweise der Schaltung nach Mg. 2 wird im folgenden anhand der graphischen Darstellung in Fig. 3 beschrieben. Bei Werten des analogen Signals, das der Klemme 1 zugeführt wird und das innerhalb des Amplitudenbereichs liegt, der von der Abfrage- und Halteschaltung 3 und dem A/D-Umsetzer 4 aufnehmbar ist, erzeugt der Umsetzer 4 digitale Signale in einem binären Code derart, daß eine lineare Beziehung zwischen den binären Zahlen und der Amplitude des analogen Signals besteht. Dieser Torgang spielt sich in dem Abschnitt a von Pig. 3' ab, bis das analoge Signal eine solche"Amplitude erreicht, daß es die Erzeugung des digitalen Signals 1111 bewirkt. Hierbei handelt es sich um das höchste digitale Signal, das durch den Umsetzer 4 erzeugt werden kann. Die Abfrage- und Halteschaltung 3 gibt das analoge Signal nicht in seiner ursprünglichen lorm weiter, sondern sie überträgt praktisch Abfragewerte mit einer bestimmten Geschwindigkeit bzw. Frequenz. Die Amplitude jedes Abfragewertes entspricht der Amplitude des analogen Signals im Abfragezeitpunkt, und die Abfrage- und Halteschaltung hat die Eigenschaft, daß sie fähig ist, eine Ausgangsspannung auf einem Wert zu halten, der diesem Wert gleich oder annähernd gleich ist, bis der nächste Abfragewert erscheint. Somit wird ein analoges Signal, dessen Amplitude sich stetig ändert, durch die Abfrage- und Halteschaltung in eine Wellenform verwandelt, die annähernd einer Treppe.ähnelt, obwohl der Anstieg von Stufe zu Stufe nicht notwendigerweise konstant ist. Ein solches Signal ist praktisch ein impulsamplitudenmoduliertes Signal, undThe mode of operation of the circuit according to Mg. 2 is shown below is described with reference to the graphic representation in FIG. 3. For values of the analog signal that is fed to terminal 1 and that lies within the amplitude range of the from the interrogation and hold circuit 3 and the A / D converter 4 is recordable, the converter 4 generates digital signals in a binary code such that a linear relationship between the binary numbers and the amplitude of the analog signal. This doorway takes place in section a of Pig. 3 ' until the analog signal reaches such an "amplitude" that it causes the generation of the digital signal 1111. Here it is the highest digital signal that can be generated by the converter 4. The query and hold circuit 3 does not give the analog signal in its original lorm further, but it practically transmits query values at a certain speed or frequency. The amplitude of each Interrogation value corresponds to the amplitude of the analog signal at the time of interrogation, and the interrogation and hold circuit has the Property that it is able to hold an output voltage at a value which is equal to or approximately equal to this value until the next query appears. Thus, an analog signal, the amplitude of which changes continuously, is passed through turns the interrogation and hold circuit into a waveform, which approximately resembles a staircase, although the ascent of step to level is not necessarily constant. Such a signal is practically a pulse-amplitude-modulated signal, and

409884/0990409884/0990

-S--S-

tatsächlich wird dieses Signal dem Umsetzer 4 zugeführt. Innerhalb des Intervalls zwischen aufeinander folgenden Abfragewerten des ursprünglichen analogen Signals, die der Abfrage- und Halteschaltung 3 entnommen werden, muß der Umsetzer 4 ein digitales Signal erzeugen, dessen Wert der Amplitude des Abfragewertes entspricht, der gerade von der Abfrage- und Halteschaltung festgehalten wird.in fact, this signal is fed to the converter 4. Within the interval between successive query values of the original analog signal, which the query and hold circuit 3 are removed, the converter 4 must generate a digital signal, the value of which corresponds to the amplitude of the interrogation value that is being held by the interrogation and hold circuit.

Dieses Verfahren läßt sich besonders deutlich beschreiben, wenn man willkürlich eine geeignete Wellenform des analogen Signals und einen Satz von Spannungswerten wählt. Es sei angenommen, daß es sich bei der Wellenform um eine Kippschwingung handelt, die zeitabhängig linear zunimmt, und daß diese Kippschwingung im Zeitpunkt Null mit dem Wert Null beginnt, ferner sei angenommen, daß dieses Signal während jedes Abfrageintervalls um 1 V zunimmt. Ein solches Signal würde durch die Abfrage- und Halteschaltung 3 in eine echte TreppenspannungThis method can be described particularly clearly if one arbitrarily selects a suitable waveform of the analog Signal and a set of voltage values. Assume that the waveform is a relaxation oscillation acts, which increases linearly as a function of time, and that this tilting oscillation begins at time zero with the value zero, It is also assumed that this signal occurs during each polling interval increases by 1 V. Such a signal would be converted into a real staircase voltage by the interrogation and hold circuit 3

es
verwandelt, da/von Pegel zu Pegel um gleiche Beträge zunimmt. Diese Pegelwerte wurden sich jeweils um 1 V unterscheiden, und daher kann man annehmen, daß das digitale Signal am Ausgang des Umsetzers 4 eine Wellenform haben wird, die dem binären Zahlensystem 1, 10, 11, 100 usw. entspricht, wenn die analoge Spannung nacheinander die Pegel 1 V, 2 7, 3 T, 4 V usw. erreicht. it
transformed, since / increases by equal amounts from level to level. These level values would each differ by 1 V, and therefore it can be assumed that the digital signal at the output of the converter 4 will have a waveform corresponding to the binary number system 1, 10, 11, 100 etc. if the analog voltage is applied one after the other reaches levels 1 V, 2 7, 3 T, 4 V, etc.

Wenn die analoge Spannung den Pegel 15 "V" erreicht, nimmt das digitale Signal den Wert 1111 an, der nicht überschritten werden kann. Gemäß der Erfindung wird das 1111-Signal am Ausgang des Umsetzers 4 durch die Steuerschaltung 5 erkannt, die dann die Schalteinrichtung 11 öffnet und die Schalteinrichtung 12 schließt. Dieser Vorgang spielt sich am Ende des Abschnitts a von Fig. 3 ab. Die Widerstandswerte der Widerstände 8 bis sind so gewählt, daß das analoge Eingangssignal der Klemme 1 bis zum Erreichen des Knotenpunktes 16 um etwa 6 db gedämpft wird.When the analog voltage reaches the level 15 "V", increases the digital signal shows the value 1111, which is not exceeded can be. According to the invention, the 1111 signal is at the output of the converter 4 recognized by the control circuit 5, which then opens the switching device 11 and the switching device 12 closes. This process takes place at the end of the section a from Fig. 3. The resistance values of the resistors 8 to are chosen so that the analog input signal of terminal 1 is attenuated by about 6 db until the node 16 is reached.

Wenn die analoge Spannung weiter längs der Linie b in Fig. 3 zunimmt, was einfach einer "gedämpften" VerlängerungIf the analog voltage continues to increase along line b in Fig. 3, what is simply a "damped" extension

409884/0990409884/0990

der Linie A in Fig. 3 entspricht, wird die gedämpfte Spannung durch die Schaltung 3 in der gleichen Weise abgefragt und festgehalten, wie es bei dem ersten Teil des analogen Signals geschehen ist. Jedoch beginnt die abgeschwächte Spannung b nicht im Nullpunkt, sondern an einem Pegel, der dem digitalen Signal 1000 entspricht, dessen Wert etwa halb so groß ist wie der maximale digitale Wert 1111. Die Abschwächung des analogen Signals durch die Amplitudeneinstellschaltung 2 nach Fig. 2 erfolgt derart, daß die Amplitude des analogen Signals nicht unter einen Wert zurückgeht, bei dem der Umsetzer 4 das digitale Signal TOOO erzeugt. Mit anderen Worten, das Signal würde nicht unter einen Wert zurückgehen, bei dem das höchstwertige Bit auf dem Pegel "1'! gehalten würde. Dies ist bei diesem Ausführungsbeispiel erforderlich, denn wenn der Wert des höchstwertigen Bits auf "0" zurückgeht, wird die Schaltung 2 auf den nächstniedrigeren Abschwachungspegel umgestellt.corresponds to the line A in Fig. 3, the attenuated voltage is interrogated by the circuit 3 in the same way and recorded how it happened with the first part of the analog signal. However, the weakened tension begins b not at the zero point, but at a level that corresponds to the digital signal 1000, the value of which is about half as large as the maximum digital value 1111. The attenuation of the analog Signal through the amplitude setting circuit 2 of FIG. 2 is carried out in such a way that the amplitude of the analog signal is not falls below a value at which the converter 4 generates the digital signal TOOO. In other words, the signal would do not go back below a value at which the most significant bit would be held at the level "1 '!" This is in this embodiment required, because when the value of the most significant bit goes back to "0", the circuit 2 is on switched to the next lower attenuation level.

Jeder 1 Y entsprechende Schritt des abgeschwächten Signals, das von der Schalteinrichtung 12 zu der Abfrage- und Halteschaltung 3 durchgelassen wird, entspricht jetzt einem Schritt von 2 V bei dem analogen Signal, das der Eingangs- ■ klemme 1 tatsächlich zugeführt wird. Bei dem Zahlenbeispiel, das hier benutzt wird, um die Erfindung zu erläutern, ist angenommen, daß sich die binäre Zahl, die dem durch den Umsetzer 4 erzeugten digitalen Signal entspricht, nur um eine Einheit ändert, wenn sich die Ausgangsspannung der Abfrage- und Halteschaltung 3 um 1 Y ändert. Da dies nur dann geschieht, wenn das Eingangssignal an der Klemme 1 um 2 V.zunimmt, erzeugt der Umsetzer 4 eine andere binäre Zahl nur bei jeder zweiten Stufe des Treppenspannungssignals, das durch die Abfrage- und Halteschaltung 3 längs der Linie b in Fig. 3 erzeugt wird. Dieser Vorgang setzt sich fort, bis die binäre Zahl, die dem durch den Umsetzer 4 erzeugten digitalen Signal entspricht, erneut den Wert 1111 erreicht, der jetzt einem analogen Spannungswert entspricht, welcher doppelt so groß ist wie die analoge Spannung, bei der der Umsetzer 4 den Wert 1111 am Ende der Linie a in Fig. 3 erreichte.Every 1 Y corresponding step of the attenuated signal, that of the switching device 12 to the query and Holding circuit 3 is passed, now corresponds to a step of 2 V for the analog signal that the input ■ terminal 1 is actually fed. In the numerical example that is used here to explain the invention, it is assumed that the binary number, which corresponds to the digital signal generated by the converter 4, is only one unit changes when the output voltage of the interrogation and hold circuit changes 3 changes by 1 Y. Since this only happens when the input signal at terminal 1 increases by 2 V. Converter 4 a different binary number only at every other stage of the staircase voltage signal, which is transmitted by the interrogation and hold circuit 3 is generated along the line b in FIG. This process continues until the binary number indicated by the the converter 4 corresponds to the digital signal generated, again reaches the value 1111, which is now an analog voltage value which is twice as large as the analog voltage at which the converter 4 has the value 1111 at the end of the line a reached in Fig. 3.

4098 8 4/09904098 8 4/0990

Wenn der Umsetzer 4 am Ende der Linie b in Fig. 3 zum zweiten Mal den Wert 1111 erreicht, empfängt die Steuerschaltung 5 ein anderes Signal, das bewirkt, daß die Schalteinrichtung 12 geöffnet und die Schalteinrichtung 13 geschlossen wird. Die Widerstandswerte der Widerstände 8 bis 10 sind so gewählt,'daß hierbei eine erneute Abschwächung der Amplitude des der Abfrage- und Halteschaltung 3 zugeführten Ausgangssignals um 6 db erfolgt. In Fig. 3 entspricht dies einem Rückgang vom Spitzenwert auf der Linie b bis zum unteren Ende der Linie c. Is sei bemerkt, daß das analoge Signal wiederum nicht um eine volle Hälfte abgeschwächt wird, und daß es nicht bis unter den Pegel zurückgeht, bei dem das Ausgangssignal des Umsetzers 4 am Beginn der Linie c in-Fig. 3 dem· Wert 1000 entsprechen würde.If the converter 4 at the end of the line b in Fig. 3 to reaches the value 1111 the second time, the control circuit 5 receives another signal which causes the switching device 12 is opened and the switching device 13 is closed. The resistance values of resistors 8 to 10 are like this selected, 'that here a renewed weakening of the amplitude of the interrogation and hold circuit 3 supplied output signal by 6 db. In Fig. 3 this corresponds to a decrease from the peak value on the line b to the lower end of the Line c. It should be noted that the analog signal is again not attenuated by a full half, and that it is not up to decreases below the level at which the output of the converter 4 at the beginning of the line c in FIG. 3 correspond to the value 1000 would.

Der A/D-Umsetzer 4 kann zwar weiter ein binäres Signal entsprechend der Linie c in Fig. 3 erzeugen, doch muß jetzt das analoge Eingangssignal an der Klemme 1 jeweils um 4 Y für. jede einer Einheit' entsprechende Änderung der binären Zahl zunehmen, die dem Ausgangssignal des Umsetzers 4 entspricht. Da bei der Amplitudeneinsteilschaltung 2 nach Fig. 2 nur drei Stellungen möglich sind, kann man dann, wenn die Amplitude des analogen Signals an der Klemme 1 einen Wert erreicht, der dem Vierfachen des ursprünglichen Endwertes am Ende der Linie a in Mg. entspricht, das System als gesättigt bezeichnen, d.h. jede weitere Zunahme der Amplitude der Spannung an der Klemme 1 führt nicht zu einer Änderung des Wertes des dem Umsetzer 4 entnommenen digitalen Signals gegenüber seinem tatsächlichen Wert von 1111.Although the A / D converter 4 can continue to generate a binary signal corresponding to the line c in FIG. 3, it must now the analog input signal at terminal 1 by 4 Y for each. every change of the binary number corresponding to a unit 'increases, which corresponds to the output signal of the converter 4. There in the case of the amplitude adjustment circuit 2 according to FIG. 2, only three Positions are possible when the amplitude of the analog signal at terminal 1 reaches a value that corresponds to four times the original final value at the end of line a in Mg., call the system saturated, i.e. any further increase in the amplitude of the voltage at terminal 1 does not change the value of the converter 4 compared to its actual value of 1111.

Fig. 4 zeigt schematisch weitere Einzelheiten der Steuerschaltung 5 nach Fig. 2. Die Schaltung nach Fig. 4 hat eine Eingangsklemme 20, die an die Abfrage- und Halteschaltung 3 nach Fig. 1 angeschlossen ist. Diese Eingangsklemme ist mit dem Eingang eines 4-Bit-Schieberegisters 21 verbunden, das eine Speicherstelle für jedes der Bits des durch den Umsetzer 4 erzeugten Signals aufweist. Jede dieser Speicherstellen ist an einen gesonderten Eingang einer Und-Schaltung 22 angeschlossen. -Außerdem ist die Speicherstelle für das höchstwertige BitFIG. 4 schematically shows further details of the control circuit 5 according to FIG. 2. The circuit according to FIG. 4 has a Input terminal 20 which is connected to the query and hold circuit 3 according to FIG. This input terminal is with connected to the input of a 4-bit shift register 21 which has a storage location for each of the bits of the converter 4 has generated signal. Each of these storage locations is connected to a separate input of an AND circuit 22. -Also is the memory location for the most significant bit

409884/0 9 90409884/0 9 90

über einen Inverter 23 mit einer Zähleinrichtung 24 verbunden. Die Und-Schaltung 22 kann als die erste die Zähleinrichtung 24 steuernde Schaltung bezeichnet werden, und der Inverter 23 kann als die zweite die Zähleinrichtung steuernde Schaltung bezeichnet werden. ·connected to a counter 24 via an inverter 23. The AND circuit 22 can be the counter 24 as the first controlling circuit, and the inverter 23 may be referred to as the second circuit controlling the counter are designated. ·

Die Zähleinrichtung 24 weist einen umsteuerbaren Zähler 25 auf, zu dem ein Aufwärtszähleingang TJ, ein Abwärtszähleingang D, eine Rückstellklemme R und zwei Ausgangsklemmen 2 und 2 gehören. Die Äusgangsklemme des Und-G-atters 22 ist nicht direkt mit dem Zähler 25 verbunden, sondern an einen Eingang eines weiteren Und-G-atters 26 angeschlossen, dessen Ausgang mit dem Aufwärtszähleingang des Zählers 25 verbunden ist. Der Ausgang des Inverters 23 ist an einen Eingang eines weiteren Und-Gatters 27 angeschlossen, dessen Ausgang mit dem Abwärts— zähleingang des Zählers 25 verbunden ist. Die beiden Ausgänge des Zählers 25 sind mit den beiden Eingängen eines weiteren Und-Gatters 28 verbunden, dessen Ausgang am Rückstelleingang R des Zählers liegt. Die Ausgänge des Zählers sind außerdem an die Eingänge eines Oder-Gatters 29 angeschlossen, und der Ausgang des Oder-Gatters 29 ist mit einem zweiten Eingang des Und-Gatters 27 und einem weiteren Inve"rter 31 verbunden. Der Ausgang 2 des Zählers 25 ist über einen weiteren Inverter 30 mit einem zweiten Eingang des Und-Gatters 26 verbunden.The counter 24 has a reversible counter 25, to which an up-counting input TJ, a down-counting input D, a reset terminal R and two output terminals 2 and 2 belong. The output terminal of the AND-G attater 22 is not connected directly to the counter 25, but connected to an input of a further AND-G-atters 26, the output of which is connected to the up counting input of the counter 25. The output of the inverter 23 is connected to an input of another AND gate 27 is connected, the output of which is connected to the downward counting input of the counter 25 is connected. The two outputs of the counter 25 are connected to the two inputs of another AND gate 28, the output of which is connected to the reset input R of the counter. The outputs of the counter are also on the inputs of an OR gate 29 connected, and the output of the OR gate 29 is connected to a second input of the AND gate 27 and a further inverter 31. The Output 2 of counter 25 is connected to a second input of AND gate 26 via a further inverter 30.

Ein Taktsignal wird einem Eingang 32 der Schaltung nach Fig. 4 zugeführt, der mit einem dritten Eingang des Und-Gatters 26 verbunden ist, sowie einem dritten Eingang des Undgatters 27, so daß es möglich ist, die Zähleinrichtung 24 synchron mit dem Abfragesignal für die Abfrage- und Halteschaltung 3 nach Pig. 2 zu steuern. Der Ausgang 2 des Zählers 25 ist ferner mit einer Klemme 35 verbunden, von der aus die Schalteinrichtung 13 nach fig. 2 gesteuert wird. Der Ausgang 2 des Zählers 25 liegt an einer Klemme 34 zum Steuern der Schalteinrichtung 12 nach Pig. 2, und der Ausgang des Inverters 31 ist an eine Klemme 33 angeschlossen, die mit der Schalteinrichtung 11 nach Pig. 2 verbunden ist. Erscheint an irgendeinem der drei Ausgänge 33 bis 35 der Schaltung nach Pig. 4 dasA clock signal is fed to an input 32 of the circuit 4, which is connected to a third input of the AND gate 26, and a third input of the AND gate 27, so that it is possible to synchronize the counter 24 with the interrogation signal for the interrogation and hold circuit 3 after Pig. 2 control. The output 2 of the counter 25 is also connected to a terminal 35 from which the Switching device 13 according to fig. 2 is controlled. The output 2 of the counter 25 is connected to a terminal 34 for controlling the Switching device 12 according to Pig. 2, and the output of the inverter 31 is connected to a terminal 33 with the switching device 11 after Pig. 2 is connected. Appears at any of the three outputs 33 to 35 of the Pig circuit. 4 that

4098-84/09904098-84 / 0990

Signal "1", werden die daran angeschlossenen Sehalteinrichtungen 11 bis 15 geschlossen. Die Schaltung arbeitet derart, daß in jedem Zeitpunkt das Signal "1" jeweils nur an einem der Ausgänge 33 bis 35 erscheinen kann, so daß in jedem Zeitpunkt nur eine der Schalteinrichtungen 11 bis 13 nach Fig. 2 geschlossen werden kann.Signal "1", the control devices connected to it become 11 to 15 closed. The circuit works in such a way that at any point in time the signal "1" is only applied to one of the outputs 33 to 35 can appear, so that at any point in time only one of the switching devices 11 to 13 according to FIG can be closed.

Die Wirkungsweise der Schaltung nach Mg. 4 wird im folgenden unter Bezugnahme auf Mg. 2 und 5 näher erläutert; Fig. 5 ist"eine graphische Darstellung eines beliebig gewählten analogen Signals Wo, das zufällig im Zeitpunkt to mit dem Wert Null beginnt, das auf einen Höchstwert ansteigt, der zufällig niedriger ist als das Vierfache der Spannung Ys, bei welch letzterer es sich um den normalen Maximalwert für das System handelt, und das dann im Zeitpunkt t7 auf Null zurückgeht. Das Signal Wo wird als eine Spannung betrachtet, die gemäß Mg. 2 an den Eingang 1 angelegt wird.The mode of operation of the circuit according to Mg. 4 is explained in more detail below with reference to Mg. 2 and 5; Fig. 5 is "a graphical representation of an arbitrarily chosen analog signal Wo, which randomly begins at time to with the value zero, which increases to a maximum value, which randomly is less than four times the voltage Ys, which latter is the normal maximum for the system acts, and then goes back to zero at time t7. The signal Wo is considered to be a voltage determined in accordance with Mg. 2 is applied to input 1.

Die Ausgangsbedingungen bestehen bei der Schaltung nach Fig. 4 darin, daß sich die beiden Klemmen 34 und 35 auf dem Pegel "0" befinden, während sich die Klemme 33 auf dem Pegel "1" befindet, so daß die Schalteinrichtungen 12 und 13 nach Fig. 2 geöffnet sind, während die Schalteinrichtung 11 geschlossen ist. Dies bedeutet, daß sich die beiden Ausgänge 2 und 2 des Zählers 25 auf dem Pegel "0" befinden, so daß am Ausgang des Oder-Gatters 29 das Signal "0" erscheint. Wird dieses Signal dem Inverter 31 zugeführt, erscheint am Ausgang dieses Inverters der Ausgangspegel "1".The starting conditions exist for the circuit after 4 in that the two terminals 34 and 35 are at the "0" level, while the terminal 33 is at the level "1" is so that the switching devices 12 and 13 after Fig. 2 are opened while the switching device 11 is closed. This means that the two outputs 2 and 2 of the counter 25 are at the level "0", so that the signal "0" appears at the output of the OR gate 29. Will this signal is fed to the inverter 31, the output level "1" appears at the output of this inverter.

Zwischen den Zeitpunkten to und ti durchläuft das Signal Wo die geschlossene Schalteinrichtung 11, um zu der Abfrage- und Halteschaltung 3 zu gelangen, und jeder Abfragewert wird in ein entsprechendes digitales Signal umgesetzt. Die während dieses Zeitintervalls auftretenden digitalen Werte werden mit OXXX bezeichnet, wobei jedes X entweder für eine "0" oder eine "1" stehen kann. Der Zeitpunkt ti ist als derjenige Zeitpunkt definiert, in dem das Signal Wo einen solchen Wert erreicht, daß es in binären Wert 1000 umgesetzt wird. Während sich die binären Zahlen entsprechend dem sich ändernden Wert des ana-The signal passes through between times to and ti Where the closed switching device 11 to get to the interrogation and hold circuit 3, and each sample is converted into a corresponding digital signal. The during This time interval occurring digital values are denoted by OXXX, where each X is either a "0" or a "1" can stand. The point in time ti is defined as the point in time at which the signal Wo reaches such a value, that it is converted into a binary value of 1000. While the binary numbers change according to the changing value of the analog

409884/0990409884/0990

logen Signals Wo ändern und der Steuerschaltung 5 gemäß Fig. ■ 4 über den Eingang 20 zugeführt werden, gehen die vier Speicherstellen 21a bis 21d des Registers 21 im Zeitpunkt ti von 0000 in 0001, 0010 usw. bis 1000 über.logen signal Wo change and the control circuit 5 according to FIG 4 are supplied via the input 20, the four storage locations 21a to 21d of the register 21 go from at time ti 0000 in 0001, 0010 etc. to 1000 over.

In jedem Augenblick e'rscheint an mindestens einem der vier Eingänge des Und-Gatters 22 eine "0", so· daß auch am Ausgang dieses Gatters eine "0" Srscheint. Am Eingang des Inverters 21 erscheint eine "0", und daher bleibt der zugehörige Ausgangswert "1" erhalten, bis der Wert 1000 erreicht ist. Sobald dies geschieht, erscheint am Eingang des Inverters 23 eine "1", so daß an seinem Ausgang eine "0" erscheint.At every moment a "0" appears at at least one of the four inputs of the AND gate 22, so that a "0" also appears at the output of this gate. A "0" appears at the input of the inverter 21, and therefore the associated output value "1" is retained until the value 1000 is reached. As soon as this happens , a "1" appears at the input of the inverter 23, so that a "0" appears at its output.

Zwischen den Zeitpunkten ti und t2 bleibt im Abschnitt 21d des Schieberegisters 21 ständig der Pegel "1" erhalten, und schließlich geht im Zeitpunkt t3 das Signal Wo in den digitalen Wert 1111 über. Sobald dies geschieht, erscheint am Ausgang des Und-Gatters 22 eine "1". Da am Ausgang 2 des Zählers 25 vorher eine "0" vorhanden war, war am Ausgang des · Inverters 30 eine "1" vorhanden. Wird das Abfrageimpulssignal, das ein 1-Signal ist, der Klemme 32 zugeführt, sind an allen drei Eingängen des Und-Gatters 26 1-Signale vorhanden, so daß ein 1-Signal der Aufwärtszählklemme U des Zählers 25 zugeführt wird. ·Between the times ti and t2 remains in the section 21d of the shift register 21 is always the level "1", and finally, at time t3, the signal Wo goes into the digital value 1111 over. As soon as this happens, appears on The output of the AND gate 22 is a "1". Since a "0" was previously present at output 2 of counter 25, the output of the Inverter 30 has a "1". If the interrogation pulse signal, which is a 1-signal, fed to the terminal 32, 1-signals are present at all three inputs of the AND gate 26, so that a 1-signal of the up-counting terminal U of the counter 25 is supplied will. ·

Das erste 1-Signal, das der Aufwärtszählklemme IT zugeführt wird, um durch den Zähler 25 gespeichert zu werden, bewirkt, daß am Ausgang 2 ein 1-Signal erscheint, doch wird das Signal am Ausgang 2 nicht verändert. Dies bewirkt, daß an dem Ausgang 34 ein 1-Signal erscheint, und daß das Ausgarigssignal des Oder-Gatters ebenfalls aus einem O-Signal in ein 1-Signal •übergeht. Infolgedessen erscheint am Ausgang des Inverters 31 ein O-Signal, so daß die Schalteinrichtung 11 geöffnet wird. Jetzt wird die Schalteinrichtung 12 leitfähig, da sich die Klemme 34 in diesem Zeitpunkt auf dem Pegel "1 ·· befindet, und das analoge Signal, das in die digitale Form umgesetzt wird, wird um 6 db, d.h. auf die Hälfte der tatsächlichen Spannung, abgeschwächt. Dieses abgeschwächte Signal W1 erscheint gemäß Fig. 5 zwischen den Zeitpunkten t2 und t3; der Zeitpunkt t3The first 1-signal which is fed to the up-counting terminal IT is, to be stored by the counter 25, causes a 1-signal to appear at the output 2, but this is Signal at output 2 not changed. This has the effect that a 1-signal appears at the output 34 and that the output signal of the OR gate also from an O signal to a 1 signal •transforms. As a result, 31 appears at the output of the inverter an 0 signal, so that the switching device 11 is opened. The switching device 12 now becomes conductive, since the terminal 34 is at the level “1 ·· at this point in time, and the analog signal that is converted into digital form is reduced by 6 db, i.e. to half of the actual voltage, weakened. According to FIG. 5, this weakened signal W1 appears between times t2 and t3; the time t3

.409884/0990.409884 / 0990

wird durch, die Zeit bestimmt, während welcher das abgeschwächte Signal W1 die Endspannung Ts erreicht und in ein digitales Signal mit dem binären Wert 1111 umgesetzt wird.is determined by, the time during which the weakened Signal W1 reaches the final voltage Ts and is converted into a digital signal with the binary value 1111.

Erreicht das der Klemme zugeführte digitale Signal den Wert 1111, läßt das Schieberegister 21 ein 1-Signal an allen vier Eingängen des TJnd-Gatters 22 erscheinen, um an dessen Ausgang ein 1-Signal erscheinen zu lassen. Am Ausgang des Inverters 30 ist immer noch ein 1-Signal vorhanden, und wenn das der Klemme 32 zugeführte Abfragesignal ebenfalls ein 1-Signal ist, läßt das Und-Gatter 26 an seinem Ausgang ein 1-Signal erscheinen, so daß der Zähler 25 um einen weiteren Schritt aufwärtszählt. Wenn dies geschieht, geht das Signal am Ausgang 2 auf ein O-Signal zurück, so daß die Schalteinrichtung 12 geöffnet wird und nicht mehr leitfähig ist, und an dem Ausgang erscheint ein 1-Signal, durch das die Schalteinrichtung 13 geschlossen bzw. leitfähig gemacht wird. Somit wird das Signal Wo nach dem Zeitpunkt t3 auf ein Viertel seines ursprünglichen Wertes, d.h. gemäß Fig. 5 auf den Wert W2 abgeschwächt.If the digital signal fed to the terminal reaches the value 1111, the shift register 21 leaves a 1 signal at all four inputs of the TJnd gate 22 appear in order to make a 1-signal appear at its output. At the output of the inverter 30 a 1-signal is still present, and if the interrogation signal fed to terminal 32 is also a 1-signal is, the AND gate 26 causes a 1 signal to appear at its output, so that the counter 25 counts up by a further step. When this happens, the signal goes on output 2 to a 0 signal back, so that the switching device 12 is opened becomes and is no longer conductive, and a 1-signal appears at the output, by which the switching device 13 is closed or is made conductive. Thus, the signal Wo becomes a quarter of its original after time t3 Value, i.e. weakened according to Fig. 5 to the value W2.

Das Signal Wo und seine abgeschwächte Fachbildung W2 erreichen ihre Spitzenwerte während des Intervalls t3-t4. Der Zeitpunkt t4 ist als der Zeitpunkt definiert, in dem das Signal W2 bis unter den Wert zurückgeht, der in das digitale Signal 1000 umgesetzt wird, d.h. die niedrigste binäre Zahl, die als höchstwertiges Bit eine 1 aufweist. Wenn dies geschieht, geht das Signal am Eingang des Inverters 23 auf "0" zurück, und an seinem Ausgang erscheint ein 1-Signal. An einem der Ausgänge, und zwar im vorliegenden Fall an dem Ausgang 2 des Zählers 25 ist ein 1-Signal vorhanden, so daß am Ausgang der Oder-Schaltung 29 das 1-Signal erhalten bleibt. Läßt das Abfragesignal ein 1-Signal erscheinen, werden allen Eingängen des TJnd-Gatters Signale so zugeführt, daß ein 1-Signal dem Abwärtszähleingang D des Zählers 25 zugeführt wird. Dies veranlaßt den Ausgang 2 , ein O-Signal der Klemme 35 zuzuführen, so daß die Schalteinrichtung 13 geöffnet wird, und außerdem wird der Ausgang 2 veranlaßt, ein 1-Signal der Klemme 34 zuzuführen, um die Schalteinrichtung 12 leitfähig zu machen.The signal Wo and its weakened shedding W2 reach their peak values during the interval t3-t4. Of the Time t4 is defined as the time at which the signal W2 falls below the value that is in the digital signal 1000 is converted, i.e. the lowest binary number that has a 1 as the most significant bit. When this happens the signal at the input of the inverter 23 goes back to "0", and a 1 signal appears at its output. At one of the Outputs, in the present case at the output 2 of the counter 25 is a 1-signal, so that at the output of the OR circuit 29, the 1 signal is retained. If the query signal shows a 1-signal, all inputs of the TJnd gate signals supplied so that a 1 signal to the Down counter input D of the counter 25 is supplied. This causes output 2 to feed an 0 signal to terminal 35, so that the switching device 13 is opened, and also the output 2 is caused to supply a 1-signal to the terminal 34, to make the switching device 12 conductive.

409884/0990409884/0990

»15-»15-

Infolgedessen nimmt'die Amplitude des analogen Signals zwischen t4 und t5 auf nahezu das Doppelte des Wertes W3 zu.As a result, the amplitude of the analog signal takes between t4 and t5 almost double the value of W3.

Der Zeitpunkt t5 ist als_oderjenige Zeitpunkt definiert, in dem das höchstwertige Bit des digitalen Äquivalents des analogen Signals W3 den Wert "0" erreicht und bewirkt, daß ein weiteres Eingangssignal dem Abwärtszähleingang D des Zählers 25 zugeführt wird. Hierdurch wird der Zähler 25 auf seinen ursprünglichen Wert zurückgeführt, so daß O-Signale an beiden Ausgängen 2 und 2 erscheinen; infolgedessen werden die'beiden Schalteinrichtungen 12 und 13 geöffnet, und da der Inverter 31 vorhanden ist, wird der Schalteinrichtung 11 ein 1-Signal zugeführt, um sie leitfähig zu machen. Hierdurch wird die Dämpfung des analogen Signals auf 0 db verringert, d.h. der volle Wert des Signals Wo wird nach dem Zeitpunkt t5 umgesetzt .The time t5 is defined as _o the point in time in which the most significant bit of the digital equivalent of the analog signal W3 reaches the value "0" and causes a further input signal is supplied to the down input D supplied to the counter 25th As a result, the counter 25 is returned to its original value, so that 0 signals appear at both outputs 2 and 2; As a result, the two switching devices 12 and 13 are opened, and since the inverter 31 is present, a 1 signal is fed to the switching device 11 in order to make it conductive. This reduces the attenuation of the analog signal to 0 db, ie the full value of the signal Wo is converted after time t5.

Im Zeitpunkt t6 geht der Wert des Signals Wo unter Vs/2 zurück, und das entsprechende digitale Signal geht unter 1000 zurück, doch da am Ausgang des Oder-Gatters 29 ein O-Signal erscheint, kann kein Signal das Und-Gatter 27 durchlaufen. Infolgedessen wird keine weitere Änderung der Dämpfung bewirkt, wenn das Signal Wo weiter abnimmt und schließlich im Zeitpunkt t7 den Wert Null erreicht.At time t6, the value of the signal Wo goes below Vs / 2 back, and the corresponding digital signal goes back below 1000, but there is an O signal at the output of the OR gate 29 appears, no signal can pass through the AND gate 27. Consequently no further change in attenuation is effected if the signal Wo continues to decrease and finally in time t7 reaches the value zero.

Natürlich braucht das Signal Wo nicht einfach auf einen hohen Spitzenwert anzusteigen, um dann wieder auf Null zurückzugehen, sondern es kann in beiden Richtungen variieren, und dies ist normalerweise auch der Fall. Bei der Quantisierung wird die größte Detaillierung dann erzielt, wenn der Absolutwert des Signals Wo unter Vs liegt, doch kann der Zähler 25 zwei Zustände speichern, die Vs und 2 Vs entsprechen, so daß das analoge Signal Wo auch bei niedrigeren Abfragegeschwindigkeiten bezüglich höherer Spitzenspannungen quantisiert werden kann.Of course, the signal Wo need not simply rise to a high peak value and then go back to zero, but can vary in both directions, and this is usually also the case. In the case of quantization, the greatest level of detail is achieved when the absolute value of the signal Where is below Vs, but the counter 25 store two states corresponding to Vs and 2 Vs so that the analog signal Wo can also be used at lower polling speeds can be quantized with respect to higher peak voltages.

- j?ig» 6 zeigt exne Schaltung, bei der es s-ich um die.Umkehrung der Schaltung nach Fig. 2 handelt; diese Schaltung kann benutzt werden, um erneut ein analoges Signal aus dem digitalen- j? ig »6 shows an exne circuit in which it s-ich about the inversion the circuit of Figure 2 is; This circuit can be used to recreate an analog signal from the digital one

409-884/0 990409-884 / 0990

Signal zu gewinnen, das am Ausgang 6 der Schaltung nach. Pig. 2 erscheint. Gemäß Fig. 6 ist eine Eingangsklemme 41 vorhanden, die durch ein Glied beliebiger Art, z.B. eine Drahtleitung, eine drahtlose Verbindung, einen R_eeimer, ein Aufzeichnungsgerät oder dergl., mit der Klemme 6 nach Fig. 2 verbunden ist. Das digitale Signal wird einem Schieberegister 42 zugeführt, das mehrstellige Ausgangssignale einem Digital-Analog-Umsetzer 43 und einer Steuerschaltung 44 zuführt. Der Digital-Analog-Umsetzer 43, der im folgenden auch abgekürzt als "D/A-Umsetzer" oder auch nur als "Umsetzer" bezeichnet wird, ist an eine Amplitudenwählschaltung 46 angeschlossen, die bei dem hier beschriebenen Ausführungsbeispiel einen Dämpfungsregler und drei Schalteinrichtungen 47, 48 und 49 aufweist, die an eine Ausgangsklemme 50 angeschlossen sind. Der Dämpfungsregler enthält drei Widerstände 51, 52 und 53, die in der gleichen Weise geschaltet sind wie die beschriebenen Widerstände 8 bis 10 der Amplitudenwählschaltung nach Fig. 2, und die dazu dienen, an drei Knotenpunkten 54, 55 und 56 des Dämpfungsreglers eine Dämpfung bzw. Abschwächung um 0 db bzw. 6 db bzw. 12 db zu bewirken.To win the signal at the output 6 of the circuit according to. Pig. 2 appears. Referring to FIG. 6, an input terminal 41 is present, any by a link type, such as a wire line, a wireless link, an R _e bucket, a recording apparatus or the like., To the terminal 6 of Fig. 2 is connected. The digital signal is fed to a shift register 42 which feeds multi-digit output signals to a digital-to-analog converter 43 and a control circuit 44. The digital-to-analog converter 43, which is also referred to in the following for short as "D / A converter" or just as "converter", is connected to an amplitude selection circuit 46 which, in the exemplary embodiment described here, has an attenuation controller and three switching devices 47 , 48 and 49 which are connected to an output terminal 50. The attenuation controller contains three resistors 51, 52 and 53, which are connected in the same way as the described resistors 8 to 10 of the amplitude selection circuit according to FIG Attenuation by 0 db or 6 db or 12 db.

Fig. 7 zeigt schematisch die Schaltung einer Ausführungsform der Steuerschaltung 44 nach Fig. 6. Diese Schaltung braucht nicht im einzelnen beschrieben zu werden, da sie der Schaltung nach Fig. 4 weitgehend ähnelt. In Fig. 7 dargestellte Schaltungselemente, die Schaltungselementen der Anordnung nach Fig. 4 entsprechen, sind jeweils mit den gleichen Bezugszahlen, jedoch unter Beifügung des Buchstabens a, bezeichnet. FIG. 7 schematically shows the circuit of an embodiment of the control circuit 44 according to FIG. 6. This circuit need not be described in detail since it is largely similar to the circuit of FIG. Shown in Fig. 7 Circuit elements which correspond to circuit elements of the arrangement according to FIG. 4 are each designated with the same reference numerals, but with the addition of the letter a.

Die Und-Schaltung 22a hat vier Eingänge 57 bis 60, die an die zugehörigen Abschnitte eines in Fig. 6 angedeuteten Schieberegisters 42 angeschlossen sind. Der Eingang 60 ist mit dem das höchstwertige Bit aufnehmenden Abschnitt des Schieberegisters 42 und einem Inverter 23a verbunden.The AND circuit 22a has four inputs 57 to 60, the are connected to the associated sections of a shift register 42 indicated in FIG. The entrance 60 is with the most significant bit receiving portion of the shift register 42 and an inverter 23a.

Die Ausgangsklemmen 62, 63 und 64 dienen zum Steuern der Schalteinrichtungen 47 bis 49 nach Fig. 6, wobei diese Steuerung jedoch im entgegengesetzten Sinne zur Steuerung der Schalteinrichtungen 11 bis 13 nach Fig. 2 über die Ausgänge 33 bisThe output terminals 62, 63 and 64 are used to control the switching devices 47 to 49 according to FIG. 6, this control but in the opposite sense to the control of the switching devices 11 to 13 according to FIG. 2 via the outputs 33 to

409884/0990409884/0990

erfolgt. Mit anderen Worten, der Ausgang 64 nach Fig. 7 steuert die Schalteinrichtung 49 nach Fig. 6 für eine Abschwächung um 12 db, der Ausgang 63 steuert die Schalteinrichtung 48 für eine Abschwäehung um 6 db, und der Ausganghe follows. In other words, the output 64 according to FIG. 7 controls the switching device 49 according to FIG. 6 for an attenuation by 12 db, output 63 controls the switching device 48 for a 6 db attenuation, and the output

62 steuert die Schalteinrichtung 47für eine Abschwächung um 0 db. .62 reverses the switching device 47 for attenuation 0 db. .

Die Wirkungsweise der Schaltungen nach Fig. 6 und 7 wird im folgenden bezüglich der Rückgewinnung des analogen Signals Wo nach Fig. 5 beschrieben. Zwischen den Zeitpunkten to und t2 vergrößern sich die digitalen Signale von .0000 auf 1111, und sie werden durch den Umsetzer 43 in das analoge Signal Wo verwandelt. Da es sich bei diesem Teil des Signals um den eine niedrige Amplitude aufweisenden Teil handelt, und da die tatsächliche Amplitude des Ausgangssignals des D/A-Umsetzers genügend groß sein muß, damit das vergrößerte analoge Signal reproduziert werden kann, wird der die niedrige Amplitude aufweisende Teil am Ausgang 50 dadurch erhalten, daß die tatsächliche Ausgangssignalspannung des Umsetzers 43 im Verhältnis 1:4 bzw. um 12 db abgeschwächt wird. Liegt das digitale Signal zwischen 0000 und 1111, wird die Schalteinrichtung 49. durch ein am Ausgang 63 erscheinendes 1-Signal geschlossen, während die beiden anderen Schalteinrichtungen 47 und 48 dadurch geöffnet gehalten werden, daß an den Ausgängen 62 undThe operation of the circuits according to FIGS. 6 and 7 is described below with regard to the recovery of the analog Signals where described after FIG. Between the times to and t2, the digital signals increase from .0000 to 1111, and they are converted into the analog signal Wo by the converter 43. Since this part of the signal is is the low amplitude portion and is the actual amplitude of the output signal of the D / A converter must be large enough so that the enlarged analog signal can be reproduced, the low amplitude becomes having part at the output 50 obtained by the fact that the actual Output signal voltage of converter 43 is attenuated in a ratio of 1: 4 or by 12 db. Is the digital Signal between 0000 and 1111, the switching device 49. is closed by a 1-signal appearing at output 63, while the other two switching devices 47 and 48 are kept open by the fact that at the outputs 62 and

63 0-rSignale erscheinen.63 0 r signals appear.

Sobald das den Eingängen 57 bis 60 zugeführte digitale Signal den Wert 1111 erreicht und an dem Eingang 32a durch den Abfrageimpuls ein 1-Signal zugeführt wird, wird der Zähler 25a auf den zweiten Pegel umgeschaltet, der dann gespeichert wird. Bei dem zweiten Pegel erscheint am Ausgang 63 ein 1-Signal, während an den Ausgängen 62 und 64 O-Signale erscheinen. Somit wird das tatsächliche Aüsgangssignal des Umsetzers 43 nur im Verhältnis von 2:1 bzw*, um 6 db abgeschwächt, solange das digitale Signal nicht unter 1000 zurückgeht und nicht bis auf 1111 ansteigt. Unter diesen Bedingungen, die gemäß Fig. 5 zwischen t.2 und t3 bestehen, wird der zweite Abschnitt des Signals Wo am Ausgang 50 reproduziert.As soon as the digital Signal reaches the value 1111 and at the input 32a by the Interrogation pulse is supplied with a 1-signal, the counter 25a switched to the second level, which is then stored. At the second level, a 1-signal appears at output 63, while 0 signals appear at outputs 62 and 64. Consequently the actual output signal of the converter 43 is only attenuated in a ratio of 2: 1 or *, by 6 db as long as the digital Signal does not go below 1000 and not down to 1111 increases. Under these conditions, which exist between t.2 and t3 according to FIG. 5, the second section of the signal Wo reproduced at output 50.

. 409884/0990. 409884/0990

Der Zähler 25a speichert diesen Zustand, bis das dein Schieberegister 42 zugeführte digitale Signal unter den Y/ert 1000 zurückgeht, so daß das dem Eingang zugeführte höchstwertige Bit von "1" auf "O" zurückgeht, oder, wie es bei der Rückgewinnung des Signals Wo tatsächlich geschieht, bis das' dem Schieberegister 42 zugeführte Signal den Wert 1111 erreicht. In diesem Fall zählt der Zähler 25a um einen Schritt in der Aufwärtsrichtung, und er läßt ein 1-Signal am Ausgang 62 und ein O-Signal am Ausgang 63 erscheinen. Am Ausgang 64 ist ebenfalls ein O-Signal vorhanden. Dieser Zustand bleibt zwischen t3 und t4 erhalten, und während dieses Intervalls läßt die Amplitudenwählschaltung 46 das analoge Signal ohne jede Abschwächung von dem Umsetzer -43 zu dem Ausgang 50 gelangen. The counter 25a stores this state until your Shift register 42 applied digital signal goes back below the Y / ert 1000, so that the most significant applied to the input Bit goes back from "1" to "O", or, as actually happens when the signal Wo is recovered, until the ' the signal fed to the shift register 42 reaches the value 1111. In this case, the counter 25a counts by one step in the upward direction and leaves a 1 signal at the output 62 and an O signal at output 63 appear. There is also an O signal at output 64. This state remains is obtained between t3 and t4, and during this interval the amplitude selection circuit 46 leaves the analog signal without any attenuation pass from the converter -43 to the output 50.

Im Zeitpunkt t4 geht das höchstwertige Bit des digitalen Signals von "1" auf "0" zurück, so daß dem Abwärtszähleingang des Zählers 25a ein 1-Signal zugeführt wird. Dies veranlaßt den Zähler 25a, bis zu dem Zustand abwärtszuzählen, bei dem am Ausgang 62 ein O-Signal und am Ausgang· 63 ein 1-Signal erscheint. At time t4, the most significant bit of the digital signal goes back from "1" to "0", so that the down-counting input of the counter 25a is supplied with a 1 signal. This causes the counter 25a to count down to the state where A 0 signal appears at output 62 and a 1 signal appears at output 63.

Im Zeitpunkt t5 geht das dem Schieberegister 42 zugeführte digitale Signal erneut bis unter die binäre Zahl 1000 zurück, so daß dem Zähler 25a ein weiteres Abwärtszählsignal zugeführt wird. Hierdurch wird bewirkt, daß am Ausgang.63 ein O-Signal erscheint, das gleich dem am Ausgang 62 erscheinenden Signal ist. Das Signal am Ausgang 64 geht in ein 1-Signal über. Somit wird zwischen t5 und t7 das Ausgangssignal des Umsetzers 43 um 12 db abgeschwächt, um den eine niedrige Amplitude aufweisenden Abschnitt des Signals Wo zurückzugewinnen.At time t5, the digital signal fed to shift register 42 again goes below the binary number 1000 back so that the counter 25a is supplied with a further countdown signal. This has the effect that a A 0 signal appears, which is the same as that appearing at output 62 Signal is. The signal at output 64 changes to a 1 signal. The output signal of the converter is thus between t5 and t7 43 attenuated by 12 db to recover the low amplitude portion of the signal Wo.

Mg. 8 zeigt schematisch Einzelheiten einer anderen Ausführungsform der Steuerschaltung 5 nach Fig. 2. Die Schaltungselemente der Schaltung nach Fig. 8, die Schaltungselementen nach Fig. 4 entsprechen, sind jeweils mit den gleichen Bezugszahlen bezeichnet. Die Eingangsklemme 20 ist mit dem Eingang eines 4-Bit-Schieberegisters 21 verbunden, das je einen Abschnitt bzw. eine Speicherstelle für jedes der Bits des durchFig. 8 schematically shows details of another embodiment of the control circuit 5 according to FIG. 2. The circuit elements of the circuit according to FIG. 8, the circuit elements according to Fig. 4 are designated by the same reference numerals. The input terminal 20 is with the input a 4-bit shift register 21 connected, each having a section or a memory location for each of the bits of the through

409884/0990409884/0990

den A/D-Umsetzer 4 erzeugten Signals aufweist. Jeder der Abschnitte 21a "bis 21 d ist an einen gesonderten Eingang eines Und-Gatters 22 angeschlossen. Ein Abfrageimpulssignal, "bei dem es sich um das gleiche Signal handeln kann wie das Abfragesignal für die Abfrage- und Halteschaltung 3 nach Pig. 2, wird ebenfalls einem Eingang 32 des Und-G-atters 22 zugeführt. Der Ausgang des Und-G-atters 22 ist mit einem Triggereingang eines ersten monostabilen Multivibrators 74 und einem Eingang eines zweiten Und-G-atters 76 verbunden. Der Ausgang des monostabilen Multivibrators 74 ist an einen zweiten Eingang des TJnd-G-atters 76, einen der Eingänge eines dritten Und-Gatters 77 und einen der Eingänge eines NOR-G-atters 78 angeschlossen. Das NOR-G-atter hat einen Ausgang 79, der einen der drei Ausgänge 79 bis 81 der Steuerschaltung nach Mg. 8 bildet, welche an die zugehörigen Schalteinrichtungen 11 bis 13 nach Fig. 2 angeschlossen sind. Der Ausgang des Und-Gatters 76 ist mit einem der Eingänge eines zweiten monostabilen Multivibrators 83 verbunden, und der Ausgang des Multivibrators, der gleichzeitig den Ausgang 81 der Steuerschaltung bildet, ist an den Eingang eines Inverters 82 und den zweiten Eingang des NOR-Gatters 78 angeschlossen. Der Ausgang des Inverters 82 liegt am zweiten Eingang des Und-Gatters 77, dessen Ausgang gleichzeitig den Ausgang 80 der Steuerschaltung bildet;the A / D converter 4 has generated signal. Each of the sections 21a "to 21d is to a separate entrance of one AND gate 22 connected. An interrogation pulse signal, "in which it can be the same signal as the interrogation signal for the interrogation and hold circuit 3 according to Pig. 2, will likewise fed to an input 32 of the AND-G gate 22. The output of the AND-G gate 22 is one with a trigger input first monostable multivibrator 74 and an input of a second AND-G-atters 76 connected. The output of the monostable Multivibrator 74 is connected to a second input of the TJnd-G-atters 76, one of the inputs of a third AND gate 77 and one of the inputs of a NOR-G gate 78 are connected. The NOR gate has an output 79 which forms one of the three outputs 79 to 81 of the control circuit according to Mg. 8, which are connected to the associated Switching devices 11 to 13 according to FIG. 2 are connected. The output of AND gate 76 is with one of the inputs of a second monostable multivibrator 83 connected, and the output of the multivibrator, which is also the output 81 of the control circuit is connected to the input of an inverter 82 and the second input of the NOR gate 78. The output of the inverter 82 is at the second input of the AND gate 77, the output of which is also the output 80 of the control circuit forms;

Die Wirkungsweise der Schaltung nach Fig. 8 wird im folgenden in Verbindung mit der Schaltung nach Fig. 2 beschrieben. Die Ausgangswerte der Ausgangsspannungspegel an den Ausgängen 79 bis 81 nach Fig. 8 sind därart, daß jeweils nur eine der Schalteinrichtungen 11 bis 13 nach Fig. 2 geschlossen bzw. in den leitfähigen Zustand gebracht werden kann. Ist der Wert des dem Eingang 1 zugeführten analogen Signals niedrig, muß die Schalteinrichtung 11 geschlossen werden, um dieses analoge Signal der Abfrage- und Halteschaltung 3 und dem A/D-Umsetzer 4 zuzuführen. Hierzu ist es erforderlich, daß am Ausgang 79 nach Flg. 8 als Anfangswert ein 1-Signal erscheint, und daß an den Ausgängen 80 und 81 als Anfangswert ein O-Signal erscheint. Diese Kombination von Signalen entspricht der Tatsache, daß sich jeder der monostabilen Multi-The mode of operation of the circuit according to FIG. 8 is described below in connection with the circuit according to FIG. The output values of the output voltage levels at the outputs 79 to 81 according to FIG. 8 are shown that in each case only one of the switching devices 11 to 13 according to FIG. 2 is closed or can be brought into the conductive state. If the value of the analog signal fed to input 1 is low, the switching device 11 must be closed to this analog signal of the query and hold circuit 3 and the A / D converter 4 to be supplied. For this it is necessary that at the output 79 according to Flg. 8 a 1-signal appears as the initial value, and that an 0-signal appears at the outputs 80 and 81 as an initial value. This combination of signals corresponds to the fact that each of the monostable multi-

4.0 9884/09904.0 9884/0990

vibratoren 74 und 83 anfänglich in seinem stabilen Zustand bzw. dem Ruhezustand befindet, was bedeutet, daß an den zugehörigen Ausgängen O-Signale erscheinen. Da diese O-Signale den beiden Eingängen des HOR-Gatters 78 zugeführt werden, erscheint am Ausgang dieses Gatters, der an die Ausgangsklemme 79 angeschlossen ist, in der erforderlichen Weise ein 1-Signal. Hat dagegen das Ausgangssignal des monostabilen Multivibrators 83 den Wert UuIl, erscheint am Ausgang 81 als Ausgangswert in der erforderlichen Weise ein O-Signal. Das am Ausgang 80 erscheinende Spannungspegelsignal, das die Schalteinrichtung 12 nach Fig. 2 steuert, wird durch den Ausgangswert der "Signalspannung an dem Und-Gatter 77 bestimmt. Da eine der dem Und-Gatter 77 zugeführten Eingangssignale, d.h. das Ausgangssignal des monostabilen Multivibrators 74, den Wert "0" hat, erscheint am Ausgang des Und-Gatters 77 das benötigte O-Signal, das an dem damit direkt verbundenen Ausgang 80 verfügbar ist. Somit sind alle drei Ausgangsbedingungen dafür erfüllt, daß nur die Schalteinrichtung 11 nach Fig. 2 leitfähig gemacht wird, während die beiden übrigen Schalteinrichtungen 12 und anfänglich geöffnet sind, so daß das analoge Signal vom Eingang 1 aus zu der Abfrage- und Halteschaltung 3 gelangen kann, um durch den A/D-Umsetzer 4 in ein digitales Signal verwandelt zu werden.vibrators 74 and 83 initially in its steady state or the idle state, which means that O-signals appear at the associated outputs. Because these O signals are fed to the two inputs of the HOR gate 78 appears at the output of this gate, which is connected to the output terminal 79, a 1-signal in the required manner. On the other hand, it has the output signal of the monostable multivibrator 83 has the value UuIl, an 0 signal appears at output 81 as the output value in the required manner. The one appearing at exit 80 The voltage level signal which controls the switching device 12 of FIG. 2 is represented by the output value of the "signal voltage determined at the AND gate 77. As one of the input signals applied to the AND gate 77, i.e. the output signal of the monostable multivibrator 74, which has the value "0", the required O signal appears at the output of the AND gate 77, which is available at the output 80 directly connected to it. Thus, all three initial conditions are met for only the switching device 11 according to FIG. 2 is made conductive, while the other two switching devices 12 and are initially open so that the analog signal from input 1 can reach the interrogation and hold circuit 3, to be converted into a digital signal by the A / D converter 4.

Wenn eine dem Eingang 1 nach Fig. 2 zugeführte analoge Signalspannung den Wert Null hat, wird dieses Signal durch den Umsetzer 4 in das digitale Signal 0000 verwandelt. Wenn die Größe des analogen Signals zunimmt, nehmen auch die binären Werte des digitalen Signals, das durch den Umsetzer 4 in die binäre Form gebracht wird, zu, bis das analoge Signal die Endspannung erreicht, woraufhin der digitale Wert 1111 erscheint. Wird das digitale Signal vom Ausgang 6 nach Fig. aus dem Eingang 20 des Schieberegisters 21 nach Fig. 8 zugefünrt, und hat dieses Signal den Wert 1111, erscheinen an den Ausgängen sämtlicher Abschnitte 21a bis 21d des Schieberegisters 1-Signale, so daß das Und-Gatter 22 geöffnet wird. Wird I dem Eingang 32 das nächste Abfrageimpulssignal zugeführt, läßt das Und-Gatter 22 dieses Signal zum Eingang des monostabilenIf an analog signal voltage applied to input 1 according to FIG. 2 has the value zero, this signal is through the converter 4 is converted into the digital signal 0000. As the size of the analog signal increases, so do the binary ones Values of the digital signal, which is converted into binary form by the converter 4, to until the analog signal the final voltage is reached, whereupon the digital value 1111 appears. If the digital signal from output 6 according to Fig. from the input 20 of the shift register 21 according to FIG. 8, and this signal has the value 1111, appear at the Outputs of all sections 21a to 21d of the shift register 1 signals, so that the AND gate 22 is opened. Will I the input 32 supplied the next interrogation pulse signal, the AND gate 22 allows this signal to the input of the monostable

409884/0990409884/0990

Multivibrators"74 gelangen, um diesen Multivibrator zu betätigen. Das 1-Signal aus dem Und-Gatter 22 wird außerdem einem der Eingänge des Und-Gatters 76 zugeführt, doch da am anderen Eingang des Und-G-atters ein O-Signal vorhanden ist, erscheint am Ausgang dieses Gatters wiederum unverändert ein O-Signal, .Multivibrators "74 reach to operate this multivibrator. The 1 signal from the AND gate 22 is also fed to one of the inputs of the AND gate 76, but there on the other input of the AND-G-gate has an O-signal, an 0 signal appears again unchanged at the output of this gate,.

....Wird der monostabile Multivibrator 74 durch das Signal des Und—Gatters 22 betätigt, erzeugt er als Ausgangssignal ein 1—Signal,, und dieses Signal wird einem der Eingänge des HOR-Gatters 78, dem anderen Eingang des Und-Gatters 77 und dem zweiten Eingang des Und-Gatters 76 zugeführt. Der vorher dem Und-Gatter 76 zugeführte Abfrageimpuls ist bereits verschwunden, und daher führt das anfängliche Zuführen des 1-Signals von dem monostabilen Multivibrator 74 aus nicht zu einer Betätigung des Und-Gatters 76. Jedoch geht das Ausgangssignal des NOR-Gatters 78 automatisch auf "0" zurück, und dieses Signal wird über den Ausgang 79 der Schalteinrichtung 11 nach Jig. 2 zugeführt,· um sie zu öffnen. Am Ausgang des monostabilen Multivibrators 83 ist noch das O-Signal vorhanden, und daher läßt das Signal das über das Und-Gatter 77 und die Klemme 80 zugeführt wird, die Schalteinrichtung 12 leitfähig ,werden. Nimmt das analoge Signal weiter zu, so daß das digitale Signal an der Klemme 20 ein zweites Mal den Wert 1111 erreicht, wird das Und-Gatter 22 wiederum durchlässig gemacht. Der nächste Impuls, der dem Eingang 32 des Und-Gatters 22 zugeführt wird, läßt ein weiteres 1-Ausgangssignal erscheinen,.... If the monostable multivibrator 74 by the signal of the AND gate 22 is actuated, it generates as an output signal a 1 signal, and this signal becomes one of the inputs of the HOR gate 78, the other input of the AND gate 77 and fed to the second input of the AND gate 76. The query pulse previously fed to AND gate 76 has already disappeared, and therefore the initial supply of the 1-signal leads from the monostable multivibrator 74 not to one Actuation of AND gate 76. However, the output goes of NOR gate 78 automatically returns to "0", and this signal is via the output 79 of the switching device 11 according to Jig. 2 to open it. The 0 signal is still present at the output of the monostable multivibrator 83, and therefore, the signal which is supplied via the AND gate 77 and the terminal 80, the switching device 12 is conductive ,will. If the analog signal continues to increase, so that the digital Signal at the terminal 20 reaches the value 1111 a second time, the AND gate 22 is made transparent again. The next pulse which is fed to the input 32 of the AND gate 22 causes another 1-output signal to appear,

das dem monostabilen Multivibrator 74 und dem Und-Gatter 76 zugeführt wird. Das dem Und-Gatter 76 von dem Und-Gatter 22 aus zugeführte 1-Signal trifft jetzt auf das Und-Gatter 76, das durch das 1-Ausgangssignal des vorher betätigten Multivibrators 74' geöffnet worden ist. Infolgedessen läßt das Und-Gatter -76 das 1-Signal durch, so daß der zweite monostabile Multivibrator 83 betätigt wird, damit sein Ausgangssignal aus einem O-Signal in ein 1-Signal übergeht.which is fed to the monostable multivibrator 74 and the AND gate 76. That to AND gate 76 from AND gate 22 The 1 signal supplied from now meets the AND gate 76, which is triggered by the 1 output signal of the previously operated multivibrator 74 'has been opened. As a result, the AND gate -76 lets the 1 signal through, so that the second one-shot Multivibrator 83 is actuated so that its output signal is off an 0-signal changes into a 1-signal.

Die Betätigung des monostabilen Multivibrators 83 hat keine Wirkung auf das FOR-Gatter 78, das bereits dadurch gesperrt wurde, daß am Ausgang des Multivibrators 74 ein 1-Signal erschienen ist. Die Betätigung des monostabilen Multivibrators 83, die dazu führt, daß am Ausgang· dieses Multivibrators ein 1-Signal erscheint, bewirkt, daß am Ausgang anstelle eines 0-Signals ein 1-Signal erscheint, so daß dieThe actuation of the monostable multivibrator 83 has no effect on the FOR gate 78, which is already blocked thereby became that at the output of the multivibrator 74 a 1-signal has appeared. The actuation of the monostable multivibrator 83, which results in that at the output · this multivibrator a 1-signal appears causes a 1-signal to appear at the output instead of a 0-signal, so that the

409884/0990409884/0990

Schalteinrichtung 13 nach Fig. 2 leitfähig gemacht wird. Im gleichen Zeitpunkt wird das 1-Signal des monostabilen Multivibrators 83 durch den Inverter 82 umgekehrt, der somit ein O-Signal einem der Eingänge des Und-Gatters 77 zuführt, um dieses G-atter zu sperren und zu bewirken, daß am Ausgang 80 ein O-Signal erscheint. Infolgedessen wird die Schalteinrichtung 12 nach Fig. 2 in ihren nicht leitfähigen Zustand gebracht.Switching device 13 according to FIG. 2 is made conductive. At the same time, the 1-signal of the monostable Multivibrator 83 reversed by inverter 82, which thus supplies an O signal to one of the inputs of AND gate 77, in order to block this gate and to cause an 0 signal to appear at output 80. As a result, the switching device 12 brought into its non-conductive state according to FIG. 2.

Bei der vorstehenden Beschreibung anhand von Fig. 8 war angenommen worden, daß- sich der monostabile Multivibrator 74 noch in seinem betätigten Zustand befindet, wenn das Und-Gatter 22 einen zweiten Impuls zuführt, um den monostabilen Multivibrator 83 zu betätigen. Jedoch ist die Zeitkonstante des monostabilen Multivibrators 74 so gewählt, daß dieser Multivibrator nach dem Ablauf eines vorbestimmten Intervalls, das in einer statistischen Beziehung zu dem analogen Signal steht, welches dem Eingang 1 nach Fig. 2 zugeführt wird, wieder in seinen stabilen Zustand zurückkehrt, so daß an seinem Ausgang anstelle eines 1-Signals ein O-Signal erscheint. Dieses 0-Signal wird dem Und-Gatter 77 zugeführt, so daß das Ausgangssignal dieses Gatters auf "0" zurückgeht und daher am Ausgang 80 ein O-Signal zum Zuführen zu der Schalteinrichtung 12 nach Fig. 2 erscheint. Infolgedessen wird die Schalteinrichtung 12 in ihren nicht leitfähigen Zustand gebracht. Kehrt der monostabile Multivibrator 74 in seinen stabilen Zustand zurück, "bei dem an seinem Ausgang ein O-Signal erscheint, werden beiden Eingängen des FOR-Gatters 78 O-Signale zugeführt, so daß am Ausgang dieses Gatters ein 1-Signal erscheint, das über den Ausgang 79 der Schalteinrichtung 11 nach Fig. 2 zugeführt wird, um sie leitfähig zu machen, damit das analoge Signal den keinerlei Abschwächung bewirkenden Teil der Amplitudeneinstelleinrichtung 2 nach Fig. 2 durchläuft.In the above description with reference to FIG. 8, it was assumed that the monostable multivibrator 74 is still in its actuated state when AND gate 22 supplies a second pulse to the monostable multivibrator 83 to be actuated. However, the time constant of the monostable multivibrator 74 is chosen so that this multivibrator after the expiry of a predetermined interval which is statistically related to the analog signal, which is fed to the input 1 of FIG. 2, returns to its stable state, so that at its output instead of a 1-signal an 0-signal appears. This 0 signal is fed to the AND gate 77, so that the output signal of this gate goes back to "0" and therefore at the output 80 an 0 signal for supply to the switching device 12 after Fig. 2 appears. As a result, the switching device 12 is brought into its non-conductive state. Returns the monostable Multivibrator 74 returns to its stable state, "at which an 0-signal appears at its output, both Inputs of the FOR gate 78 0 signals supplied so that a 1-signal appears at the output of this gate, which is fed to the switching device 11 according to FIG. 2 via the output 79, to make them conductive so that the analog signal does not cause any attenuation of the amplitude adjustment device 2 of FIG. 2 runs through.

Wenn das zweite Ausgangssignal des ITnd-Gatters 22 au dem Und-Gatter 76 rechtzeitig eintrifft, um den zweiten monostabilen Multivibrator 83 zu betätigen, bevor.sich der erste monostabile Multivibrator 74 selbsttätig zurückgestellt hat, istIf the second output signal of the ITnd gate 22 arrives at the AND gate 76 in time to activate the second monostable multivibrator 83 before the first monostable multivibrator 74 has automatically reset

409884/0900409884/0900

der Ausgang 80 der einzige der drei Ausgänge 79 Ms 81, an dem ein 1-Signal erscheint. Die Zeitkonstante des monostabilen Multivibrators 83 ist kurzer als diejenige des monostabile.n Multivibrators 74, so daß der monostabile Multivibrator 83 als erster in den Ruhezustand zurückkehrt. Außerdem ist der Multivibrator 74 auf bekannte Weise als wiederholt triggerbarer Multivibrator ausgebildet, d.h. er verbleibt nach dem Triggern während eines bestimmten Intervalls in seinem unstabilen Zustand, und wenn er erneut getriggert wird, während er sich im unstabilen Zustand befindet, verbleibt er während einer weiteren Zeitspanne so in diesem Zustand, als wenn er zum ersten Mal getriggert worden ware. Wenn der wiederholt triggerbare monostabile Multivibrator 74 z.B. eine solche Zeitkonstante hat, daß er nach dem Triggern 0,001 see in seinem unstabilen Zustand verbleibt, und wenn er innerhalb dieses Intervalls selbst nahe dem Ende dieses Intervalls erneut getriggert wird, verbleibt er wiederum 0,001 see im unstabilen Zustand. Somit könnte der wiederholt triggerbare monostabile Multivibrator 74 nahezu doppelt so lange in seinem unstabilen Zustand verbleiben, als es zu erwarten sein würde. Der Zweck dieser Maßnahme besteht darin, den Multivibrator 74 daran zu hindern, in seinen stabilen Zustand zurückzukehren, während sich der monostabile Multivibrator 83 in seinem unstabilen Zustand befindet. Dies entspricht der Tatsache, daß ein analoges Signal seinen Spitzenwert notwendigerweise während einer kürzeren Zeit beibehält als einen Zwischenwert. Im Falle eines durch die .Schaltungen nach" Mg. 2 und 8 zu verarbeitenden Signals bedeutet dies, daß ein analoges Signal, dessen Wert über 2 Vs liegt, notwendigerweise einen Wert haben würde, der über Vs liegt, und daß dieses Signal während einer kürzeren Zeit im Bereich zwischen 2Vs und 4Vs verbleibt als in dem Vs überschreitenden Bereich.output 80 is the only one of the three outputs 79 Ms 81 which a 1-signal appears. The time constant of the monostable Multivibrator 83 is shorter than that of the monostabile.n multivibrator 74, so that the monostable multivibrator 83 is the first to return to sleep. In addition, the multivibrator 74 is designed in a known manner as a repeatedly triggerable multivibrator, i.e. it remains after the Trigger during a certain interval in its unstable state, and if it is retriggered while it is is in the unstable state, it remains in this state for a further period of time than when it was the first Times would have been triggered. For example, if the retriggerable monostable multivibrator 74 has such a time constant has that after triggering it is 0.001 see in its unstable State remains and if it is retriggered within this interval even near the end of this interval becomes, it remains 0.001 seconds in the unstable state. Thus, the repeatedly triggerable monostable multivibrator 74 remain in its unstable state for almost twice as long as would be expected. The purpose of this Measure is to prevent the multivibrator 74 from returning to its stable state while the monostable multivibrator 83 is in its unstable state. This corresponds to the fact that an analog signal necessarily peaks during a shorter one Maintains time as an intermediate value. In the case of a signal to be processed by the circuits according to "Mg. 2 and 8" this means that an analog signal whose value is above 2 Vs would necessarily have a value which is above Vs and that this signal is im Range between 2Vs and 4Vs remains in the range exceeding Vs.

Eine weitere Ausführungsform einer Steuerschaltung ähnlich der jenigen nach Fig. 6 zum Zurückgewinnen eines analogen Signals ist mit weiteren Einzelheiten in Fig. 9 dargestellt. Es ist ersichtlich, daß die Schaltung nach Fig. 9 weitgehend derjenigen nach Fig. 8 ähnelt; im Hinblick hierauf Bind die-Another embodiment of a control circuit similar to that of Fig. 6 for recovering an analog Signal is shown in more detail in FIG. It can be seen that the circuit of FIG. 9 largely that of Figure 8 is similar; in view of this, bind the

409884/0990409884/0990

jenigen Schaltungselemente nach Fig. 9, die ähnlichen Schaltungselementen in Mg. 8 entsprechen, jeweils mit den gleichen Bezugszahlen, jedoch unter Beifügung des Buchstabens a, bezeichnet.those circuit elements according to FIG. 9, the similar circuit elements in Mg. 8, each with the same reference numbers, but with the addition of the letter a, designated.

Zur Erläuterung der Wirkungsweise der miteinander kombinierten Schaltungen nach Fig. 6 und 9 sei angenommen, daß ein am Ausgang 6 der Schaltung nach Fig. 2 erscheinendes digitales Signal dem Eingang 41 nach Fig. 6 und ein Abfrageimpulssignal, das dem dem Eingang 32 nach Fig. 8 zugeführten Signal entspricht, dem Eingang 32a nach Fig. 9 zugeführt wird. Das an dem Eingang 41 erscheinende digitale Signal erzeugt vier getrennte Ausgangssignale für das Schieberegister 42, und diese Impulssignale werden durch den D/A-Umsetzer 43 in ein analoges Signal verwandelt. Die dem Schieberegister 42 entnommenen digitalen Signale werden ebenfalls den Eingängen 57 bis 60 des TJnd-Gatters 22a nach Fig. 9 zugeführt.To explain the operation of the combined circuits according to FIGS. 6 and 9, it is assumed that a digital signal appearing at the output 6 of the circuit according to FIG. 2 at the input 41 according to FIG. 6 and an interrogation pulse signal, the signal applied to input 32 of FIG corresponds to the input 32a of FIG. The digital signal appearing at input 41 generates four separate output signals for the shift register 42, and these pulse signals are turned into one by the D / A converter 43 transformed into an analog signal. The digital signals taken from the shift register 42 are also sent to the inputs 57 to 60 of the TJnd gate 22a of FIG.

Somit werden die Schalteinrichtungen 47 bis 49 nach Fig. 6 jetzt jeweils durch Ausgangssignalspannungen gesteuert, die an den Ausgängen 88, 89 und 90 der Steuerschaltung nach Fig. 9 erscheinen. Wie zuvor dient das 1-Signal dazu, die betreffenden Schaltungseinrichtungen zu schließen, während das O-Signal dazu dient, die betreffenden Schalteinrichtungen zu öffnen. Bei analogen Signalen mit niedriger Amplitude befinden sich die beiden monostabilen Multivibratoren 74a und 83a in ihrem stabilen Zustand, so daß an ihren Ausgängen O-Signale erscheinen. Daher erscheint an dem Ausgang 88, der mit dem Ausgang des NOR-Gatters 78a verbunden ist, ein 1-Signal, damit die Schalteinrichtung 49 geschlossen wird, um die abgeschwächte analoge Spannung am Ausgang 50 erscheinen zu lassen.Thus, the switching devices 47 to 49 according to FIG. 6 are now each controlled by output signal voltages, which appear at the outputs 88, 89 and 90 of the control circuit according to FIG. As before, the 1 signal is used to set the relevant To close circuit devices, while the 0 signal is used to close the relevant switching devices to open. The two monostable multivibrators 74a and 83a are located in the case of analog signals with a low amplitude in their stable state, so that 0 signals at their outputs appear. Therefore, a 1 signal appears at the output 88, which is connected to the output of the NOR gate 78a, with it the switching device 49 is closed in order to make the attenuated analog voltage appear at the output 50.

Erreicht das dem Eingang 32a zugeführte digitale Signal den Wert 1111, wird das Und-Gatter 22a geöffnet, so daß der nächste dem Eingang 32a zugeführte Abfrageimpuls von diesem Gatter durchgelassen wird, um den monostabilen Multivibrator 74a zu betätigen bzw. zu triggern. Sobald dies geschieht, erscheint am Ausgang des monostabilen Multivibrators 74a anstelleIf the digital signal fed to the input 32a reaches the value 1111, the AND gate 22a is opened so that the The next interrogation pulse fed to the input 32a is passed by this gate to the monostable multivibrator To actuate or trigger 74a. As soon as this happens, appears at the output of the monostable multivibrator 74a instead

409884/0990409884/0990

eines O-Signals ein 1-Signal, um das NOR-Gatter 78a zu sperren und so die Spannung am Ausgang 88 auf Full herabzusetzen. Hierdurch wird, die Schalteinrichtung 49 nach Pig. 6 geöffnet. Das am Ausgang 'des monostabilen Multivibrators 74a erscheinende 1 -Signal durchläuft das vorher geöffnete Und-Gatter 77a, um am Ausgang 89 ein 1-Signal erscheinen zu lassen und so die Schalteinrichtung 48 leitfähig zu machen. Bis zur Beendigung des unstabilen Zustandes des monostabilen Multivibrators 74a oder bis zur Betätigung des monostabilen Multivibrators 83a wird somit das am Ausgang des D/A-Umsetzers 43 erscheinende analoge Signal nur im Verhältnis 2:1 bzw. um 6 db durch die Amplitudeneinstellschaltung 46 abgeschwächt, bevor es zu dem Ausgang 50 gelangt.of a 0 signal becomes a 1 signal to disable the NOR gate 78a and so reduce the voltage at output 88 to full. As a result, the switching device 49 according to Pig. 6 open. The one appearing at the output 'of the monostable multivibrator 74a 1 signal passes through the previously opened AND gate 77a in order to make a 1 signal appear at output 89 and so the To make switching device 48 conductive. Until the end of the unstable state of the monostable multivibrator 74a or until the monostable multivibrator 83a is actuated, that which appears at the output of the D / A converter 43 will be analog signal only attenuated in the ratio 2: 1 or by 6 db by the amplitude setting circuit 46 before it becomes the Exit 50 arrives.

Nimmt der Wert des dem Eingang 41 zugeführten digitalen Signals weiter zu, und erreicht er erneut den Wert 1111, bevor der wiederholt triggerbare monostabile Multivibrator 74a in seinen stabilen Zustand zurückkehrt, wird das TJnd-Gatter 22a erneut geöffnet. Der nächste dem Eingang 32a zugeführte Abfrageimpuls durchläuft das jetzt geöffnete Und-G-atter 76a, um den monostabilen Multivibrator 83a zu triggern. Dies bewirkt, daß am Ausgang 90 des monostabilen Multivibrators 83a als Ausgangsspannungspegel anstelle eines O-Signals ein 1-Signal erscheint, und daß die Schalteinrichtung 47 leitfähig gemacht wird-, damit der volle, nicht abgeschwächte Wert der analogen Spannung von dem Umsetzer 43 zum Ausgang 50 gelangt.Takes the value of the digital fed to input 41 Signal continues to, and it again reaches the value 1111 before the repeatedly triggerable monostable multivibrator 74a returns to its steady state, the TJnd gate becomes 22a reopened. The next interrogation pulse fed to input 32a passes through the now open AND-gate 76a, to trigger the monostable multivibrator 83a. This has the effect that at the output 90 of the monostable multivibrator 83a a 1 signal instead of a 0 signal as the output voltage level appears, and that the switching device 47 is made conductive - so that the full, not weakened value of the analog voltage from converter 43 to output 50.

Am Ende des Intervalls, während dessen der monostabile Multivibrator 83a unstabil ist, kehrt dieser Multivibrator wieder in seinen stabilen Zustand zurück, so daß am Ausgang 90 ein O-Signal und am Ausgang 89 ein 1-Signal erscheint. Hierdurch wird die Schalteinrichtung 47 geöffnet, während die ■ Schalteinrichtung 48 leitfähig gemacht wird. Wenn danach der monostabile Multivibrator -74a das Ende seines unstabilen Zustandes erreicht, d.h. nach einer Zeitspanne, die länger ist als bei dem Multivibrator"83a, läßt der Multivibrator 74a am Ausgang 89 wieder das O-Signal und am Ausgang 88 das 1-Signal erscheinen,- so daß die"Schalteinrichtung 48 geöffnet und die Schalteinrichtung 49 leitfähig gemacht wird.At the end of the interval during which the monostable Multivibrator 83a is unstable, this multivibrator returns to its stable state, so that at the output 90 a 0-signal and at output 89 a 1-signal appears. Through this the switching device 47 is opened while the ■ Switching device 48 is made conductive. If after that the monostable multivibrator -74a the end of its unstable state reached, i.e. after a period of time which is longer than that of the multivibrator "83a, the multivibrator 74a leaves the Output 89 again the 0 signal and at output 88 the 1 signal appear - so that the "switching device 48 is open and the Switching device 49 is made conductive.

409884/09*0409884/09 * 0

Zwar wurde die Erfindung vorstehend bezüglich mit zwei Pegeln arbeitender Zählschaltungen, Umsetzern für Tier Bits sowie dreistufiger Dämpfungsregler zum Wählen bzw. Einstellen der Amplitude beschrieben, doch ist zu bemerken, daß man die Zähler und Dämpfungsregler auch auf kompliziertere Weise so ausbilden könnte,, daß sie es ermöglichen, das analoge Signal in einer größeren Anzahl von Schritten zu komprimieren und das zugehörige zurückgewonnene Signal entsprechend zu vergrößern. Alternativ könnte man die Zähler auf einfacherer Weise so ausbilden, daß nur eine zweistufige Kompression bewirkt wird. Weiterhin könnte man die Amplitudenwählschaltungen nicht als Dämpfungsregler, sondern als Verstärker ausbilden. In jedem fall darf der relative Kompressionspegel zum Codieren den binären Wert des umgesetzten Signals nicht auf einen solchen Pegel herabdrücken, daß die Abwärtszählschaltung betätigt wird, was bei dem beschriebenen Ausführungsbeispiel durch die einfache Erkennung einer "0" als höchstwertiges Bit geschieht. Somit erweist sich eine Spannungsänderung im Verhältnis 2:1 bzw. eine Abschwächung um 6 db als optimal.Although the invention has been described above in relation to counting circuits operating with two levels, converters for tier bits and a three-stage attenuator for selecting or setting the amplitude are described, but it should be noted that the Counters and attenuators could also be designed in a more complicated way so that they enable the analog signal to compress in a larger number of steps and to enlarge the associated recovered signal accordingly. Alternatively, one could design the counters in a simpler way so that that only a two-stage compression is effected. Furthermore, the amplitude selection circuits could not be called Train the attenuator, rather than an amplifier. In any case, the relative compression level for coding may be binary Do not reduce the value of the converted signal to such a level that the downcounting circuit is actuated, what happens in the described embodiment by the simple recognition of a "0" as the most significant bit. A voltage change in the ratio of 2: 1 or a weakening of 6 db thus proves to be optimal.

Ansprüche; Claims ;

409884/0990409884/0990

Claims

EXPECTATIONS

\ J apparatus for converting a signal of a first type into a signal of a second type with a corresponding value, the signals being a kind of analog signals and the signals of the other type in question are digital signals, characterized in that an amplitude adjustment means (2; 46) for the analog signal is that this device can be brought into at least a first and a second position (11, 12; 48, 47) that the amplitude of the analog signal is controlled so that it is in the first position by a predetermined amount is greater than in the second position, and that a control device (5; 44) is present which can be brought into a first or a second operating state, - which is connected to the amplitude adjustment device, and which responds when the digital signal exceeds a predetermined Assumes value when the control device is in its first operating state, to the control device in the second operating state to bring, and to the amplitude adjustment device in the second position (12; 47) to bring.

2, device according to claim 1, characterized in that the control device (5; 44) switching devices (23; 23a) which respond to a second value of the digital signal when the control device is in its second operating state in order to return the control device to its first operating state and to bring the amplitude adjustment device to either the first position (11; 48).

3. Apparatus according to claim 1, characterized in that the control device is a multi-digit Digit register (21; 42) for receiving the digital signals has that a first circuit is present, which is an AND-gate (22), which is connected to the digit register and to the 1 state of each of the sections (21a to 21d)

409884/0990409884/0990

of the register responds, and that a counter (25; 25a) is present, which serves to the first and the second To control the operating state as a meter, and the is connected to the AND gate in such a way that it responds to 1 signals output by this gate, in order to control the amplitude setting device in their second position.

4. Apparatus according to claim 3 »characterized in that the counting device has an upward counting input (TJ) has that the AND gate is connected to this input, that the counter also has a Has down-counting input that the control circuit has a second circuit (23; 23a) which is the most significant Bit receiving section (21d) of the register with the down-counting input (D) connects the amplitude setting device to its first to cause the counter Reset position in response to the fact that in the section for taking up the most significant bit an 0 signal appears.

5. Apparatus according to claim 4, characterized in that the amplitude adjustment device a first switching device (11; 48) which is connected to the control device and is only closed, when the counting device is in its first counting state, to bring the amplitude adjustment device into its first position, and that a second switching device (12; 47) is connected to the control device, which is only closed when the counter is in its second Counting state is in order to bring the amplitude adjustment device into its second position.

6. Apparatus according to claim 4, characterized in that the amplitude adjustment device one Attenuator (8, 9, 10; 51, 52, 53) with a main output terminal (-; 50) and a first level adjustment terminal (15; 55) and a second level setting terminal (16; 54), and that switching devices (11, 12; 48, 47) are present which are connected to

4 09 884/09904 09 884/0990

the control device are connected in such a way that they can be "actuated by the control device" to either connect the first or the second level adjustment terminal to the output terminal.

7. Apparatus according to claim 4, characterized in that g e k e η η ζ ei c h η e t that .the second circuit to the counter is connected so that it is actuated or unlocked when the counter is in the second counting state is located to cause the counter to be in return to the first count state when the most significant bit of the digital signal goes back from "1" to "0".

8. The device according to claim 7, characterized geke η η ζ e ic h η .et that the counting device has a first and a second output terminal, that the second circuit has an inverter (23; 23a), that a second AND gate ( 27; 27a) is connected to the inverter in such a way that a 1 signal is fed to it from this gate when the signal for the most significant bit is a "0", and that an OR gate (29) is connected to the output terminals of the Counter device is connected so that signals from the counter device are fed to it, an output terminal being connected to the second TJnd gate in order to feed it a 1 signal when a signal with the level ¹ M "appears at both output terminals of the counter device , the second AND gate having an output terminal which is connected to the down-counting input of the counter.

9. Apparatus according to claim 8, characterized in that g e k e η η -

ζ e ic η e t that .the control circuit also has a third AND gate (26; 26a) with a first input terminal which is connected to an output terminal of the first and gate, and a second inverter (30; 30a) to which one Input terminal, which is connected to the first output terminal of the counter, and an output terminal, the is connected to an output terminal of the third AND gate, and that the output terminal of the third AND gate to the upward counting input of the counting device is connected to the

409884/0990 ·409884/0990

To cause the counter to count up only when a signal is present at the first output of the counter with the level "0" appears.

10. Apparatus according to claim 9, characterized by a third inverter (31; 31a) with an input terminal connected to the first output of the counter is connected, and an output terminal.

11. The device according to claim 1, characterized in that a query and hold circuit (3) for receiving the analog signal is available that an analog-digital converter (4) is available, which is connected to the query and hold circuit is connected and is used to convert the output signal into a digital signal, and that to the amplitude adjustment device includes an attenuation controller to which the analog signal is fed and which is suitable to determine several degrees of attenuation or attenuation that are separated by intervals of about 6 db.

12. The device according to claim 11, characterized in that a shift register (42) is present is that a digital-to-analog converter (43) is connected to the shift register and is used to convert it through the Shift register to convert digital signals into analog signals that a second amplitude adjustment device (46) is connected to the output of the digital-to-analog converter, which has the same number of attenuation or attenuation stages has like the first mentioned amplitude unit (2), and that a second control device (44) is connected to the shift register, which by the said first value of the one fed to it by the shift register Signal is controlled to the second amplitude setting device to said levels or levels in the reverse Adjust the sense in comparison to how the first amplitude adjustment device by the first control device is adjusted.

409884/0990409884/0990

13. The device according to claim 1, characterized in that g e k e η η ze i c h η e t that a shift register (42) is available for receiving the digital signals that is sent to the shift register a digital-to-analog converter (43) receiving the digital signals output by it is connected, and that the amplitude adjustment device (46) to the output of the digital-to-analog converter is connected to allow adjustment of the levels of the analog signals extracted from it.

14. The device according to claim 1, characterized in that g e k e η η -

ζ eich η e t that the control device (5; 44) is a monostable Circuit (74; 74a) which can be brought into a stable state and into an unstable state, in which the latter "it remains after its actuation for a predetermined time that the control device to the amplitude adjustment device (2; 46) is connected and is responsive to a predetermined value of the digital signal when the monostable circuit is in its stable state, in order to bring the monostable circuit into its unstable state so as to switch the amplitude adjustment device in to bring its second position in which it remains as long as the monostable circuit remains in its "unstable state".

15. The device according to claim 14, characterized in that g e k e η η -

ζ e i c h η e t that the control device is a multi-digit Digit register (21;, 42) for receiving the digital signals has that a Ünd gate (22; 22a) to the digit register is connected to respond to a 1 signal within each section of the digit register, and that to the AND circuit a monostable multivibrator (74; 74a) is connected to a 1-signal emitted by the AND circuit responds to bring the amplitude adjustment device into its second position.

16. The apparatus according to claim 15, characterized in that the amplitude adjustment device further can be brought into a third position (13; 49), and that the control device also has a second monostable multi-

409884/0990409884/0990

vibrator (83; 83a) connected to the first-mentioned multivibrator and the AND-G atter to "actuated to become when the first multivibrator is in its unstable state and the AND-G atter a second Responds to a 1-state in each section of the register times, wherein the second multivibrator remains in the unstable state for a shorter period of time than the first Multivibrator.

17 · Device according to claim 16, characterized in that a second AND circuit (76; 76a) is present that a first input terminal of the second AND circuit is connected to the output terminal of the first TJnd-G-atters is that a second input terminal is connected to an output terminal of the first multivibrator, and that an output terminal is present which is connected to a trigger input of the second multivibrator, so that the second multivibrator is connected to the first AND gate and the first multivibrator through the second AND gate.

18. The device according to claim 3 »characterized in that the first multivibrator (74; 74a) as is formed several times in succession triggerable monostable multivibrator.

19. The device according to claim 16, characterized in that the amplitude adjustment device a first, a second and a third switching device (11 to 13; 47 to 49) has that an input terminal (1; 54) for Receiving an analog signal is present, that an output terminal (-; 50) is present, that a first, a second and a third signal transmission circuit (15 to 17; 54 to 56) is provided which is connected to the first, the second and the second the third switching means are connected to the input terminal and the output terminal through the switching means to be connected, and that these switching devices in a first or a second or a third position can be brought, the amplitude of the analog signal that is fed to the input terminal to the output terminal

409884/0990

transmitted by the second signal transmission circuit to is smaller than the amplitude of the through the first signal transmission device and the second switching device to be transmitted signal and greater than the amplitude of the third signal transmission device and the third switching device to be transmitted signal.

20. Gate direction according to claim 19, characterized in that. that a NOR gate (78; 78a) is present, having input terminals connected to the first and second monostable multivibrators, and a Output terminal (79; 88) which is connected to the third switching device in order to actuate the latter when both Multivibrators are in their stable state that an inverter (82; 82a) is present, the input terminal of which is on an output terminal of the second multivibrator is connected, that a third And-ffatter (77; 77a) is present, the a_first input terminal connected to an output terminal of the first multivibrator is connected, and a second input terminal that is connected to the output terminal of the inverter is, and that there is also an output terminal (80; 89) which is connected to the second switching device is. to operate this when the first multivibrator is in its unstable state while the second multivibrator is in its stable state, and that a connection (81; 90) from the output terminal of the second Multivibrator to the third switching device exists when the second multivibrator is in its unstable state is located.

The patent attorney

4.0 9884/0 994.0 9884/0 99