DE2425978C3

DE2425978C3 - System for the true-to-length delay of pulses

Info

Publication number: DE2425978C3
Application number: DE19742425978
Authority: DE
Inventors: Herbert Dipl.-Ing. 6101 Wixhausen; Siegel Emil 6100 Darmstadt Robitzsch
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Filing date: 1974-05-30
Publication date: 1977-02-17

Description

Die Erfindung bezieht sich auf ein System zur längengetreuen Verzögerung von Impulsen, deren Ver-The invention relates to a system for the true-to-length delay of pulses, the distribution of which

rung je eines Impulssignals vorgesehen ist, wobei 35 zögerungszeit kontinuierlich einstellbar ist, wobei von jedem Kanal eine Konstantstromstufe einer Mehr- den Vorderflanken der Impulse eines zu verzögernden fachkonstantstromquelle (18) zugeordnet ist. Impulssignals verzögerte Setz-Impulse und von dention of a pulse signal is provided, with 35 delay time being continuously adjustable, with from each channel a constant current stage of a multiple leading edge of the impulses of one to be delayed subject constant current source (18) is assigned. Pulse signal delayed setting pulses and from the

Rückflanken entsprechend verzögerte Rückstell-lmpul-Trailing edges correspondingly delayed reset pulse

3. System nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung der Ladeimpulse (c) im ersten Kanal3. System according to claim 1, characterized in that for generating the charging pulses (c) in the first channel

a) die Impulse des zu verzögernden Impulssignals ^ differenziert werden unda) the pulses of the pulse signal to be delayed ^ are differentiated and

b) von den den Vorderflanken der Impulse des zu verzögernden Impulssignals (a) entsprech jnden Differenzierspitzen (b) rechteckförm %t Ladeimpulse (c) geformt werden und daß zur Erzeugung der Ladeimpulse (h) im zweiten Kanal b) from the leading edges of the pulses of the pulse signal to be delayed (a) corresponding differentiating peaks (b) rectangular % t charging pulses (c) are formed and that for generating the charging pulses (h) in the second channel

a) die Impulse des zu verzögernden Impulssignals (a) invertiert werden,a) the pulses of the pulse signal to be delayed (a) are inverted,

b) die invertierten Impulse (f)differenziert werden undb) the inverted pulses (f) are differentiated and

c) von den den Rückflanken der zu verzögernden Impulse entsprechenden Differenzierspitzen (g) rechteckförmige Ladeimpulse (h) geformt werden.c) rectangular charging pulses (h) are formed by the differentiating peaks (g) corresponding to the trailing edges of the pulses to be delayed.

4. System nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Amplitude der erzeugten Ladeimpulse (c bzw. h) einstellbar ist.4. System according to claim 1 to 3, characterized in that the amplitude of the generated charging pulses (c or h) is adjustable.

5. System mach Anspruch 1, dadurch gekennzeichnet, daß die in jedem Kanal erzeugten Ladeimpulse (c bzw. h) der Basis-Elektrode eines Emitterfolger (8 bzw. 28) zugeführt sind, dessen Ausgang über eine in Durchlaßrichtung betriebene Diode (13 bzw. 33) mit dem einen Belag eines Kondensators (14 bzw. 34) verbunden ist, wobei der andere Belag des Kondensators (14 bzw. 34) am Kollektorpotential des Emitterfolgers (8 bzw. 28) liegt.5. System mach claim 1, characterized in that the charging pulses generated in each channel (c or h) are fed to the base electrode of an emitter follower (8 or 28), the output of which is via a forward-biased diode (13 or 33) is connected to one layer of a capacitor (14 or 34), the other layer of the capacitor (14 or 34) being at the collector potential of the emitter follower (8 or 28).

se für eine bistabile Kippstufe abgeleitet werden, an deren Ausgang längengetreu verzögerte Impulse abnehmbar sind.se for a bistable multivibrator can be derived, at the output of which the length of the delayed pulses can be removed are.

Sind verschiedene Videosignalquellen mit unterschiedlichen Kabellängen an einen zentralen Impulsgeber angeschlossen, so treten bei den übertragenen Videosignalen der verschiedenen Videosignalquellen durch die verschiedenen Kabellängen unterschiedliche Verzögerungszeiten auf. Um diese unterschiedlichen Verzögerungszeiten zu vermeiden, werden üblicherweise die den Videosignalquellen zugeführten Impulse unterschiedlich verzögert, derart, daß die übertragenen Videosignale an der Stelle, an welcher sie zusammengeschaltet werden, z. B. in einem Videosignalmischer, zeitlich wieder übereinstimmen. In Fernsehstudioanlagen wird den Videosignalquellen üblicherweise ein sogenanntes ASK-Impulsgemisch, bestehend aus Austastimpulsen A, Synchronimpulsen S und Kennimpulsen K, zugeführt.Are different video signal sources with different cable lengths to a central pulse generator connected, so occur in the transmitted video signals of the various video signal sources different delay times due to the different cable lengths. To these different The pulses supplied to the video signal sources are usually used to avoid delay times delayed differently, so that the transmitted video signals at the point at which they are interconnected be e.g. B. in a video signal mixer, coincide in time again. In television studio systems the video signal sources are usually supplied with a so-called ASK pulse mixture, consisting of blanking pulses A, sync pulses S and identification pulses K, supplied.

Bisher wurde die Verzögerung der Impulse durch Leitungsnachbildungen, dargestellt durch eine Anzahl von Z-C-Gliedern, bewirkt. Werden mehrere solcher Glieder in Reihe geschaltet, so kann durch Wahl des Abgriffes an einem bestimmten LC-Glied eine gewünschte Verzögerungszeit eingestellt werden. Diese Anordnung hat jedoch wesentliche Nachteile. Zur Verzögerung von Impulsen mit hoher Flankensteilheit ist eine entsprechend hohe Grenzfrequenz der Verzögerungsanordnung erforderlich. Bei einer Steig- und Fallzeit von etwa 300 ns ist beispielsweise nur eine Vei-So far, the delay of the impulses was represented by line simulations, represented by a number of Z-C links. If several such links are connected in series, then by choosing the A desired tap on a specific LC element Delay time can be set. However, this arrangement has significant disadvantages. To delay of pulses with a high edge steepness is a correspondingly high limit frequency of the delay arrangement necessary. With a rise and fall time of around 300 ns, for example, only one

zögeningszeit von etwa 150 ns pro Verzögerungsglied möglich. Zum Ausgleich einer Kabellänge von 400 m ist damit eine Verzögerungsdauer von insgesamt etwa 2,00 usec notwendig. Dazu sind also 1 % Einzelverzögerungsglieder erforderlich. Diese Glieder können entweder durch eine auf einen Stab gewickelte Anreihung von Spulen mit angeschlossenen Kondensatoren oder durch Reihenschaltung käufliche* Einzeigliede, hergestellt werden. Beide Methoden sind jedoch kostspielig. Außerdem ist zur Einstellung der Verzögerungszeit ein großer Aufwand an Schaltern und Einzelgliedern notwendig. Ferner erlauben Schalter nur eine stufenweise Einstellung der Verzögerungszeit, wobei die Abstufung, beispielsweise mit Verzögerungsgliedern von 150 ns, für viele Zwecke bereits zu grob ist Es werden daher für Studiogeräte Anordnungen verwendet, bei denen zu dieser groben Abstufung noch eine Anordnung mit feiner Abstufung durch weitere Laufze^;tketten nachgeschaltet wird. Dadurch erhöhen sich jedoch weiterhin die Kosten.delay time of around 150 ns per delay element possible. To compensate for a cable length of 400 m, a total delay of about 2.00 usec is necessary. This means that 1 % individual delay elements are required. These links can be made either by a series of coils with capacitors connected to them, wound on a rod, or by series connection of commercially available * single items. However, both methods are costly. In addition, a large amount of switches and individual elements are required to set the delay time. Furthermore, switches only allow the delay time to be set in stages, whereby the gradation, for example with delay elements of 150 ns, is already too coarse for many purposes Barrel ^; tchain is connected downstream. However, this continues to increase costs.

Aus der DT-AS 10 83 315 ist eine Schaltungsanordnung zur Verzögerung von Impulsen bekannt, bei welcher der Effekt genutzt wird, daß der Kollektorstrom eines Transistors um eine Akkumulationszeit weiterfließt, wenn die Basiselektrode zuvor mit Minoritätsträgern gesättigt war und der Basisstrom dann unterbrochen wird. Da die Akkumulationszeit zur Rekombination der angesammelten Minoritätsträger relativ kurz ist, können nur kleine Verzögerungszeiten erreicht werden. Da ferner Vor- und Rückflanken der Impulse getrennt verzögert werden müssen, sind zur längengetreuen Verzögerung eines Impulssignals zwei Abgleichvorgänge zur Einstellung der Verzögerungszeit erforderlich. Für die Verzögerung von η Impulssignalen sind demnach 2 η Abgleichvorgänge zur Einstellung der Verzögerungszeit erforderlich.A circuit arrangement for delaying pulses is known from DT-AS 10 83 315, in which the effect is used that the collector current of a transistor continues to flow for an accumulation time if the base electrode was previously saturated with minority carriers and the base current is then interrupted. Since the accumulation time for recombining the accumulated minority carriers is relatively short, only small delay times can be achieved. Furthermore, since the leading and trailing edges of the pulses have to be delayed separately, two calibration processes are required to set the delay time in order to delay a pulse signal with the exact length. For the delay of η pulse signals, 2 η adjustment processes are therefore required to set the delay time.

Ferner ist aus der DT-PS U 78 462 eine Verzögerungsschaltung bekannt, bei welcher vier Eingänge mit einem aktiven Schaltelement eines Schmitt-Triggers verbunden sind, von denen zwei die Eingänge eines dem Schmitt-Trigger vorgeschalteten an sich bekannten passiven Dioden-Und-Gatters sind, der dritte am Ausgang des Und-Gatters unter Zwischenschaltung einer den Dioden des Und-Gatters entgegengerichteten Entkopp'ungsdiode und der vierte unmittelbar am Eingang des Und-Gatters angeschlossen sind. Zur Erzeugung einer symmetrischen Zeitverzögerung eines Eingangsimpulses ist der dritte Eingang über einen Kondensator mit einem Bezugspotential verbunden. Diese bekannte Verzögerungsschalturg weist den Nachteil auf, daß durch Verwendung eines Schmitt-Triggers mit Hysterese eine längengetreue Verzögerung zwischen Vor- und Rückflanken der Impulse nicht möglich ist. Weiterhin ist die Verzögerungszeit nicht kontinuierlich einstellbar.Furthermore, from the DT-PS U 78 462 is a delay circuit known in which four inputs with an active switching element of a Schmitt trigger are connected, two of which are the inputs of a known upstream of the Schmitt trigger passive diode-AND-gate are, the third at the output of the AND-gate with the interposition one of the diodes of the AND gate opposing Entkopp'ungsdiode and the fourth directly on Input of the AND gate are connected. To generate a symmetrical time delay a Input pulse, the third input is connected to a reference potential via a capacitor. This known delay circuit has the disadvantage that by using a Schmitt trigger with hysteresis, a true-to-length delay between the leading and trailing edges of the pulses is not is possible. Furthermore, the delay time cannot be set continuously.

Weiterhin ist aus der US-PS 35 04 288 eine einstellbare Verzögerungsschaltung bekannt, bei welcher von den Vor- und Rückflanken der zu verzögernden Impulse Nadelimpulse abgeleitet werden, die eine monostabile Schaltstufe starten, deren Zeitkonstante einstellbar ist. Der Ausgang der monostabilen Schaltstufe ist mit einer bistabilen Kippstufe verbunden, an deren Ausgang längengetreu verzögerte Impulse abnehmbar sind. Die Verzögerungszeit dieser bekannten Schaltungsanordnung ist zwar kontinuierlich einstellbar, jedoch nur im Bereich der Impulsbre te der Impulse während einer Impulsperiode im ImpuUsignal.Furthermore, from US-PS 35 04 288 an adjustable delay circuit is known in which of needle pulses are derived from the leading and trailing edges of the pulses to be delayed, creating a monostable Start switching stage, the time constant of which can be set. The output of the monostable switching stage is with connected to a bistable multivibrator, at the output of which the lengthwise delayed pulses can be removed are. The delay time of this known circuit arrangement is continuously adjustable, but only in the range of the pulse width of the pulses during a pulse period in the pulse signal.

Aufgabe der vorliegenden Erfindung ist daher, ein System der eingangs genannten Art anzugeben, weiches ein Impulssignal auch über die Impulsbreite der Impulse während einer Impulsperiode im Impulssignal hinaus verzögert und welches es gestattet, auch mehrere Impulssignale durch Einstellung eines einzelnen Reglers längengetreu um eine bestimmte Verzögerungszeit zu verzögern.The object of the present invention is therefore to provide a system of the type mentioned at the beginning which is soft a pulse signal also over the pulse width of the pulses during a pulse period in the pulse signal also delayed and which allows several Pulse signals by setting a single controller, true to length, by a certain delay time to delay.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmaie gelöstThis object is achieved according to the invention by the im characterizing part of claim 1 specified Merkmaie solved

Vorteilhafte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Systems sind den Kennzeichen der Unteransprüche zu entnehmen.Advantageous further developments and refinements of the system according to the invention are the characteristics to be found in the subclaims.

Das erfindungsgemäße System weist den Vorteil auf, daß nunmehr Impuissignale bis zu einer Impulsperiode des zu verzögernden Impulssignals verzögerbar sind. Ein weiterer Vorteil des erfindungsgemäßen Systems besteht darin, daß nunmehr mit nur einem Einstellorgan mehrere Impulssignale gleichzeifig um eine bestimmte Verzögerungszeit verzögert werden können. Da das erfindungsgemäße System sehr teinperaturstabil ist, ergibt sich ferner eine hohe Konstanz des Gleichlaufes bei der Verzögerung mehrerer Impulssignale. The system according to the invention has the advantage that now pulse signals up to one pulse period of the pulse signal to be delayed can be delayed. Another advantage of the system according to the invention consists in the fact that now with only one adjusting element several pulse signals can be delayed at the same time by a certain delay time. Since the system according to the invention is very temperature stable is, there is also a high degree of constancy of the synchronization when delaying several pulse signals.

Die Erfindung soll nunmehr an Hand eines in den F i g. 1 bis 4 dargestellten Ausführungsbeispiels näher erläutert werden, wobei nur die zum Verständnis der Erfindung notwendigen Teile eingezeichnet sind. In den Figuren vorkommende gleiche Teile sind mit gleichen Bezugszeichen versehen. In den Figuren zeigtThe invention is now to be based on one of the FIGS. 1 to 4 illustrated embodiment in more detail are explained, only the parts necessary to understand the invention are shown. In the Identical parts appearing in the figures are provided with the same reference numerals. In the figures shows

F i g. 1 eine Schaltungsanordnung nach dem erfindungsgemäßen System zur einstellbaren Verzögerung mehrerer Impulssignale,F i g. 1 shows a circuit arrangement according to the system according to the invention for the adjustable delay several pulse signals,

F i g. 2 eine erste Ausführungsform einer Mehrfach-Konstantstromquelle, F i g. 2 shows a first embodiment of a multiple constant current source,

F i g. 3 eine zweite Ausführungsform einer Mehrfach-Konstantstromquelle undF i g. 3 shows a second embodiment of a multiple constant current source and

Fig.4 Spannungs-Zeit-Diagramme zur Erläuterung der Schaltungsanordnung nach F i g. 1.Fig. 4 voltage-time diagrams for explanation the circuit arrangement according to FIG. 1.

In der Schaltungsanordnung nach F i g. 1 liegt ein erstes zu verzögerndes Impulssignal an einer Eingangsklemme 1. An der Eingangsklemme 1 wird das zu verzögernde Impulssignal in zwei Kanäle aufgespaltet. Im ersten Kanal wird das zu verzögernde Impulssignal mit einem Differenzierglied, bestehend aus Kondensator 2, den Widerständen 3 und 5 und einer Diode 4 auf der Vorderflanke differenziert. Die den Vorderflanken der zu verzögernden Impulse versprechenden Differenzierspitzen werden mit einem Negationsgatter umgepolt, wobei gleichzeitig — bedingt durch die Schwellenwirkung solcher Negationsgatter — die Differenzierspitzen in rechteckförmige Impulse mit einer Impulsbreite von etwa 100 ns umgeformt werden. Diese rechteckförmigen Impulse, im weiteren mit Ladeimpulse bezeichnet, werden der Basis eines als Emitterfolger geschalteten Transistors 8 zugeführt. Der Arbeitspunkt des Transistors 8 ist mit den Spannungsteiierwiderständen 9 und 10 festgelegt, wobei mit dem Potentiometer 10 die Amplitude der Ladeimpulse eingestellt werden kann. Am Emitterwiderstand ti des Emitterfolgers sind Ladeimpulse mit gleicher Polarität wie an der Basis niederohmig abnehmbar. Über einen Koppelkondensator 12 und einer in Durchlaßrichtung geschalteten Diode 13 gelangen die Ladeimpulse zu einem Kondensator 14 und der Basis eines Transistors 15. Beim Vorliegen eines Ladeimpulses wird der Kondensator 14 entsprechend der Amplitude des Ladeimpulses aufgeladen. Die Diode 16 dient zur Einstellung eines definiertenIn the circuit arrangement according to FIG. 1 is a first The pulse signal to be delayed at an input terminal 1. The signal to be delayed is at input terminal 1 Pulse signal split into two channels. The pulse signal to be delayed is included in the first channel a differentiator consisting of capacitor 2, resistors 3 and 5 and a diode 4 on the Differentiated leading edge. The differentiating peaks promising the leading edges of the pulses to be delayed are reversed with a negation gate, at the same time - due to the threshold effect such negation gates - the differentiating peaks into rectangular pulses with a pulse width of about 100 ns. These rectangular pulses, hereinafter referred to as charging pulses, are fed to the base of a transistor 8 connected as an emitter follower. The working point of the The transistor 8 is fixed with the voltage dividing resistors 9 and 10, with the potentiometer 10 the amplitude of the charging pulses can be adjusted. At the emitter resistance ti of the emitter follower are Charging pulses with the same polarity as at the base can be removed with low resistance. Via a coupling capacitor 12 and a diode 13 connected in the forward direction, the charging pulses pass to a capacitor 14 and the base of a transistor 15. When a charging pulse is present, the capacitor 14 is accordingly the amplitude of the charging pulse. The diode 16 is used to set a defined

Spannungspegels zwischen den Ladeimpulsen. Die Wirkungsweise der Diode 16 entspricht der der Schwarzsteuerung von Videosignalen. Durch eine an Klemme 17 angeschlossene Konstantstromquelle 18 wird der Kondensator 14 wieder entladen. Bei Erreichen der Schwellenspannung zwischen Basis und Emitter des Transistors 15 schaltet die Emitter-Kollektor-Strecke des Transistors 15 durch. Am Kollektorwiderstand 20 ist somit ein Signal abnehmbar, welches dem Setzeingang einer bistabilen Kippstufe 21 zugeführt wird.Voltage level between the charging pulses. The mode of operation of the diode 16 corresponds to that of Black control of video signals. By a constant current source 18 connected to terminal 17 the capacitor 14 is discharged again. When the threshold voltage between base and emitter is reached of transistor 15 switches the emitter-collector path of transistor 15 through. At the collector resistance 20 a signal can thus be picked up, which is fed to the set input of a bistable multivibrator 21 will.

Im zweiten Kanal wird das an Klemme 1 liegende Impulssignal mit einem Negationsgatter 22 umgepolt und nach Differenzierung mit einem Differenzierglied 23, 24, 25 und 26 zugeführt Nach Umpolung und For mung der Differenzierspitzen, die den Rückflanken der zu verzögernden Impulse entsprechen, mit einem Negationsgatter 27 werden die am Ausgang des Negaiionsgatters 27 abnehmbaren Ladeimpulse der Basis eines als Emitterfolger geschalteten Transistors 28 zugeführt Die Basis des Transistors 28 ist (wie oben) met einem Spannungsteiler 29, 30 vorgespannt Vom Emitterwiderstand 31 des Transistors 28 gelangt der Ladeimpuls über einen Koppelkcndensafor 32 und eine in Durchlaßrichtung betriebene Diode 33 zu einem Kondensator 34. Wie im ersten Kanal wird auch im zweiten Kanal der Kondensator 34 von den Ladeimpulsen aufgeladen. Die Diode 35 dient entsprechend dem ersten Kanal zur Festlegung eines definierten Potentials zwischen den Ladeimpulsen. Der Kondensator 34 wird mit einer an Klemme 36 angeschlossenen Konstantstromquelle entladen und bewirkt beim Erreichen der Schwellenspannung zwischen der Basis und dem Emitter eines Transistors 37 ein Durchschalten der Emitter-Kollektor-Strecke desselben. Der am Kollektor-Widerstand 38 des Transistors 37 abnehmbare Impuls dient zur Rückstellung der bistabilen Kippstufe 21. Am Ausgang der bistabilen Kippstufe 21 mit Klemme 39 ist ein verzögertes Impulssignal abnehmbar, welches entsprechend der Entladezeit der Kondensatoren 14 bzw. 34 verzögert ist Da die einzelnen Ströme der Konstantstromquelle 18 mit einem Regler 40 gleichzeitig und kontinuierlich einstellbar sind, ergibt sich eine einstellbare VerzögerungszeitIn the second channel, the pulse signal at terminal 1 is reversed with a negation gate 22 and fed after differentiation with a differentiating element 23, 24, 25 and 26. After reversing and shaping the differentiating peaks, which correspond to the trailing edges of the pulses to be delayed, with a negation gate 27 The charging pulses, which can be removed at the output of the negation gate 27, are fed to the base of a transistor 28 connected as an emitter follower Diode 33 operated in the forward direction to a capacitor 34. As in the first channel, the capacitor 34 is also charged by the charging pulses in the second channel. The diode 35 is used in accordance with the first channel to establish a defined potential between the charging pulses. The capacitor 34 is discharged with a constant current source connected to terminal 36 and, when the threshold voltage is reached between the base and the emitter of a transistor 37, causes the emitter-collector path of the same to be switched through. The pulse that can be removed at the collector resistor 38 of the transistor 37 is used to reset the bistable multivibrator 21. At the output of the bistable multivibrator 21 with terminal 39, a delayed pulse signal can be picked up, which is delayed according to the discharge time of the capacitors 14 and 34 the constant current source 18 can be set simultaneously and continuously with a controller 40, an adjustable delay time results

Zur Verzögerung von π Impulssignaleri sind η der zuvor beschriebenen Schaltungsanordnung erforderlich. Die Anzahl der Ausgänge der Mehrfach-Konstantstromquelle 18 vermehrt sich dementsprechend um den Faktor 2 χ n. To delay π pulse signals, η of the circuit arrangement described above are required. The number of outputs of the multiple constant current source 18 increases accordingly by a factor of 2 χ n.

Fig.2 zeigt eine erste Ausführungsform der in F i g. 1 als Block dargestellten Konstantstromquelle 18. Es wurde angenommen, daß zwei Impulssignale zu verzögern sind; dementsprechend werden vier einzelne Konstantstromquellen benötigt deren Ströme jedoch gemeinsam einstellbar sind Die Mehrfach-Konstantstromquelle nach Fig.2 besteht im wesentlichen aus vier Transistoren 41 bis 44 mit zugehörigen Emitterwiderständen 45 bis 48. Die Transistoren 41 bis 44 sind an den Baiselektrcden und den Emitterzuführungen 49 parallel geschaltet Die Basiselektroden der Transistoren 41 und 44 sind mit einem Abgriff eines aus den Elementen 50 bis 54 bestehenden temperaturabhängigen Spannungsteilers verbunden. Das temperaturabhängige Element in diesem Spannungsteiler stellt der als Diode geschaltete Transistor 51 mit den Widerständen 52 und 53 dar. Der temperaturabhängige Spannungsteiler 50 bis 54 liegt einmal an dem positiven Potential der Betriebsspannung mit Klemme (5 und zum anderen an dem negativen Potential der Betriebsspannung mit Klemme 55. Zur gemeinsamen Einstellung der an den Klemmen 17 und 36 bzw. 17' und 36' abnehmbaren Ströme ist das Potentiometer 40 vorgesehen, welches in die Emitterzuführungen 49 der Transistoren 41 bis 44 geschaltet ist.2 shows a first embodiment of the in F i g. 1 constant current source 18 shown as a block. It was assumed that two pulse signals are delayed are; accordingly, four individual constant current sources are required for their currents The multiple constant current source can be set together according to Fig.2 consists essentially of four transistors 41 to 44 with associated emitter resistors 45 to 48. The transistors 41 to 44 are connected in parallel to the base electrodes and the emitter leads 49. The base electrodes of the transistors 41 and 44 are with a tap of a consisting of the elements 50 to 54 temperature-dependent Voltage divider connected. The temperature-dependent element in this voltage divider is the transistor 51 connected as a diode with resistors 52 and 53. The temperature-dependent voltage divider 50 to 54 is once at the positive potential of the operating voltage with terminal (5 and to the other at the negative potential of the operating voltage with terminal 55. For common setting of the removable from terminals 17 and 36 or 17 'and 36' The potentiometer 40, which is fed into the emitter leads 49 of the transistors 41, is provided for currents to 44 is switched.

Eine zweite Ausführungsform der Konstantstromquelle 18 der F i g. 1 ist in F i g. 3 dargestellt. In dieser Ausführungsform sind die Basis-Emitter-Strecken derA second embodiment of the constant current source 18 of FIG. 1 is in FIG. 3 shown. In this Embodiment are the base-emitter paths of the

ίο Transistoren 56 bis 59 parallelgeschaltet. Die Basis-Elektroden der Transistoren 56 bis 59 sind auch in dieser Schaltungsanordnung mit dem Abgriff eines temperaturabhängigen Spannungsteilers verbunden, welcher aus dem Potentiometer 40 und dem Transistor 60 besteht Der Spannungsteiler 40, 60 liegt zwischen dem positiven Potential der Betriebsspannung mit Klemme 6 und dem negativen Potential der Betriebsspannung mit Klemme 55. Vom Transistor 60 wird nur die Basis-Emitter-Strecke verwendet, so daß der Transistor 60 als temperaturabhängige Diode wirkt. Damit die Wirkung des Spannungsteilers voll zur Geltung kommt, befindet sich der Transistor 60 vorteilhafterweise auf demselben Substrat wie die Transistoren 56 bis 59. Durch Widerstandsänderung des Spannungsteilers mit Potentiometer 40 lassen sich die an den Klemmen 17 und 36 bzw. 17' und 36' abnehmbaren Ströme gemeinsam einstellen.ίο transistors 56 to 59 connected in parallel. the Base electrodes of the transistors 56 to 59 are also in this circuit arrangement with the tap of a temperature-dependent voltage divider connected, which consists of the potentiometer 40 and the transistor The voltage divider 40, 60 is between the positive potential of the operating voltage Terminal 6 and the negative potential of the operating voltage with terminal 55. From transistor 60 is only the base-emitter path is used, so that the transistor 60 acts as a temperature-dependent diode. In order to the effect of the voltage divider comes into its own, the transistor 60 is advantageously located on the same substrate as transistors 56 to 59. By changing the resistance of the voltage divider with potentiometer 40, the currents that can be picked up at terminals 17 and 36 or 17 'and 36' can be controlled set together.

Die in F i g. 4 dargestellten Spannungs-Zeit-Diagramme dienen zur Erläuterung der Schaltungüanordnung nach Fig. 1. Fig.4a zeigt einen Impuls des zu verzögernden Impulssignals an Klemme 1. Die Vorderflanke des Impulses beginnt zum Zeitpunkt to und die Rückflanke zum Zeitpunkt ή. Der Impuls nach F i g. 4a wird sodann mit dem Differenzierglied differenziert (F i g. 4b). Am Ausgang des Negationsgatters 7 ist der Ladeimpuls (F i g. 4c) abnehmbar. Der Ladei..ipuls nach F i g. 4c dient zur Aufladung des Kondensators 14. Die positive Flanke im Spannungs-Zeit-Diagramm der F i g. 4d entspricht der Aufladung des Kondensators 14.The in F i g. The voltage-time diagrams shown in FIG. 4 serve to explain the circuit arrangement according to FIG. 1. FIG. 4a shows a pulse of the pulse signal to be delayed at terminal 1. The leading edge of the pulse begins at time to and the trailing edge at time ή. The momentum according to Fig. 4a is then differentiated with the differentiator (FIG. 4b). The charging pulse (FIG. 4c) can be removed from the output of the negation gate 7. The loading pulse according to FIG. 4c is used to charge the capacitor 14. The positive edge in the voltage-time diagram of FIG. 4d corresponds to the charging of the capacitor 14.

Der gestricheltgezeichnete Verlauf im Spannungs-Zeit-Diagramm nach Fig.4f gibt den unterschiedlichen Entladungsvorgang des Kondensators 14 bei unterschiedlichen Strömen der Konstantstromquelle 18 wieder. Bei Erreichen der Schaltschwelle des Transistors 15 wird die Emitter-Kollektor-Strecke des Transistors 15 leitend. F i g. 4e zeigt das am Kollektor des Transisu rs 15 abnehmbare Signal dessen Rückflanke, entsprechend der Einstellung der Konstantstromquelle 18. zeitlich verschiebbar ist Diese verschiebbare Flanke stellt die verzögerte Vorderflanke des verzögerten Signals an Klemme 39 dar.The curve drawn in dashed lines in the voltage-time diagram according to FIG. 4f shows the different Discharge process of the capacitor 14 with different currents of the constant current source 18 again. When the switching threshold of the transistor 15 is reached, the emitter-collector path of the transistor becomes 15 conductive. F i g. 4e shows the signal that can be picked up at the collector of the transistor 15, its trailing edge, accordingly the setting of the constant current source 18. This movable edge can be shifted in time represents the delayed leading edge of the delayed signal at terminal 39.

Im zweiten Kanal wird das an Klemme 1 liegende Impulssignal mit dem Negationsgatter 22 umgepolt Der weitere Verlauf der Impulsverarbeitung entsprichtIn the second channel, the pulse signal at terminal 1 is reversed with the negation gate 22 The further course of the pulse processing corresponds

derjenigen im ersten Kanal. Das umgepolte Impulssignal (F i g. 4f) wird im zweiten Kanal mit dem Differenzierglied differenziell (Fig.4g). Nach Formung der Differenzierspitzen mit dem Negationsgatter 27 erhält man am Ausgang des Negationsgatters 27 einen La deimpuls nach F i g. 4h. Der Ladeimpuls nach F i g- 4h, der in der Amplitude derjenigen im 1. Kanal entspricht dient zur Aufladung des Kondensators 34. Der Spannungsverlauf zwischen Aufladung und Entladung an Kondensator 34 ist in F1 g. 4i dargestellt Wie im ersten Kanal wird auch im zweiten Kanal die Emitter-Kollektor Strecke bei Erreichen der Schwellenspannung zwischen Basis und Emitter leitend. Am Kollektor des Transistors 37 ist ein Signal nach F i g. 4j abnehmbar.those in the first channel. The polarized pulse signal (Fig. 4f) is in the second channel with the differentiator differential (Figure 4g). After forming the Differentiating peaks with the negation gate 27 are obtained at the output of the negation gate 27 a La deimpuls according to Fig. 4h. The charging pulse according to F i g- 4h, which corresponds in amplitude to that in the 1st channel is used to charge the capacitor 34. The voltage curve between charging and discharging on capacitor 34 is g in F1. 4i shown as in the first The emitter-collector path is also used in the second channel when the threshold voltage is reached between Base and emitter conductive. At the collector of the transistor 37 there is a signal according to FIG. 4j detachable.

bei welchem die Rückflanke des Impulses entsprechend der Einstellung der Konstantstromquelle verschiebbar ist. Diese Rückflanke dient zur Rückstellung des Flip-Flops 21 und stellt die Rückflanke des verzögerten Impulses an Klemme 39 dar.in which the trailing edge of the pulse can be shifted according to the setting of the constant current source is. This trailing edge serves to reset the flip-flop 21 and represents the trailing edge of the delayed pulse at terminal 39.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. System for the true-to-length delay of pulses, the delay time of which is continuously adjustable, with delayed set pulses being derived from the pulse edges of the pulses of a pulse signal to be delayed and reset pulses correspondingly delayed from the trailing edges for a bistable multivibrator, at the output of which are true-to-length delayed Pulses are removable, characterized in that to generate the delayed set and reset pulses (e, j) in a first channel when the leading edges are present and in a second channel when the trailing edges of the pulses of the pulse signal to be delayed are present (a)] e a charging pulse (c or h) of the same amplitude, width and polarity is generated that each channel is assigned a capacitor (14 or 34) of the same capacity, which is charged by each charging pulse (c or h) , that each capacitor (14 or 34) is discharged via a constant current source (18), the individual currents of the constant current source n are equal and continuously adjustable at the same time, and that when a certain discharge voltage of one capacitor (14) is reached in the first channel, the reset pulses when the same certain discharge voltage of the other capacitor (34) is reached in the second channel (j) be molded.

2. System according to claim 1, characterized in that for the delay of π pulse signals / 7 times a first and second channel for the delay

6. System according to claim 1, characterized by durcl a multiple constant current source (18), at we! rather the base electrodes of several transistor stores (41 to 44) are connected to the tap of a temperature-dependent voltage divider (50 to 54) in which transistors (41 to 44) are connected in the emitter leads resistors (45 to 48) are, which are connected to a Po of the operating voltage via a potentiometer (40), and at which Tran sistors (41 to 44) each collector electrode eir output of the multiple constant current source (18 represents

7. System according to claim 1, characterized by durcr a multiple constant current source (18), in which wel rather the base electrodes of several transistors (56 to 59) with the tap of one from a potentiometer (40) and the base-emitter path of one further transistor (60) existing voltage divider are connected, in which transistors (56 to 59) the emitter electrodes are connected to one pole of the operating voltage and which have transistors (5ö to 59) each collector electrode represents an output of the multiple constant current source (18).

8. System according to claim 5 and 6, characterized in that all the transistors of the multiple constant current source (18) are assigned to an integrated circuit on the substrate.