DE2421024A1 - CHARGE-COUPLED INFORMATION MEMORY WITH LEFT-RIGHT ORGANIZATION FOR TWO-PHASE OPERATION - Google Patents
CHARGE-COUPLED INFORMATION MEMORY WITH LEFT-RIGHT ORGANIZATION FOR TWO-PHASE OPERATIONInfo
- Publication number
- DE2421024A1 DE2421024A1 DE19742421024 DE2421024A DE2421024A1 DE 2421024 A1 DE2421024 A1 DE 2421024A1 DE 19742421024 DE19742421024 DE 19742421024 DE 2421024 A DE2421024 A DE 2421024A DE 2421024 A1 DE2421024 A1 DE 2421024A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- doping
- electrode
- electrodes
- information memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 19
- 230000008520 organization Effects 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910002796 Si–Al Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910018173 Al—Al Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910018516 Al—O Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
Ladungsgekoppelter Informationsspeicher mit Links-Rechts-Organisation für den Zwei-Phasen-BetriebCharge-coupled information storage with left-right organization for two-phase operation
Die vorliegende Erfindung betrifft einen ladungsgekoppelten Informationsspeicher mit Links-Rechts-Organisation für den Zwei-Phasen-Betrieb, bei dem auf einem Substrat aus dotiertem Halbleitermaterial wenigstens eine erste elektrisch isolierende Schicht aufgebracht ist, über der mindestens eine Elektrodenanordnung aus einzelnen, durch spaltförmige Zwischenräume voneinander getrennten, matrixförmig in Zeilen und Spalten angeordneten Elektroden aufgebracht ist, wobei wenigstens zwei Zeilen vorhanden sind und die Anzahl der Spalten geradzahlig ist.The present invention relates to a charge-coupled device with left-right organization for the Two-phase operation, in which on a substrate made of doped semiconductor material at least one first electrically insulating Layer is applied over which at least one electrode arrangement of individual, through gap-shaped spaces electrodes which are separated from one another and are arranged in the form of a matrix in rows and columns are applied, with at least there are two rows and the number of columns is even.
Bei Informationsspeichern besteht ein erstes Hauptentwicklungsziel darin, eine kurze Zugriffszeit zu den gespeicherten Daten zu erreichen. Dies wird bei Informationsspeichern der eingangs genannten Art dadurch erreicht, daß man die Information in benachbarten Informationskanälen entgegengesetzt laufen läßt (Links-Rechts-Organisation). Solche Speicher werden beispielsweise in der bekannten Si-Al-Gate-Technik oder Al-Al?O^-Al-Technik realisiert. Die Übertragungsrichtung wird dabei durch ein gestuftes Oxid festgelegt. Nachteilig bei solchen Informationsspeichern ist der Umstand, daß bedingt durch das Herstellungsverfahren Elektrodenpaare benachbarter Informationskanäle durch sich überkreuzende Leiterbahnen verbunden werden müssen. Diese Überkreuzungen benötigen unverhältnismäßig viel Platz. Dies stellt ein wesentliches Hindernis für ein weiteres Hauptentwicklungsziel bei Informations-In the case of information stores, a first main development goal is to achieve a short access time to the stored data. In the case of information storage devices of the type mentioned at the outset, this is achieved in that the information in adjacent information channels is run in opposite directions (left-right organization). Such memories are for example in the known Si-Al gate technology or Al-Al ? O ^ -Al technology realized. The direction of transmission is determined by a stepped oxide. A disadvantage of such information memories is the fact that, due to the manufacturing process, pairs of electrodes of adjacent information channels have to be connected by crossing conductor tracks. These crossovers require a disproportionate amount of space. This represents a major obstacle to another major development goal in information
VPA 9/710/4018 Ed/KowVPA 9/710/4018 Ed / Kow
-2--2-
509846/0563509846/0563
speichern, nämlich der Erzielung einer hohen Elementdichte (Packungsdichte) dar. Bei der Herstellung von Informationsspeichern in Si-Al-Gate-Technik bzw. Al-AlgO^-Al-Technik werden ausgehend von einem Substrat aus dotiertem Halbleitermaterial mit einer aufgebrachten elektrisch isolierenden Schicht zunächst Elektroden im Abstand etwa einer Elektrodenbreite angebracht. Die entstandene Oberfläche wird mit einer zweiten elektrisch isolierenden Schicht überdeckt und anschließend auf die zweite Schicht "über den Zwischenbereichen, unter denen sich keine Elektroden befinden, weitere Elektroden aufgebracht. Benachbarte Elektroden liegen dabei in verschiedenen Ebenen über unterschiedlich dicken Isolierschichten, wodurch bekanntlich die Übertragungsrichtung festgelegt wird. Jeweils zwei benachbarte Elektroden bilden ein Elektrodenpaar, das an eine gemeinsame Taktleitung gelegt wird. Dabei werden benachbarte Elektrodenpaare an zwei verschiedene Taktleitungen angeschlossen (Zwei-Phasen-Betrieb). Bei Informationsspeichern mit Links-Rechts-Organisation werden benachbarte Elektrodenpaare in benachbarten Informationskanälen ebenfalls an eine gemeinsame Taktleitung gelegt. Da aber die Information in benachbarten Informationskanälen in entgegengesetzter Richtung übertragen wird, sind bei solchen Informationskanälen je eine Elektrode unter und eine Elektrode über der zweiten isolierenden Schicht benachbart. Um solche Elektroden durch leitendes Material zu verbinden zu können, müßten Kontaktlöcher geschaffen werden., welche die Herstellung unverhältnismäßig komplizieren würden. Aus diesem Grunde geht man bei der Herstellung so vor, daß man benachbarte Elektrodenstore, namely the achievement of a high element density (packing density). In the production of information storage media in Si-Al gate technology or Al-AlgO ^ -Al technology are based on a substrate made of doped semiconductor material with an applied electrically insulating Layer first applied electrodes at a distance of approximately one electrode width. The resulting surface is covered with a second electrically insulating layer covered and then on the second layer "over the intermediate areas, under which there are no electrodes, additional electrodes are applied. Adjacent electrodes are in different positions Levels over insulating layers of different thicknesses, which, as is well known, determine the direction of transmission. Two adjacent electrodes form a pair of electrodes that are connected to a common clock line. Be there adjacent pairs of electrodes connected to two different clock lines (two-phase operation). For information stores with left-right organization, adjacent pairs of electrodes in adjacent information channels are also connected to one common clock line laid. But since the information in neighboring information channels is in the opposite direction is transmitted, are each one for such information channels Adjacent electrode below and one electrode above the second insulating layer. To such electrodes by conductive To be able to connect material, contact holes would have to be created. Which disproportionate the production complicate. For this reason, one proceeds in production in such a way that adjacent electrodes are used
in benachbarten Informationskanälen soin neighboring information channels like this
verbindet, daß jeweils Elektroden unter und über der zweiten Isolierschicht miteinander verbunden werden (siehe Solid State Circuits Conference, 72 Record NEREM S. 157, Fig. 1). Das Herstellungsverfahren vereinfacht sich dabei erheblich, da die leitenden Verbindungen gleichzeitig mit den Elektroden hergestellt werden können und somit keine zusätzlichen Ver-connects that electrodes are connected to each other under and over the second insulating layer (see Solid State Circuits Conference, 72 Record NEREM p. 157, Fig. 1). The manufacturing process is simplified considerably, since the conductive connections can be made at the same time as the electrodes and thus no additional
VPA 9/710/4018 -3- VPA 9/710/4018 -3-
509846/0563509846/0563
fahrensschritte erfordern. Andererseits entstehen aber als wesentlicher Nachteil die platzraubenden Überkreuzungen der leitenden Verbindungen.require driving steps. On the other hand, the space-consuming crossovers arise as a major disadvantage the conductive connections.
Aufgabe der vorliegenden Erfindung ist es, Informationsspeicher der eingangs genannten Art anzugeben, bei denen die platzraubenden Überkreuzungen der leitenden Verbindungen vermieden werden können und damit die Erzielung einer höheren Elementdichte erlauben, und deren Herstellung sich durch möglichst wenig Zusatzaufwand an Verfahrensschritten von denen des Stalles der Technik unterscheidet.The object of the present invention is to store information of the type mentioned at the beginning, in which the space-consuming crossovers of the conductive connections are avoided can be and thus allow the achievement of a higher element density, and their production through Differentiates as little additional effort as possible in procedural steps from those of the stable of technology.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß in jeder Zeile die Elektrodenbereiche abwechselnd höhere und niedrigere Dotierungen aufweisen und daß in jeder Spalte und ihren Nachbarspalten zeilenweise die Elektrodenbereiche der Nachbarspalten gegenüber dem Elektrodenbereich der Spalte abwechselnd höhere und niedrigere Dotierungen aufweisen.The object is achieved according to the invention in that in each row the electrode areas are alternately higher and have lower doping levels and that in each column and its neighboring columns the electrode regions line by line of the neighboring columns have alternating higher and lower doping than the electrode area of the column.
Eine erste bevorzugte Ausführungsform des erfindungsgemäßen Informationspeichers ist dabei so gekennzeichnet, daß in jeder zweiten Spalte die Elektrodenbereiche ausschließlich die Dotierung des Substrates aufweisen und daß in den übrigen Spalten die Elektrodenbereiche abwechselnd höher und niedriger dotiert sind als das Substrat.A first preferred embodiment of the information memory according to the invention is characterized in that in each second column, the electrode areas have exclusively the doping of the substrate and that in the rest Columns the electrode areas are alternately higher and lower doped than the substrate.
Eine andere bevorzugte Ausführungsform des erfindungsgemäßen Informationsspeichers zeichnet sich dadurch aus, daß in jeder Spalte die Elektrodenbereiche abwechselnd die gleiche und eine höhere Dotierung als das Substrat aufweisen.Another preferred embodiment of the information memory according to the invention is characterized in that in in each column the electrode areas alternately have the same doping and a higher doping than the substrate.
Eine weitere Ausführungsform des erfindungsgemäßen Informationsspeichers zeichnet sich dadurch aus, daß in jeder Spalte die Elektrodenbereiche abwechselnd die gleiche und eine niedrigere Dotierung als das Substrat aufweisen.Another embodiment of the information memory according to the invention is characterized in that in each column the electrode areas alternate the same and a lower one Have doping as the substrate.
VPA 9/710/4018 * -4-VPA 9/710/4018 * -4-
B09848/0b63B09848 / 0b63
Der Vorteil des erfindungsgemäßen Informationsspeichers gegenüber denen des Standes der Technik besteht darin, daß zum einen die platzraubenden Überkreuzungen der leitenden Verbindungen vermieden, d.h. die Elektroden in jeder Spalte miteinander verbunden werden können, wodurch eine um mindestens 30% höhere Elementdichte als bisher erzielt werden kann, (Literatursteile: TI makes 4096-bit CCD shift register" Electronics, March 1, 1973» Seite 42) zum anderen erfordert die Herstellung höchstens vier zusätzliche Verfahrensschritte (2x Ätzen, 2x Implantieren) und höchstens zwei zusätzliche Masken. Die geradlinige Leitungsführung bedeutet zugleich eine höhere Ausbeute. Die zusätzlich erforderlichen Verfahrensschritte sind in Bezug auf Justiergenauigkeit unkritisch. The advantage of the information memory according to the invention compared to those of the prior art is that on the one hand the space-consuming crossovers of the conductive Connections avoided, i.e. the electrodes in each column can be connected to one another, whereby one by at least 30% higher element density than before can be achieved, (Literature parts: TI makes 4096-bit CCD shift register " Electronics, March 1, 1973 »page 42) on the other hand, the production requires a maximum of four additional process steps (2x etching, 2x implantation) and a maximum of two additional masks. The straight line routing means at the same time a higher yield. The additional procedural steps required are not critical in terms of adjustment accuracy.
Weitere Erläuterungen werden anhand von Figuren gegeben.Further explanations are given on the basis of figures.
Figur 1 zeigt in Draufsicht die Elektrodenanordnung mit den leitenden Verbindungen eines Informationsspexchers des Standes der Technik.FIG. 1 shows a plan view of the electrode arrangement with the conductive connections of an information spexcher State of the art.
Figur 2 zeigt in Draufsicht die Elektrodenanordnung mit den leitenden Verbindungen der ersten bevorzugten Ausführungsform des erfindungsgemäßen Informationsspeichers mit Kennzeichnung der unterschiedlich dotierten Elektrodenbereiche.Figure 2 shows a plan view of the electrode arrangement with the conductive connections of the first preferred embodiment of the information memory according to the invention with identification of the differently doped electrode areas.
Figur 3 zeigt einen schematischen Querschnitt durch die erste bevorzugte Ausführungsform des erfindungsgemäßen Informationsspeichers entlang einer Zeile die niedriger als das Substrat dotierte Elektrodenbereiche enthält und darunter den qualitativen Verlauf des Oberflächenpotentials in Abhängigkeit von Takt spannungen.Figure 3 shows a schematic cross section through the first preferred embodiment of the invention Information memory along a line that contains less than the substrate doped electrode areas and including the qualitative course of the surface potential as a function of clock voltages.
Figur 4 zeigt einen schematischen Querschnitt entlang einer Zeile die höher als das Sub strat dotierte Bereiche enthält und darunter den qualitativen Verlauf des Oberflächenpotentials in Abhängigkeit von Taktspannungen.FIG. 4 shows a schematic cross section along a line which contains regions doped more highly than the substrate and below it the qualitative course of the surface potential as a function of clock voltages.
Figur 5 zeigt in Draufsicht die Elektrodenanordnung derFIG. 5 shows the electrode arrangement of FIG
TO 9/710/40« B0 9846/0 56 3 "5"TO 9/710/40 « B0 9846/0 56 3" 5 "
2421Q242421Q24
anderen Ausführungsform rait Kennzeichnung der unterschiedlich dotierten Elektrodenbereiche.other embodiment rait marking the different doped electrode areas.
In Figur 1 ist ein Informationsspeicher des Standes der Technik in Draufsicht dargestellt. Über einer gestuften elektrisch isolierenden Schicht sind parallel verlaufende Elektrodenreihen mit den Elektroden 11 und 12 aufgebracht. Die Elektroden 12 liegen dabei tiefer als die Elektroden 11. In der Si-Al-Gate-Technik oder Al-AlpO-z-Al-Technik überlappen die Ränder der Elektroden 11 die Elektroden 12 etwas. Dadurch liegen die Ränder der Elektroden 12 unter den Elektroden 11. In Figur 1 sind deshalb die Ränder der Elektroden 12 gestrichelt dargestellt. Außerdem liegen die Elektroden 12 unter einer zweiten Isolierschicht die hier der Einfachheit halber nicht dargestellt ist« Die Elektroden 11 und 12 benachbarter Elektrodenreihen sind paarweise durch Streifen 111 und 121 aus leitendem Material verbunden. Die Streifen 121 laufen dabei unter den darüberliegenden Streifen 111 durch und sind durch die zweite elektrisch isolierende Schicht voneinander getrennt. Die zweite elektrisch isolierende Schicht besteht bei der Si-Al-Gate-Technik aus SiO0, bei der Al-Al0Ox-Al-TeCbHIk aus Al0O,. Die Pfeile geben die Informationsübertragungsrichtung für den Fall, an, daß in der oberen Reihe jeweils eine Elektrode 11 und einer rechts davon liegende benachbarte Elektrode 12 an gleicher Phase liegen.In Figure 1, an information memory of the prior art is shown in plan view. Parallel rows of electrodes with electrodes 11 and 12 are applied over a stepped electrically insulating layer. The electrodes 12 are deeper than the electrodes 11. In the Si-Al gate technique or Al-AlpO-z-Al technique, the edges of the electrodes 11 overlap the electrodes 12 somewhat. As a result, the edges of the electrodes 12 lie below the electrodes 11. In FIG. 1, the edges of the electrodes 12 are therefore shown in dashed lines. In addition, the electrodes 12 are under a second insulating layer, which is not shown here for the sake of simplicity. The electrodes 11 and 12 of adjacent rows of electrodes are connected in pairs by strips 111 and 121 of conductive material. The strips 121 run through under the overlying strips 111 and are separated from one another by the second electrically insulating layer. The second electrically insulating layer is in the Si-Al-gate technique of SiO 0, wherein Al-Al 0 O x -Al-O TeCbHIk from Al 0 ,. The arrows indicate the direction of information transmission in the event that an electrode 11 and an adjacent electrode 12 to the right of it are in the same phase in the top row.
In Figur 2 ist ein Ausschnitt aus der ersten bevorzugten Ausführungsform des erfindungsgemäßen Informationsspeichers in Draufsicht dargestellt. Die Elektroden 21 und 22 sind matrixförmig in Spalten (von oben nach unten) und Zeilen (waagrecht) angeordnet und durch spaltförmige Zwischenräume 23 voneinander getrennt. Die Elektroden jeder Spalte sind durch Streifen 24 aus leitendem Material miteinander verbunden. Als Material verwendet man dafür am besten das gleiche Material, als für die Elektroden, was die Herstellung vereinfacht,In Figure 2 is a section from the first preferred Embodiment of the information memory according to the invention shown in plan view. The electrodes 21 and 22 are Arranged in a matrix in columns (from top to bottom) and rows (horizontally) and through gap-shaped spaces 23 separated from each other. The electrodes of each column are interconnected by strips 24 of conductive material. As a material it is best to use the same material as for the electrodes, which simplifies the production,
VPA 9/710/4018 -6-VPA 9/710/4018 -6-
509846/0563509846/0563
da die leitenden Verbindungen nicht gesondert hergestellt werden müssen. Die schräg von links oben nach rechts unten schraffierten Elektroden 21 deuten an, daß ihr Elektrodenbereich, d.h. der Bereich im Substrat unter der Elektrode niedriger als das Substrat dotiert ist. Die schräg von links unten nach rechts oben schraffierten Elektroden 21 deuten an, daß ihr Elektrodenbereich höher als das Substrat dotiert ist. Die Pfeile geben wieder die Informationsübertragungsrichtung an,wenn jeweils eine Elektrode 21 und eine rechts daneben liegende Elektrode an gleicher Phase liegen.since the conductive connections are not made separately have to. The electrodes 21 hatched obliquely from top left to bottom right indicate that their electrode area, i.e. the Area in the substrate under the electrode is less doped than the substrate. The diagonally from bottom left to right Electrodes 21 hatched above indicate that their electrode area is more heavily doped than the substrate. Give the arrows again indicates the direction of information transmission, if in each case an electrode 21 and an electrode lying to the right of it are in the same phase.
In Figur 3 ist schematisch der Querschnitt entlang der Linie III-III in Figur 2 und darunter der qualitative Verlauf des Oberflächenpotentials in Abhängigkeit von den Taktspannungen 0* und 0p dargestellt. Über dem Substrat 31 ist die erste elektrisch isolierende Schicht 32 aufgebracht. Auf der Oberfläche dieser Schicht befinden sich die Elektroden 21 und 22. Die Bereiche 33 unter den Elektroden sind niedriger als das Substrat dotiert. Dies bedeutet, daß in diesen BereichJM.as Oberflächenpotential betragsmäßig größer als in den rechts benachbarten Bereichen wird. Bei η-dotiertem Substrat wird das Oberflächenpotential demnach negativer. Beim Betrieb des Informationsspeichers werden zwei benachbarte Spalten an eine gemeinsame Taktleitung gelegt. An die beiden Taktleitungen (Zwei-Phasen-Betrieb!) werden Taktspannungen 01 und 0p gelegt. Die Rechteckkurve J>k zeigt die den einzelnen Elektrodenpaaren zugeordnetei Taktspannungen. Die Kurve 35 zeigt den zugehörigen Verlauf des Oberflächenpotentials (η-Dotierung im Substrat vorausgesetzt) wobei die Bezugslinie den Potentialwert 0 repräsentiert und der nach oben gerichtete Pfeil in positive Richtung aufweist. Die gestrichelte Kurve zeigt den Potentialverlauf, wenn das Substrat nicht unterschiedlich dotiert wäre. Aus dem unsymmetrisehen Verlauf der Kurve 35 resultiert die Vorzugsrichtung der Ladungsübertragung, die hier von rechts nach links erfolgt. Bei Verwendung von p-dotiertem Substrat erhält man für den Potentialverlauf.eine Kurve die aus der dargestellten Kurve 35 durch Spiegelung an derIn Figure 3, the cross section along the line III-III in Figure 2 and below the qualitative course of the surface potential as a function of the clock voltages 0 * and 0p is shown. The first electrically insulating layer 32 is applied over the substrate 31. The electrodes 21 and 22 are located on the surface of this layer. The areas 33 under the electrodes are less doped than the substrate. This means that in this area the surface potential becomes larger in magnitude than in the areas adjacent to the right. In the case of η-doped substrates, the surface potential is therefore more negative. When operating the information memory, two adjacent columns are connected to a common clock line. Clock voltages 0 1 and 0p are applied to the two clock lines (two-phase operation!). The rectangular curve J> k shows the clock voltages assigned to the individual electrode pairs. The curve 35 shows the associated course of the surface potential (assuming η-doping in the substrate), the reference line representing the potential value 0 and the arrow pointing upwards pointing in the positive direction. The dashed curve shows the potential curve if the substrate were not doped differently. The preferred direction of the charge transfer, which here takes place from right to left, results from the asymmetrical course of curve 35. When using a p-doped substrate, a curve is obtained for the potential curve that is shown in the curve 35 by reflection on the
VPA 9/710/4018 609846/0563 "7" VPA 9/710/4018 609846/056 3 " 7 "
Bezugslinie 36 entsteht.Reference line 36 is created.
In Figur 4 ist schematisch der Querschnitt entlang der Linie IV-IV in Figur 2 und darunter entsprechend der Figur 3 der qualitative Verlauf des Oberflächenpotentials wieder in Abhängigkeit von den Taktspannungen 0. und 02 dargestellt. Der Unterschied zu Figur 3 besteht lediglich darin, daß jetzt die Bereiche 34 höher als das Substrat dotiert sind, was zu dem durch die Kurve 35 dargestellten Verlauf des Oberflächenpotentials führt (η-Dotierung vorausgesetzt). Das Oberflächenpotential wird bei höherer Dotierung betragsmäßig kleiner. Die Kurve rückt deshalb näher an die Bezugslinie 36 heran. Die Ladungsübertragung erfolgt jetzt von links nach rechts.In FIG. 4, the cross-section along the line IV-IV in FIG. 2 and, below it, in accordance with FIG. 3, the qualitative profile of the surface potential is shown again as a function of the clock voltages 0 and 0 2. The only difference from FIG. 3 is that the regions 34 are now doped higher than the substrate, which leads to the surface potential profile shown by curve 35 (assuming η doping). The amount of the surface potential decreases with higher doping. The curve therefore moves closer to the reference line 36. The charge is now transferred from left to right.
In Figur 5 ist ein Ausschnitt aus der anderen bevorzugten Ausführungsform des erfindungsgemäßen Informationsspeichers in Draufsicht dargestellt. Der Unterschied zu dem in Figur dargestellten Informationsspeichers liegt lediglich in der Dotierung der Elektrodenbereiche* Die schraffierten Elektroden deuten an, daß ihre Elektrodenbereiche höher als das übrige Substrat dotiert sind. Es entsteht so eine schachbrettartige Unterteilung in Bereiche unterschiedlicher Dotierung. Die Elektrodenbereiche sind entweder gleich oder höher als das Substrat dotiert. Dies hat den Vorteil, daß man nur eine Implantation ausführen muß. Selbstverständlich kann man die schraffierten Bereiche in Figur 5 anstatt höher auch niedriger als das Substrat dotieren, was zu einer weiteren Ausführungsform führt.In FIG. 5, a section from the other is preferred Embodiment of the information memory according to the invention shown in plan view. The difference from that in figure The information memory shown is only in the doping of the electrode areas * The hatched electrodes indicate that their electrode areas are more heavily doped than the rest of the substrate. The result is a checkerboard-like Subdivision into areas of different doping. The electrode areas are either equal to or higher than that Substrate doped. This has the advantage that only one implantation has to be carried out. Of course you can Hatched areas in Figure 5 instead of doping higher also lower than the substrate, leading to a further embodiment leads.
Bei der Herstellung eines erfindungsgemäßen Informationsspeichers eignen sich besonders die Al-AlpO^-Al-Technik und die Si-Al-Gate-Technik. Es sei darauf hingewiesen, daß die Oberfläche der ersten elektrisch isolierenden Schicht nicht eben zu sein braucht bzw. daß die Elektroden nicht in einer Ebene zu liegen brauchen. Es ist durchaus möglich, beispielsweiseIn the production of an information memory according to the invention, the Al-AlpO ^ -Al technology and are particularly suitable the Si-Al gate technology. It should be noted that the Surface of the first electrically insulating layer does not need to be flat or that the electrodes are not in one Need to lie flat. It is quite possible, for example
VPA 9/710/4018 -8-VPA 9/710/4018 -8-
509846/0b63509846 / 0b63
242T024242T024
-δ--δ-
die durch eine gestufte Isolierschicht festgelegte Vorzugsrichtung durch Dotierung umzukehren. Danach ist bei der Herstellung auch die übliche Si-Al-Gate-Technik, bei der benachbarte Elektroden über einem Oxid unterschiedlicher Dicke aufgebracht wird, geeignet. Auch die Methode der Sehrägbedampfung eignet sich danach für die Herstellung der Speicher.to reverse the preferred direction defined by a stepped insulating layer by doping. After that, the Production also uses the usual Si-Al gate technology, in which adjacent electrodes are placed over an oxide of different types Thickness is applied, suitable. The method of sawing steaming is then also suitable for production the memory.
Die gegenüber der bekannten Herstellung in Si-Al-Gate-Technik bzw. Al-AlpO^-Al-Technik abweichenden Verfahrensschritte sind für die erste bevorzugte Ausführungsform folgende: Nach Herstellung der Spalten in Form durchgehender Bahnen mit den Elektroden 22 und der zweiten elektrisch isolierenden Schicht werden die Bereiche zwischen diesen Spalten bis auf die Stellen, an denen stärker (schwächer) dotierte Elektrodenbereiche entstehen sollen zum Schutz gegen Dotierung abgedeckt (beispielsweise mit Fotolack oder Polysilizium). Anschließend werden die freien Bereiche so dotiert, daß dort eine stärkere (schwächere) Dotierung entsteht. In einem nächsten Schritt wird die Abdeckung entfernt und die ganze Oberfläche so dotiert, daß in den ursprünglich abgedeckten Bereichen zwischen den Spalten eine schwächere (stärkere) Dotierung erzeugt wird. Die Spalten mit den Elektroden 22 stellen dabei einen Dotierungsschutz für deren Elektrodenbereiche dar. Selbstverständlich kann die Reihenfolge der Verfarensschritte derart vertauscht werden, daß die Abdeckung zum Schutz gegen eine Dotierung erst dann aufgebracht wird, wenn in einem ersten Schritt alle Elektrodenbereiche dotiert worden sind. Für die stärkere Dotierung nimmt man - u Substrat vorausgesetzt - beispielsweise Phosphor, für die niedrigere Bor.The process steps differ from the known production using Si-Al gate technology or Al-AlpO ^ -Al technology the following for the first preferred embodiment: After the columns have been produced in the form of continuous tracks with the electrodes 22 and the second electrically insulating layer, the areas between these gaps are up to the points at which more (less) doped electrode areas are to be created are covered to protect against doping (for example with photoresist or polysilicon). Then the free areas are doped so that there a stronger (weaker) doping arises. In a next step, the cover is removed and the whole Surface doped in such a way that in the originally covered areas between the gaps a weaker (stronger) Doping is generated. The gaps with the electrodes 22 provide doping protection for their electrode areas . Of course, the order of the Verfarenssteps can be reversed in such a way that the cover is only applied to protect against doping when all electrode areas are doped in a first step have been. For the heavier doping one takes - assuming the substrate - for example phosphorus, for the lower one Boron.
Bei der Herstellung der anderen bevorzugten Ausführungsform (Figur 5) wird die Oberfläche der ersten isolierenden Schicht mit einer Schutzschicht bedeckt, die nur die zu dotierendenIn the manufacture of the other preferred embodiment (Figure 5), the surface of the first insulating layer covered with a protective layer covering only those to be doped
VPA 9/710/4018 -9- VPA 9/710/4018 -9-
509846/0563509846/0563
Bereiche frei läßt. Diese Bereiche werden stärker oder schwächer als das Substrat dotiert. Nach Entfernen der Schutzschicht werden nach bekannten Verfahren die Elektroden aufgebracht (z.B. in Si-Al-Gate-Technik, Al-Al20,-Al-Technik, Schrägbedampfung).Leaves areas free. These areas are doped more or less than the substrate. After the protective layer has been removed, the electrodes are applied using known methods (for example using Si-Al gate technology, Al-Al 2 O, -Al technology, oblique vapor deposition).
4 Patentansprüche4 claims
5 Figuren5 figures
VPA 9/710/4018 . -10-VPA 9/710/4018. -10-
509846/0563509846/0563
Claims (4)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742421024 DE2421024A1 (en) | 1974-04-30 | 1974-04-30 | CHARGE-COUPLED INFORMATION MEMORY WITH LEFT-RIGHT ORGANIZATION FOR TWO-PHASE OPERATION |
| NL7504592A NL7504592A (en) | 1974-04-30 | 1975-04-17 | LOAD LINKED INFORMATION MEMORY WITH LEFT-RIGHT ORGANIZATION FOR TWO-PHASE OPERATION. |
| IT2264275A IT1037501B (en) | 1974-04-30 | 1975-04-23 | MEMORY OF INFORMATION TO OFFICES COUPLED WITH ORGANIZATION YOU NEED RIGHT FOR OPERATION AT DJE FUSI |
| FR7513205A FR2269772A1 (en) | 1974-04-30 | 1975-04-28 | Charge transfer data memory - with data circulated in opposite directions in adjacent data channels |
| JP5194775A JPS5118485A (en) | 1974-04-30 | 1975-04-28 | DENKAKETSUGOGATAJOHOKIOKUSOCHI |
| BE155975A BE828613A (en) | 1974-04-30 | 1975-04-30 | LOAD TRANSFER INFORMATION MEMORY WITH LEFT-RIGHT ORGANIZATION FOR TWO-PHASE OPERATION |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742421024 DE2421024A1 (en) | 1974-04-30 | 1974-04-30 | CHARGE-COUPLED INFORMATION MEMORY WITH LEFT-RIGHT ORGANIZATION FOR TWO-PHASE OPERATION |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2421024A1 true DE2421024A1 (en) | 1975-11-13 |
Family
ID=5914390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742421024 Pending DE2421024A1 (en) | 1974-04-30 | 1974-04-30 | CHARGE-COUPLED INFORMATION MEMORY WITH LEFT-RIGHT ORGANIZATION FOR TWO-PHASE OPERATION |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS5118485A (en) |
| BE (1) | BE828613A (en) |
| DE (1) | DE2421024A1 (en) |
| FR (1) | FR2269772A1 (en) |
| IT (1) | IT1037501B (en) |
| NL (1) | NL7504592A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0006465A1 (en) * | 1978-06-30 | 1980-01-09 | International Business Machines Corporation | Dual-channel charge-coupled semi-conductor device |
-
1974
- 1974-04-30 DE DE19742421024 patent/DE2421024A1/en active Pending
-
1975
- 1975-04-17 NL NL7504592A patent/NL7504592A/en unknown
- 1975-04-23 IT IT2264275A patent/IT1037501B/en active
- 1975-04-28 FR FR7513205A patent/FR2269772A1/en not_active Withdrawn
- 1975-04-28 JP JP5194775A patent/JPS5118485A/en active Pending
- 1975-04-30 BE BE155975A patent/BE828613A/en unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0006465A1 (en) * | 1978-06-30 | 1980-01-09 | International Business Machines Corporation | Dual-channel charge-coupled semi-conductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| NL7504592A (en) | 1975-11-03 |
| JPS5118485A (en) | 1976-02-14 |
| FR2269772A1 (en) | 1975-11-28 |
| BE828613A (en) | 1975-08-18 |
| IT1037501B (en) | 1979-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102005049279B3 (en) | Semiconductor memory device and manufacturing method | |
| DE3929129C2 (en) | ||
| DE3539234C2 (en) | EPROM memory matrix with symmetrical elementary MOS cells and method for writing into the memory | |
| DE60121785T2 (en) | ACTIVE TFT MATRIX FOR AN OPTICAL SENSOR WITH A LIGHT-SENSITIVE SEMICONDUCTOR LAYER, AND OPTICAL SENSOR WITH SUCH A MATRIX | |
| DE19843979C1 (en) | Memory cell array, for a FeRAM or DRAM, has trench bottom and ridge crest planar transistors with source regions connected by bit lines angled to word lines | |
| DE2852049C2 (en) | Read-only memory | |
| DE3037431A1 (en) | METHOD FOR THE PRODUCTION OF ELECTRICALLY PROGRAMMABLE FIXED VALUE STORAGE IN MOS TECHNOLOGY | |
| DE4341698B4 (en) | Semiconductor component with a storage capacitor and method for its production | |
| DE4109774A1 (en) | DRAM DEVICE WITH A STORAGE CELL FIELD WITH SHARED BIT LINES | |
| DE2148948C3 (en) | Memory arrangement with one-transistor memory elements | |
| DE19849938B4 (en) | Flash memory and method for its production | |
| DE2454705A1 (en) | CHARGE COUPLING ARRANGEMENT | |
| EP0936673A1 (en) | Memory cell array and corresponding manufacturing process | |
| DE19708031B4 (en) | Non-volatile semiconductor memory and method for its production | |
| DE2523221A1 (en) | CONSTRUCTION OF A PLANAR INTEGRATED CIRCUIT AND METHOD FOR MANUFACTURING IT | |
| DE19822523B4 (en) | A nonvolatile semiconductor memory cell, a nonvolatile semiconductor memory device, and a method of manufacturing a nonvolatile semiconductor memory device | |
| DE2342923C2 (en) | Method for producing a two-phase charge transfer arrangement and two-phase charge transfer arrangement produced according to this method | |
| DE4123158C2 (en) | Method for producing conductor layer sections aligned parallel to one another | |
| DE19724222B4 (en) | DRAM | |
| EP0596975B1 (en) | Compact semiconductor store arrangement and process for its production | |
| DE4140173C2 (en) | DRAM and method for its production | |
| DE2421024A1 (en) | CHARGE-COUPLED INFORMATION MEMORY WITH LEFT-RIGHT ORGANIZATION FOR TWO-PHASE OPERATION | |
| DE3425072A1 (en) | STORAGE CELL WITH A SEMICONDUCTOR SUBSTRATE | |
| DE69331602T2 (en) | Method for producing a highly integrated nonvolatile semiconductor memory device | |
| DE2547447A1 (en) | METHOD OF APPLYING A CONDUCTOR PATTERN WITH SMALL DISTANCING PARTS, IN PARTICULAR IN THE PRODUCTION OF SEMI-CONDUCTOR ARRANGEMENTS |