DE2412924C3 - Method of manufacturing a semiconductor diode - Google Patents

Method of manufacturing a semiconductor diode

Info

Publication number
DE2412924C3
DE2412924C3 DE19742412924 DE2412924A DE2412924C3 DE 2412924 C3 DE2412924 C3 DE 2412924C3 DE 19742412924 DE19742412924 DE 19742412924 DE 2412924 A DE2412924 A DE 2412924A DE 2412924 C3 DE2412924 C3 DE 2412924C3
Authority
DE
Germany
Prior art keywords
layer
epitaxial layer
semiconductor
ohmic contact
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19742412924
Other languages
German (de)
Other versions
DE2412924B2 (en
DE2412924A1 (en
Inventor
Sergej Fedorovic Moskva Kausov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19742412924 priority Critical patent/DE2412924C3/en
Publication of DE2412924A1 publication Critical patent/DE2412924A1/en
Publication of DE2412924B2 publication Critical patent/DE2412924B2/en
Application granted granted Critical
Publication of DE2412924C3 publication Critical patent/DE2412924C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren der im Oberbegriff des Anspruchs 1 vorausgesetzten Gattung. ωThe invention relates to a method of the type assumed in the preamble of claim 1. ω

Halbleiterdioden, die eine solche Zweisehiehtenstriiktur aufweisen, finden bereits weite Verwendung. Der spezifische Widerstand der einen Schicht übertrifft den spezifischen Widerstand der anderen um einen Faktor von 100 und mehr, und die Schicht mit dem größeren br> spezifischen Widerstand weist eine verhältnismäßig geringe Dicke auf. Hierbei ist die Fläche des an der Schicht mit dem größeren spezifischen WiderstandSemiconductor diodes which have such a bilateral structure are already in widespread use. The specific resistance of one layer exceeds the specific resistance of the other by a factor of 100 and more, and the layer with the greater br > specific resistance has a relatively small thickness. Here is the area of the layer with the greater specific resistance anliegenden ohmschen Kontaktes ungefähr gleich der Fläche des pn-Überganges. Dies hat zur Folge, daß der pn-Übergang an der Stelle seines Austritts an der Oberfläche der Struktur in die Nähe des an der Schicht mit dem größeren spezifischen Widerstand anliegenden ohmschen Kontaktes gerät, wodurch große Ableitungsströme entstehen und ein Oberflächendurchschlag des Halbleiterüberganges bei einem Halbleiter ermöglicht wird. Das Verhältnis der bei minimaler und müjcimaler Sperrspannung gemessenen Kapazitäten der Halbleiterdiode ist äußerst niedrig und hat einen Wert von 4 bis 5.adjacent ohmic contact is approximately the same as that Area of the pn junction. This has the consequence that the pn junction at the point of its exit at the The surface of the structure is close to that of the layer with the greater resistivity ohmic contact device, which results in large leakage currents and a surface breakdown of the Semiconductor transition is made possible in a semiconductor. The ratio of the at minimal and müjcimaler The reverse voltage measured capacitance of the semiconductor diode is extremely low and has a value of 4 until 5.

Aus der DE-AS 12 Π 336 ist eine Zweischicht-Halbleiterdiode mit unterschiedlichen spezifischen Widerständen der Schichten bekannt, bei der die Dicke der Schicht mit dem größeren spezifischen Widerstand die maximale Dicke des Bereichs der Raumladung bei Sperr-Vorspannung überschreitet und der .Tiinimale Abstand des ohmschen Kontakts bis zum Austritt des pn-Übergangs an der Diodenoberfläche weniger als die doppelte Dicke der Schicht mit dem größeren spezifischen Widerstand ausmacht Die Herstellung kann nach der Legierungsmethode, Diffusionsmethode, durch Ziehen und nach anderen Verfahren erfolgen.From DE-AS 12 Π 336 a two-layer semiconductor diode with different specific resistances of the layers is known, in which the thickness of the The layer with the greater specific resistance has the maximum thickness of the area of the space charge Reverse bias exceeds and the .Tiinimale Distance from the ohmic contact to the exit of the pn junction at the diode surface is less than that twice the thickness of the layer with the greater resistivity makes up the manufacture can be done by the alloying method, diffusion method, drawing and other methods.

Aus der DE-AS 10 46 782 ist eine Zweischicht-Halbleiterdiode mit nicht konkret angegebenem spezifischen Widerstandsunterschied der Schichten bekannt, wobei die Dicke der zwei Schichten zusammen beispielsweise 0,07 mm beträgt, auf die Dicke der Schicht mit dem größeren spezifischen Widerstand im Verhältnis zur Raumladungsdicke nicht eingegangen wird und der Abstand zwischen der äußeren pn-Grenze und dem Rande der Gegenelektrode ein Mehrfaches des Abstandes zwischen den Flächen der beiden Elektroden beträgt. Die Herstellung der Diode soll durch ein Legierungsverfahren erfolgen.From DE-AS 10 46 782 a two-layer semiconductor diode is not specifically specified The difference in resistance between the layers is known, the thickness of the two layers together for example 0.07 mm, to the thickness of the layer with the greater specific resistance in relation to Space charge thickness is not included and the distance between the outer pn limit and the Edge the counter electrode a multiple of the distance between the surfaces of the two electrodes amounts to. The diode is to be manufactured using an alloying process.

Schließlich ist aus der DE-OS 16 14 897 eine Zenerdiode bekannt, und im Zusammenhang damit sind Abschätzungen der Raumladun?szonendicke und Schichtdicken angegeben und anschließend Ausführungen über das Herstellungsverfahren gemacht, wonach auf einem niederohmigen Halbleitersubstrat ein höherohmiges Halbleitermaterial gleichen Leitungstyps epitaktisch abgeschieden wird und darin eine Zone mit solchem Dotierungsgrad eindiffundiert wird, daß sie niederohmiger als die epitaktische Schicht ist.Finally, from DE-OS 16 14 897 a Zener diode is known, and in connection with it Estimates of the space charge zone thickness and layer thicknesses are given and then statements about the manufacturing process are made, according to which a higher-resistance semiconductor material of the same conductivity type is epitaxially deposited on a low-resistance semiconductor substrate and a zone therein with is diffused in such a doping level that it has a lower resistance than the epitaxial layer.

Der Erfindung liegt die Aufgabe zugrunde, das Verfahren der im Oberbegriff des Anspruchs 1 vorausgesetzten Gattung dahingehend zu verbessern, daß die Senkung der elektrischen Feldstärke an der Oberfläche der Halbleiterdiode gegenüber der Feldstärke in deren Volumen noch vollkommener gewährleistet wird und damit größere Durchbruchsspannungen sowie ein höheres Kapazitätsverhältnis mit und ohne maximale angelegte Sperrspannung erreichbar sind.The invention is based on the object of improving the method of the type presupposed in the preamble of claim 1 to the effect that the Reduction of the electric field strength on the surface of the semiconductor diode compared to the field strength in it Volume is guaranteed even more perfectly and thus greater breakdown voltages as well higher capacitance ratio can be achieved with and without maximum applied reverse voltage.

Diese Aufgabe wird erfindungsgemäß bei einem Verfahren nach dem Oberbegriff des Anspruchs 1 durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.This object is achieved according to the invention in a method according to the preamble of claim 1 the characterizing features of claim 1 solved.

Weitere Ausgestaltungen der Erfindung sind in den Ansprüchen 2 bis 4 gekennzeichnet.Further embodiments of the invention are shown in Claims 2 to 4 characterized.

Das erfindungsgemäße Verfahren gewährleistet einen sicheren Betrieb der Halbleiterdiode dank der Dicke der Halbletterschicht mit dem größeren spezifischen Widerstand sowie dank dem Abstand deren ohmschen Kontaktes von der Austrittsstelle des pn-Übergangcs an der Oberfläche der Struktur, weil dies eine beträchtliche Senkung der elektrischen Feldstärke an der Oberfläche der Struktur gegenüberThe inventive method ensures safe operation of the semiconductor diode thanks to the Thickness of the half-liter layer with the greater resistivity and thanks to the distance between them ohmic contact from the exit point of the pn junction cs on the surface of the structure because this compared to a considerable reduction in the electric field strength at the surface of the structure

der Feldstärke im Volumen der Sturktur bewirkt.causes the field strength in the volume of the structure.

Die Erfindung soll nachstehend in einer Beschreibung von Ausführungsbeispielen anhand der Zeichnung näher erläutert werden; darin zeigtThe invention is intended below in a description of exemplary embodiments with reference to the drawing be explained in more detail; in it shows

Fig. 1 einen Schnitt durch eine Halbleiterdiode, bei der der pn-übergang an der Spitenfläche austritt;Fig. 1 is a section through a semiconductor diode, at which the pn junction exits at the tip surface;

Fig.2 einen Schnitt durch eine Halbleiterdiode, bei der der pn-Obergang an deren Stirnfläche seitlich rings um den ohmschen Kontakt austritt, und F i g. 3 eine Draufsicht der Halbleiterdiode in F i g. 2.2 shows a section through a semiconductor diode in which the pn junction is laterally ringed on its end face around the ohmic contact emerges, and F i g. 3 is a plan view of the semiconductor diode in FIG. 2.

Die Halbleiterstruktur der erfindungsgemäß hergestellten Diode wird bzw. ist durch zwei Schichten 1 und 2 vom n- bzw. p-Leitungstyp gebildet. Der spezifische Widerstand der Schicht ΐ muß um das mindestens lOOfache größer als der spezifische Widerstand der Schicht 2 sein. Diese Schichten bilden einen an der Seitenfläche der Struktur austretenden pn-übergang 3.The semiconductor structure of the diode produced according to the invention is or is made up of two layers 1 and 2 formed by the n or p conduction type. The specific resistance of the layer ΐ must be at least 100 times greater than the specific resistance of layer 2. These layers form one at the Side surface of the structure exiting pn junction 3.

Die Wahl der spezifischen Widerstände der Schichten 1 und 2 hängt von der Bestimmung der Halbleiterdiode ab.The choice of the specific resistances of layers 1 and 2 depends on the determination of the semiconductor diode away.

So wird dieses Verhältnis für Hochspannungsdioden gleich oder größer als 1000 und dementsprechend die Dicke der Schicht 2 gewählt, wodurch eine höhere Durchbruchsspannung eines Halbleiter-pn-Überganges sowohl im Strukturvolumen als auch an der Stelle dessen Austritts an der Oberfläche erreicht wird. Die Oberfläche der Halbleiterstruktur ist seitens der Schicht 1 durch eine Isolierschicht 4 geschützt, die ein Fenster 5 aufweist, in dem ein ohmscher Kontakt 6 untergebracht ist.So this ratio for high voltage diodes is equal to or greater than 1000 and accordingly the Thickness of layer 2 selected, resulting in a higher breakdown voltage of a semiconductor pn junction both in the structure volume and at the point where it emerges from the surface. the The surface of the semiconductor structure is protected on the part of the layer 1 by an insulating layer 4 which forms a window 5 has, in which an ohmic contact 6 is housed is.

Die Dicke f/der Epitaxialschicht 1 mit dem größeren spezifischen Widerstand im Abschnitt unterhalb des ohmschen Kontaktes 6 wird gleich der Breite des Raumladungsgebiets bei einer Spannung, die geringer als die Durchbruchsspannung der Struktur ist.The thickness f / of the epitaxial layer 1 with the larger one specific resistance in the section below the ohmic contact 6 is equal to the width of the Space charge area at a voltage that is less than the breakdown voltage of the structure.

Die Breite des Raumladungsgebiets und die Durchbruchsspannung werden in Abhängigkeit von der Störstellenkonzentration und -verteilung im Raum des pn-Überganges nach bekannten Beziehungen ermittelt.The width of the space charge region and the breakdown voltage are dependent on the Impurity concentration and distribution in the area of the pn junction determined according to known relationships.

Der minimale Abstand L vom Rand des an der Schicht mit dem größeren spezifischen Widerstand anliegenden ohmschen Kontaktes 6 bis zur Austrittsstelle des pn-Überganges 3 an der Strukturober" ehe macht nicht weniger als zwei Dicken der Epitaxialschicht 1 mit dem größeren spezifischen Widerstand unter diesem ohmschen Kontakt aus.The minimum distance L from the edge of the ohmic contact 6 lying on the layer with the higher specific resistance to the exit point of the pn junction 3 on the structure top is no less than two thicknesses of the epitaxial layer 1 with the higher specific resistance below this ohmic contact the end.

Die Fläche des ohmschen Kontaktes 6 ist halb so groß wie die Fläche des pn-Überganges 3. Eine weitere Flächenvergrößerung des ohmschen Kontaktes 6 hat keinen Sinn; denn sie hat ,-inen sprunghaften Rückgang des Kapazitätsverhältnisses zur Folge. Die Halbleiterschicht 2 isf mit einem ohnschen Kontakt 7 versehen. Die vorliegende Diode kann folgendermaßen hergestellt werden: Zuerst läßt man auf die Halbleiterfläche der Ausgangsplatte aus η-Silizium mit einem spezifischen Widerstand unterhalb von 0,01 Ωοτη eine 5 μπι starke Epitaxialschichr aus p-Silizium mit einem spezifischen Widerstand von 20 bis 50 Qcm aufwachsen. Dann werden auf der Platte seitens der Epitaxialschichi mittels der Fotolitografie und einer chemischen ÄtzungThe area of the ohmic contact 6 is half as large as the area of the pn junction 3. There is no point in further increasing the area of the ohmic contact 6; because it results in a sudden drop in the capacity ratio. The semiconductor layer 2 is provided with an ohn's contact 7. The present diode can be produced as follows: First, a 5 μm thick epitaxial layer of p-silicon with a specific resistance of 20 to 50 Ωcm is grown on the semiconductor surface of the starting plate made of η-silicon with a specific resistance below 0.01 Ωοτη. The epitaxial layers are then applied to the plate by means of photolithography and chemical etching

ϊ Inseln mit einem Durchmesser von 400 μπι und einer Höhe von 6 μπι erzeugt. Danach werden bei einer Temperatur von 1000 bis 11500C eine Siliziumdioxidschicht gezüchtet und ein Fenster mit einem Durchmesser von 200 μιτι geätzt, wodurch zur Herstellung einesϊ Islands with a diameter of 400 μπι and a height of 6 μπι generated. Thereafter, a silicon dioxide layer is grown at a temperature of 1000 to 1150 0 C and etched a window with a diameter of 200 μιτι, whereby a

in ohmschen Kontaktes einmalig Bor bis zu einer Tiefe von 0,5 μιτι eindiffundiert sowie Aluminium im Vakuum unter anschließendem Abbrennen bei einer Temperatur von 550° C aufgedampft werden. Dann wird die Platte in einzelne Kristalle aufgeteilt, die in einem Metallkeramikgehäuse montiert werden.boron to a depth in ohmic contact of 0.5 μιτι diffused and aluminum in a vacuum be evaporated with subsequent burning at a temperature of 550 ° C. Then the plate is in individual crystals split up in a metal-ceramic case to be assembled.

Bei Anlegen einer Sperrspannung an solch eine Diode wird sich das Raumladungsgebiet vorzugsweise in die Epitaxialschicht 1 mit dem größeren Widerstand ausbreiten.When a reverse voltage is applied to such a diode, the space charge region is preferably located in the Spread epitaxial layer 1 with the greater resistance.

2ü Hierbei erweist sich die Breite de* Raumladungsgebiets auf der Strukturoberfläche als gleich dem minimalen Abstand zwischen dem Rand des ohmschen Kontaktes 6 und der Austrittsstelle des pn-Überganges 3 an der Obtrfläche, was die elektrische Feldstärke an der Strukturoberfläche gegenüber der Feldstärke im Volume.i des Halbleiters um mindestens das Doppelte reduziert, wodurch der Ableitungsstrom abnimmt und ein Oberflächendurchbruch bei der Struktur verhindert wird.2ü This shows the width of the space charge area on the structure surface as equal to the minimum distance between the edge of the ohmic Contact 6 and the exit point of the pn junction 3 on the surface, which is the electrical field strength the structure surface compared to the field strength in Volume.i of the semiconductor by at least twice reduced, which decreases the leakage current and prevents surface breakthrough in the structure will.

F i g. 2 zeigt eine andere Ausführungsvariante einer erfindungsgemäßen Halbleiterdiode. Die Halbleiterstruktur weist zwei Schichten 1 und 2 vom n- bzw. p-Leitungstyp auf. Die Schicht 1 besitzt einen mindestens lOOmal größeren spezifischen Widerstand als die Schicht 2. Die Schicht 2 mit dem kleineren spezifischen Widerstand urn^ßt die Schicht 1 mit dem größeren spezifischen Widerstand sowie einen durch beide Schichten gebildeten pn-übergang 3, der an der Strukturoberflache rings um einen an der Schicht mit dem größeren spezifischen Widerstand anliegenden ohmschen Kontakt 6 austritt. Dieser Kontakt 6 liegt im Fenster 5 einer dielektrischen Schutzschicht 4. Der ohmsche Kontakt 6 liegt konzentrisch (Fig.3) in der Kontur des pn-Überganges 3 an dessen AusirittsstelleF i g. 2 shows another embodiment variant of a semiconductor diode according to the invention. The semiconductor structure has two layers 1 and 2 of the n and p conductivity types, respectively. Layer 1 has one Resistivity at least 100 times greater than layer 2. Layer 2 with the smaller resistivity around layer 1 with the greater specific resistance and a pn junction 3 formed by both layers, which is connected to the Structural surface all around a resting against the layer with the higher specific resistance Ohmic contact 6 emerges. This contact 6 lies in the window 5 of a dielectric protective layer 4. The ohmic contact 6 is concentric (Fig.3) in the Contour of the pn junction 3 at its exit point

■*5 an der Strukturoberfläche, und dessen Fläche ist mindestens um das 2fache geringer als die des pn-Überganges.■ * 5 on the structure surface, and its area is at least twice less than that of the pn junction.

Die Halbleiterschicht 2 (Fig.2) ist mit einem ohmschen Kontakt 7 versehen.The semiconductor layer 2 (FIG. 2) is provided with an ohmic contact 7.

Die Werte H und L werden in Analogie zum oben Beschriebenen gewählt.The values H and L are chosen in analogy to what has been described above.

Die erfindungsgemäße Diode nach Fig.2 und 2 arbeitet ähnlich wie die Diode nach Fig. 1. Der Vorteil einer solchen Diode liegt darin, daß ein sicherer SchutzThe diode according to the invention according to FIGS. 2 and 2 works similarly to the diode according to FIG. 1. The advantage such a diode is that a more reliable protection

des pn-Überganges vorliegt.of the pn junction is present.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (4)

Patentansprüche:Patent claims: 1. Verfahren zur Herstellung einer Halbleiterdiode mit einer Halbleiterstruktur, die mit ohmschen Kontakten versehenen Halbleiterschichten (1, 2) vom entgegengesetzten Leitungstyp aufweist, die miteinander einen pn-übergang (3) bilden und wesentlich abweichende, d.h. mindestens um den Faktor 100 unterschiedene spezifische Widerstände besitzen, dadurch gekennzeichnet, daß ίο auf die Oberfläche einer Halbleiterschicht (2) eines Leitungstyps mit einem spezifischen Widerstand unterhalb 0,01 Clcm eine Epitaxialschicht (1) des entgegengesetzten Leitungstyps mit einem wenigstens um den Faktor !00 größeren spezifischen is Widerstand und einer die maximale Dicke der Raumladung, die entsteht, wenn an die Halbleiterstruktur eine maximale Sperr-Vorspannung angelegt wird, nicht überschreitenden Dicke (H) aufgewachsen '."ird, daß dann an der Seite der Expitaxialscfticht (1) mittels chemischer Ätzung Inseln mit einer Tiefe mindestens gleich der Dicke der Epitaxialschicht hergestellt werden, daß dann von der Seite der Epitaxialschicht eine Siliziumdioxidschicht (4) aufgewachsen wird, daß ein Fenster (5) in dieser Siliziumdioxidschicht (4) unter den Inseln geätzt wird und durch Diffusion eines Fremdstoffs vorn entgegengesetzten Leitungstyp und Metallisierung ein ohmscher Kontakt (6) an der Epitaxialschicht (1) derart hergestellt wird, daß der x> minimale Abstand (L) vom Rand des an der Epitaxialschicht (1) anliegenden ohmschen Kontaktes bis zum Austritt ά-is pn-('"<)erganges (3) an der Strukturoberfläcbe nich: weniger als die doppelte Dicke der Epitaxialschicht (l)ai in acht.1. A method for producing a semiconductor diode with a semiconductor structure which has semiconductor layers (1, 2) of the opposite conductivity type provided with ohmic contacts, which form a pn junction (3) with one another and which have significantly different, ie at least 100 times different, specific resistances have, characterized in that ίο on the surface of a semiconductor layer (2) of one conductivity type with a specific resistance below 0.01 Clcm an epitaxial layer (1) of the opposite conductivity type with at least a factor of! 00 higher specific resistance and one the maximum thickness of the space charge, which is created when a maximum blocking V is applied noise voltage to the semiconductor structure, not exceeding the thickness (H) is grown '. ird ", that then to the side of the Expitaxialscfticht (1) by means of chemical etching islands having a depth at least equal to the thickness of the epitaxial layer can be made that then a silicon dioxide layer (4) is grown from the side of the epitaxial layer, a window (5) is etched in this silicon dioxide layer (4) under the islands and an ohmic contact (6) on the epitaxial layer ( 1) is produced in such a way that the x> minimum distance (L) from the edge of the ohmic contact on the epitaxial layer (1) to the exit ά-is pn - ('"<) erganges (3) on the structure surface not: less than twice the thickness of the epitaxial layer (l) ai in eight. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Fläche des an der Epitaxialschicht (1) anliegenden ohmschen Kontaktes (6) die halbe Fläche des pn-Überganges (3) nicht überschreitet2. The method according to claim 1, characterized in that the surface of the epitaxial layer (1) adjacent ohmic contact (6) does not exceed half the area of the pn junction (3) 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Hnlbleiterschicht (2) mit dem kleineren spezifischen Widerstand die Epitaxialschicht (1) unter Ausbildung eines an der Strukturoberfläche ringsum seitlich des an der Schicht (1) mit dem größeren spezifischen Widerstand anliegenden ohmschen Kontaktes (6) austretenden pn-Überganges (3) umfaßt.3. The method according to claim 1, characterized in that the semiconductor layer (2) with the smaller resistivity the epitaxial layer (1) with the formation of a on the structure surface all around to the side of the layer (1) comprises the larger specific resistance adjacent ohmic contact (6) emerging pn junction (3). 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der an der Epitaxialschicht (1) anliegende ohmsche Kontakt (6) konzentrisch zur Kontur des pn-Übergamges (3) an dessen Austrittsstelle an der Sirukturoberfläche liegt und eine Fläche aufweist, die höchstens die Hälfte der Fläche des pn-Überganges (3) beträgt.4. The method according to claim 3, characterized in that the on the epitaxial layer (1) adjacent ohmic contact (6) concentric to the contour of the pn-Übergamges (3) at its exit point on the syrup surface and one Has area which is at most half the area of the pn junction (3). 5555
DE19742412924 1974-03-18 1974-03-18 Method of manufacturing a semiconductor diode Expired DE2412924C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19742412924 DE2412924C3 (en) 1974-03-18 1974-03-18 Method of manufacturing a semiconductor diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742412924 DE2412924C3 (en) 1974-03-18 1974-03-18 Method of manufacturing a semiconductor diode

Publications (3)

Publication Number Publication Date
DE2412924A1 DE2412924A1 (en) 1975-10-02
DE2412924B2 DE2412924B2 (en) 1980-09-11
DE2412924C3 true DE2412924C3 (en) 1981-09-17

Family

ID=5910393

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742412924 Expired DE2412924C3 (en) 1974-03-18 1974-03-18 Method of manufacturing a semiconductor diode

Country Status (1)

Country Link
DE (1) DE2412924C3 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL216645A (en) * 1956-04-26
DE1211336B (en) * 1960-02-12 1966-02-24 Shindengen Electric Mfg Semiconductor rectifier with two layers of different resistivity
DE1614897A1 (en) * 1967-12-01 1970-05-27 Telefunken Patent Zener diode

Also Published As

Publication number Publication date
DE2412924B2 (en) 1980-09-11
DE2412924A1 (en) 1975-10-02

Similar Documents

Publication Publication Date Title
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE1197549C2 (en) SEMI-CONDUCTOR CIRCUIT ARRANGEMENT
DE1764281C3 (en) Method of manufacturing a semiconductor device
DE1639255C2 (en) Integrated semiconductor circuit with an insulated gate field effect transistor
DE1639254B2 (en) FIELD EFFECT SEMI-CONDUCTOR ARRANGEMENT WITH INSULATED GATE AND A CIRCUIT ELEMENT FOR PREVENTING DISCHARGE, AND A PROCESS FOR THEIR PRODUCTION
DE2031082C2 (en) Planar semiconductor device
DE2944069A1 (en) SEMICONDUCTOR ARRANGEMENT
DE1539090B1 (en) Integrated semiconductor device and method of making it
EP0341453B1 (en) Mos semiconductor element with a high blocking voltage
DE3103785C2 (en)
DE1489193C3 (en) Method for manufacturing a semiconductor device
DE1212221B (en) Semiconductor component with a disk-shaped semiconductor body and two non-blocking base electrodes
EP0220469B1 (en) Power thyristor
DE2412924C3 (en) Method of manufacturing a semiconductor diode
EP0230508A2 (en) Structured semiconductor body
DE2608813C3 (en) Low blocking zener diode
DE2855816C2 (en) Integrated semiconductor circuit arrangement with a Schottky barrier diode
DE2607194C2 (en) Semiconductor device
DE1813551C3 (en) High frequency planar transistor
DE3041818C2 (en)
EP0226739A1 (en) Structured semiconductor body
DE2745300C2 (en) Mesa semiconductor device
DE3029836C2 (en) Thyristor
DE2606885B2 (en) Semiconductor component
DE2628792C2 (en) Light-ignitable thyristor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee