DE2407332A1 - INTEGRATED CIRCUIT - Google Patents
INTEGRATED CIRCUITInfo
- Publication number
- DE2407332A1 DE2407332A1 DE19742407332 DE2407332A DE2407332A1 DE 2407332 A1 DE2407332 A1 DE 2407332A1 DE 19742407332 DE19742407332 DE 19742407332 DE 2407332 A DE2407332 A DE 2407332A DE 2407332 A1 DE2407332 A1 DE 2407332A1
- Authority
- DE
- Germany
- Prior art keywords
- doped
- substrate
- region
- integrated circuit
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 38
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- 239000002800 charge carrier Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
- H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
- H03H11/405—Positive impedance converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Integrierte SchaltungIntegrated circuit
Die Erfindung betrifft eine integrierte Schaltung, mit einem P-dotierten Substrat und zumindest einem N-dotierten Bereich auf diesem Substrat, der an eine positive Spannungsquelle anschließbar ist, und mit Einrichtungen, um eine Trägerinjektion in das Substrat beim Auftreten eines negativen Spannungsstoßes, der größer als die positive Spannung an dem N-dotierten Bereich ist, zu verhindern.The invention relates to an integrated circuit with a P-doped substrate and at least one N-doped region on this substrate, which can be connected to a positive voltage source, and with devices for carrier injection into the substrate when a negative voltage surge occurs, which is greater than the positive voltage on the N-doped Area is to prevent.
Die Verwendung von integrierten Schaltungen in einer Umgebung, in der hohe negative Störimpulse oder Rauschsignale auftreten, wie z. B. im Bereich der Kraftfahrzeugzündung, ist verhältnismäßig neu. Die geringen Spannungen und Ströme sowie deren verhältnismäßig genaues Einhalten, erzeugen in Verbindung mit integrierten Schaltungen wesentliche Probleme und Schwierigkeiten, wenn diese in Zündsystemen verwendet werdenThe use of integrated circuits in an environment with high levels of negative glitches or noise signals occur, such as B. in the field of motor vehicle ignition is relatively new. The low voltages and currents as well their relatively precise adherence to, create significant problems in connection with integrated circuits and Difficulties when used in ignition systems
Fs/ku sollenFs / ku should
0 9 8 3 6 / 0 7 9 B0 9 8 3 6/0 7 9 B.
MO12OP-11O8MO12OP-11O8
sollen, da die dabei auftretenden Spannungen groß sind und ferner in einem großen Umfang Spannungsstöße oder Stürimpulse auftreten. Diese Storimpulse bzw, Spannungsstöße können von großen positiven Spannungsspitzen bis zu großen negativen Spannungsspitzen reichen und Über eine verhältnismäßig lange oder kurze Zeit einwirken, so daß die Notwendigkeit besteht, einen Schutz gegen große positive, als auch negative Spannungsstöße vorzugehen.should, since the voltages that occur are large and also to a large extent voltage surges or storm pulses appear. These disturbance pulses or voltage surges can range from large positive voltage spikes to large negative voltage spikes and over a proportionately Long or short periods of time so there is a need to protect against great positives, as well to deal with negative voltage surges.
In vielen Fällen wird die integrierte Schaltung durch epitaxiales Aufwachsen einer N-dotierten Schicht auf einem P-dotierten Substrat geschaffen, wobei die N-dotierten Bereiche durch P+-dotierte Bereiche isoliert werden, die bis zum Substrat verlaufen. Diese N-dotierten Bereiche, die auch als epitaxiale N-dotierte Inselbereiche bezeichnet werden, sind mit einer positiven Spannung verbunden, um sie elektrisch gegeneinander zu isolieren. Solange diese Spannung positiv ist, bildet sich zwischen dem N-dotierten Inselbereich und dem P-dotierten Substrat eine in Sperrichtung vorgespannte Diode aus, so daß keine Ladungsträger in das Substrat injiziert werden können. Wenn sich jedoch ein Spannungsstoß der positiven Spannung überlagert und verursacht, daß der N-dotierte Inselbereich gegenüber dem p-leitenden Substrat negativ wird, ergibt sich eine Vorspannung an dem PN-Übergang der Diode in Durchlaßrichtung, so daß Ladungsträger in das P-leitende Substrat injiziert werden, Diese Ladungsträger stellen eine Verlustleistung dar und können, wenn sie von anderen in Sperrichtung vorgespannten N-leitenden Inselbereichen eingefangen werden, eine falsche Funktionsweise der Schaltung auslösen.In many cases, the integrated circuit is made by epitaxially growing an N-doped layer on top of a P-doped one Substrate created, wherein the N-doped regions are isolated by P + -doped regions that extend up to Run substrate. These N-doped regions, which are also referred to as epitaxial N-doped island regions, are connected to a positive voltage in order to electrically isolate them from one another. As long as this tension is positive is, a reverse bias is formed between the N-doped island region and the P-doped substrate Diode off so that no charge carriers can be injected into the substrate. However, if there is a voltage surge in the superimposed positive voltage and causes the N-doped island region to be negative with respect to the p-conductive substrate is, there is a bias at the PN junction of the diode in the forward direction, so that charge carriers in the P-type substrate are injected, these charge carriers represent a power loss and can if they are reverse-biased by other N-conducting island regions trapped, cause the circuit to malfunction.
Es ist jedoch von großer Wichtigkeit, daß bei den erwähnten integrierten Schaltungen keine Ladungsträger in das Substrat injiziert werden, unabhängig davon, ob hierzu eine TendenzHowever, it is of great importance that, in the case of the integrated circuits mentioned, no charge carriers enter the substrate be injected regardless of whether there is any tendency to do so
- 2 - bestent - 2 - best
409836/079B409836 / 079B
MO12OP-11O8MO12OP-11O8
besteht, aufgrund einer normalerweise verwendeten positiven VerBorgungsspannung oder, wenn das Substrat vorübergehend
negativ wird, aufgrund von einwirkenden negativen Spannungsstößen. Wenn die negativen Spannungestoße über eine richtig
gepolte Zenerdiode nach Masse abgeleitet werden, die parallel zu der integrierten Schaltung liegt, bleibt immer noch ein
Dioden-Spannungsabfall, der den N-leitenden Bereich der aus der N-leitenden epitaxialen Schicht und dem P-leitenden
Substrat gebildeten. PN-Diode veranlaßt, Ladungsträger in das
Substrat zu injizieren. Es ist daher wünschenswert, eine
Schutzmöglichkeit in Verbindung mit N-dotierten Inselbereichen auf einem P-leitenden Substrat zu finden, um die Injektion
von Ladungsträgern in das Substrat zu eliminieren, unabhängig von dem schützenden Diodenspannurigsabf all,exists, due to a normally used positive supply voltage or if the substrate is temporary
becomes negative due to negative voltage surges. If the negative voltage surges are diverted to ground via a correctly polarized Zener diode, which is in parallel with the integrated circuit, one still remains
Diode voltage drop that defines the N-conductive area of the N-conductive epitaxial layer and the P-conductive
Substrate formed. PN diode causes charge carriers to be injected into the substrate. It is therefore desirable to have a
Finding protection in connection with N-doped island areas on a P-conducting substrate in order to eliminate the injection of charge carriers into the substrate, regardless of the protective diode voltage drop,
Dieses Ziel zu verwirklichen ist die Aufgabe der vorliegenden Erfindung.To achieve this goal is the object of the present invention.
Diese Aufgabe wird, ausgehend von der eingangs erwähnten integrierten
Schaltung, erfindungsgemäß dadurch gelöst, daß
in dem N-dotierten Bereich ein P-dotierter Bereich ausgebildet ist, der mit der positiven Spannungsquelle verbunden
ist.Based on the integrated circuit mentioned at the beginning, this object is achieved according to the invention in that
In the N-doped region, a P-doped region is formed which is connected to the positive voltage source.
Eine weitere Lösung der Erfindung geht von einer integrierten Schaltung mit einem P-dotierten Substrat und einer N-dotierten
epitaxialen Schicht auf dem Substrat aus, die mit P-diffundierten Isolationsbereichen in der epitaxialen
Schicht versehen ist, wodurch die N-dotierten Inselbereiche geschaffen werden. Diese Inselbereiche sind an eine positive
Spannungsquelle anschließbar. Zur Unterdrückung der Ladungsträgerinjektion
sieht die Erfindung vor, daß ein P-dotierter Bereich in einem der N-dotierten Inselbereiche
ausgebildet ist, wobei dieser P-dotierte Bereich mit derAnother solution of the invention is based on an integrated circuit with a P-doped substrate and an N-doped epitaxial layer on the substrate, which is provided with P-diffused isolation regions in the epitaxial
Layer is provided, whereby the N-doped island regions are created. These island areas can be connected to a positive voltage source. To suppress the charge carrier injection, the invention provides that a P-doped region in one of the N-doped island regions
is formed, this P-doped region with the
- 3 - positiven - 3 - positive
409836/0795409836/0795
MO12OP-1108MO12OP-1108
positiven Spannungsquelle verbunden ist, und die anderen N-dotierten Inselbereiche mit dem N-leitenden Bereich des zuerst genannten N-dotierten Inselbereichs verbunden sind.positive voltage source is connected, and the other N-doped island areas with the N-conductive area of the first mentioned N-doped island region are connected.
Weitere Merkmale und Ausgestaltungen der Erfindung sind Gegenstand von weiteren Ansprüchen.Further features and refinements of the invention are the subject matter of further claims.
Die Erfindung ist in einer aus einer Figur bestehenden Zeichnung dargestellt.The invention is illustrated in a drawing consisting of one figure.
Gemäß dieser Darstellung umfaßt die integrierte Schaltung ein P-leitendes Substrat 11 und eine Reihe von N-dotierten epitaxialen Inselbereichen 12, 13 und IU, sowie eine Reihe von P+-leitenden Diffusionsbereichen 15, 16, 17 und 18 zwischen den N-dotierten Inselbereichen. Bei der Herstellung dieser integrierten Schaltung kann eine Η-dotierte epitaxia-Ie Schicht auf einem P-dotierten Substrat angebracht werden und danach die P+-leitenden Bereiche 15, 17 und 18 durch Diffusion ausgebildet werden, indem von der Oberfläche des Halbleiteraufbaus bis in die Tiefe des SubstratB diffundiert wird- und das P-leitende Substrat erreicht ist. Damit sind die N-dotierten Inselbereiche 12, 13 und IH voneinander getrennt und gegeneinander in bekannter Weise isoliert. Die Tatsache, daß nur drei N-dotierte Inselbereiche 12, 13 und IH dargestellt sind, läßt nicht darauf schließen, daß eine beliebig große Vielzahl derartiger Inselbereiche im SubstratAs shown, the integrated circuit comprises a P-type substrate 11 and a number of N-doped epitaxial island regions 12, 13 and IU, and a number of P + -type diffusion regions 15, 16, 17 and 18 between the N-doped island regions. During the production of this integrated circuit, a Η-doped epitaxial layer can be applied to a P-doped substrate and then the P + -conducting regions 15, 17 and 18 are formed by diffusion by moving from the surface of the semiconductor structure into the Depth of substrate B is diffused - and the P-type substrate is reached. The N-doped island regions 12, 13 and IH are thus separated from one another and isolated from one another in a known manner. The fact that only three N-doped island regions 12, 13 and IH are shown does not lead to the conclusion that there is an arbitrarily large number of such island regions in the substrate
11 angebracht sein können. Dabei können die Inselbereiche11 can be attached. The island areas
12 und 13 z. B. in bekannter Weise dazu benutzt werden, um die gewünschte integrierte Schaltung darin auszubilden. Der Inselbereich IH ist mit eindiffundierten P-leitenden Bereichen 19 und 21 versehen, wobei der Bereich 19 im wesentlichen zentrisch in der Oberfläche des Inselbereiches IH ausgebildet ist, und der P-leitende Bereich 21 im wesentlichen ringförmig um den P-leitenden Bereich 19 verlaufen kann.12 and 13 e.g. B. be used in a known manner to form the desired integrated circuit therein. Of the Island area IH is with diffused P-conductive areas 19 and 21, the area 19 being formed essentially centrally in the surface of the island area IH is, and the P-conductive region 21 can run substantially annularly around the P-conductive region 19.
- H - Die - H - The
409836/0795409836/0795
MO12OP-11O8MO12OP-11O8
•Γ• Γ
Die N-leitenden Inselbereiche 12 und 13 sind mit Hilfe von Leitungen 22 und 2 3 an den N-leitenden Inselbereich IM angeschlossen, und zwar über den Leiter 2l\ und 25. Der P-leitende Bereich 19 ist über einen Leiter 2 6 an die Klemme 2 7 angeschlossen, an der die Spannung Vpp herrscht, und die ihrerseits über einen Widerstand 2 8 an der Anschlußklemme 29 für die positive Versorgungsspannung liegt.The N-conductive island areas 12 and 13 are connected to the N-conductive island area IM by means of lines 22 and 23, specifically via the conductor 21 and 25. The P-conductive area 19 is connected via a conductor 26 the terminal 2 7 is connected, at which the voltage Vpp prevails, and which in turn is connected via a resistor 28 to the connection terminal 29 for the positive supply voltage.
Der P-leitende Bereich 19 bildet gegenüber dem N-dotierten Inselbereich IU einen PN-Übergang, was auch für den P-leitenden Bereich 21 gilt. Damit entsteht durch die P-leitenden Bereiche 19 und 21 ein PNP-Transistor, dessen Baois-Kollektorübergang von dem N-dotierten Inselbereich m und dem P-leitenden Bereich 21 gebildet ist, wobei jedoch dieser übergang durch die Leiter 31 und 2 5 kurzgeschlossen ist.The P-conductive region 19 forms compared to the N-doped Island area IU has a PN junction, which also applies to the P-type Area 21 applies. A PNP transistor, its Baois collector junction, is thus created by the P-conducting regions 19 and 21 is formed by the N-doped island region m and the P-conductive region 21, but this transition through the conductors 31 and 2 5 is short-circuited.
Das P-leitende Substrat 11 ist über einen Leiter 32 mit Masse verbunden und liegt über einen Leiter 33 an einer Zenerdiode 34, die mit ihrer anderen Seite über den Leiter 35 an der Klemme 2 7 liegt. Diese Zenerdiode 34 ist mit ihrer positiven Seite an die Klemme 27 angeschlossen.The P-type substrate 11 is grounded via a conductor 32 connected and is connected via a conductor 33 to a Zener diode 34, the other side via the conductor 35 at terminal 2 7. The positive side of this Zener diode 34 is connected to the terminal 27.
Im Betrieb, wenn an der Anschlußklemme 29 die Versorgungsspannung B+ anliegt, wird der PN-Übergang 36 in Durchlaßrichtung vorgespannt, so daß alle N-dotierten Inselbereiche 12, 13 und IU zusammengeschaltet sind, und über den PN-Übergang 36 an der Klemme 27 liegen. Damit sind die N-leitenden Bereiche an die hohe Spannung des Systems angeschlossen und können nicht irgendwelchen beliebigen Potentialwert annehmen. In operation, when the supply voltage B + is applied to the connection terminal 29, the PN junction 36 is in the forward direction biased so that all of the N-doped island regions 12, 13 and IU are connected together, and across the PN junction 36 are on terminal 27. The N-conductive areas are thus connected to the high voltage of the system and cannot assume any arbitrary potential value.
Beim Fehlen des PN-Überganges 3 6 kann ein großer negativer Spannungsstoß, dessen Wert größer als die positive Spannung an der Klemme 29 ist, die PN-Übergänge 37, 38 und 39In the absence of the PN junction 3 6, a large negative voltage surge, the value of which is greater than the positive voltage is at terminal 29, the PN junctions 37, 38 and 39
- 5 - in- 5 - in
409836/0795409836/0795
MO12OP-11O8MO12OP-11O8
in Durchlaßrichtung vorspannen und damit eine negative Ladungsinjektion in das P-leitende Substrat möglich machen, was, wie bereits erwähnt, äußerst unerwünscht ist. Dieser unerwünschte Zustand wird durch den p-leitenden Bereich verhindert, der für den PN-Übergang 36 verantwortlich ist. Wenn die Spannung an der Klemme 27 während des erwähnten Spannungsstoßes oder eines Störimpulses negativ wird, erfährt der PN-Übergang 36 eine Sperrvorspannung und unterbricht den Stromkreis zum N-dotierten Inselbereich für die Dauer des Spannungsstoßes, der in der Regel in der Größenordnung von einigen Microsekunden liegen kann. Damit werden während des Spannungsstoßes keine Ladungsträger übet1 die PN-Übergänge 37, 38 und 39 injiziert, da die N-dotierten Inselbereiche nicht auf einer negativen Spannung liegen. Als Folge davon werden auch die innerhalb des Substrates 11 angeordneten integrierten Schaltkreise nicht nachteilig in ihrer Wirkungsweise beeinflußt infolge von aufgenommenen injizierten Ladungsträgern.bias in the forward direction and thus make a negative charge injection into the P-type substrate possible, which, as already mentioned, is extremely undesirable. This undesirable state is prevented by the p-conducting region, which is responsible for the PN junction 36. If the voltage at terminal 27 becomes negative during the aforementioned voltage surge or an interference pulse, the PN junction 36 experiences a reverse bias and interrupts the circuit to the N-doped island region for the duration of the voltage surge, which is usually in the order of magnitude of a few microseconds can lie. So that no carriers are übet 1, the PN junctions 37, 38 and 39 is injected, since the N-type island regions do not lie on a negative voltage during the surge. As a result, the integrated circuits arranged within the substrate 11 are not adversely affected in their mode of operation as a result of the injected charge carriers absorbed.
Die beschriebene Schaltung ist gegen Zerstörung z. B. gegen Durchbrennen geschützt, wenn entweder sehr große positive oder negative Spannungsstöße durch die Zenerdiode 34 angelegt werden. Während des Einwirkens solcher Spannungsstöße und auch bei sehr viel kürzeren derartigen Spannungεänderungen wird von den N-dotierten Inselbereichen 12, 13 und 14 aufgrund der Sperrvorspannung des PN-Übergangs 36keine Ladungsinjektion in das P-leitende Substrat stattfinden.The circuit described is against destruction z. B. protected against burn-out if either very large positive or negative voltage surges applied by the zener diode 34 will. During the action of such voltage surges and also with much shorter such voltage changes becomes none of the N-doped island regions 12, 13 and 14 due to the reverse bias of the PN junction 36 Charge injection into the P-type substrate take place.
Im Normalbetrieb, wenn der PN-Übergang 36 in Durchlaßrichtung vorgespannt ist, findet eine Injektion positiver Ladungsträger in den Inselbereich 14 statt. Diese Ladungsträger, die im Basisbereich nicht rekombinieren, verteilen sich über den Basisbereich und können in das Substrat 11In normal operation, when the PN junction 36 is forward-biased, positive charge carriers are injected into the island region 14. These charge carriers, which do not recombine in the base region, are distributed over the base region and can enter the substrate 11
- 6 - eindiffundieren- 6 - diffuse in
409836/0795409836/0795
MO12OP-11O8MO12OP-11O8
eindiffundieren, so daß für die N-dotierten Inselbereiche nicht genügend Strom zur Verfügung steht. Jedoch wirkt der P-dotierte Ringbereich 21 als Kollektor, so daß die positiven, in den Basisbereich 14 injizierten Ladungsträger von diesem Ring eingesammelt und in der geschützten Schaltung verbraucht werden, so daß sie nicht in das Substrat vordringen können.diffuse in, so that for the N-doped island regions there is not enough electricity available. However, the P-doped ring area 21 acts as a collector, so that the positive, Charge carriers injected into the base region 14 are collected by this ring and in the protected circuit are consumed so that they do not penetrate into the substrate can.
Wie bereits erwähnt-, stellt jede Ladungsträgerinjektion in das Substrat einen Leißtungsverlust dar und kann Komplikationen beim Betrieb anderer Schaltkreiskomponenten auslösen.As already mentioned, every charge carrier injection in the substrate presents a loss of power and can create complications in the operation of other circuit components.
Die Dotierungskonzentration in den verschiedenen Komponenten der1 beispielsweisen Schaltung, z. B. im Substrat 11, den N-dotierten Inselbereichen 12, 13, 14, den P+-diffundierten Schutzbereichen 15, 16, 17 sowie den P-diffundierten Bereichen 19 und 21 sind als bekannt anzusehen, so daß darauf nicht eingegangen zu werden braucht.The doping concentration in the various components of the FIG. 1 exemplary circuit, e.g. B. in the substrate 11, the N-doped island areas 12, 13, 14, the P + -diffused protective areas 15, 16, 17 and the P-diffused areas 19 and 21 are to be regarded as known, so that they need not be discussed.
- 7 - Patentansprüche - 7 - Claims
409836/0735409836/0735
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US33282473A | 1973-02-15 | 1973-02-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2407332A1 true DE2407332A1 (en) | 1974-09-05 |
Family
ID=55130062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742407332 Pending DE2407332A1 (en) | 1973-02-15 | 1974-02-15 | INTEGRATED CIRCUIT |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE2407332A1 (en) |
| FR (1) | FR2217810A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2834719A1 (en) * | 1978-08-08 | 1980-02-14 | Siemens Ag | SEMICONDUCTOR DEVICE WITH MULTIPLE SEMICONDUCTOR ELEMENTS WITH PN TRANSITIONS UNITED IN A SEMICONDUCTOR CRYSTAL AND FORMING AN INTEGRATED CIRCUIT |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4577211A (en) * | 1984-04-02 | 1986-03-18 | Motorola, Inc. | Integrated circuit and method for biasing an epitaxial layer |
| FR2613131B1 (en) * | 1987-03-27 | 1989-07-28 | Thomson Csf | INTEGRATED CIRCUIT PROTECTED AGAINST OVERVOLTAGES |
| IT1215402B (en) * | 1987-03-31 | 1990-02-08 | Sgs Microelettronica Spa | INTEGRATED CIRCUIT FOR PILOTING INDUCTIVE LOADS REFERRED TO GROUND. |
-
1974
- 1974-02-15 DE DE19742407332 patent/DE2407332A1/en active Pending
- 1974-02-15 FR FR7405154A patent/FR2217810A1/fr not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2834719A1 (en) * | 1978-08-08 | 1980-02-14 | Siemens Ag | SEMICONDUCTOR DEVICE WITH MULTIPLE SEMICONDUCTOR ELEMENTS WITH PN TRANSITIONS UNITED IN A SEMICONDUCTOR CRYSTAL AND FORMING AN INTEGRATED CIRCUIT |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2217810A1 (en) | 1974-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102011054700B4 (en) | Semiconductor ESD device and method | |
| DE102008059848A1 (en) | Improvement of ESD / EOS behavior by introduction of defects | |
| DE2745290A1 (en) | INTEGRATED MEMORY FIELD | |
| EP0140095A1 (en) | Semiconductor diode | |
| DE19745572A1 (en) | High voltage Schottky diode | |
| DE19654163B4 (en) | Protection device for a semiconductor circuit | |
| EP0538507B1 (en) | Protection circuit for connection contacts of monolithic integrated circuits | |
| DE102008036834A1 (en) | Diode based ESD concept for demos protection | |
| DE2514466B2 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT | |
| DE1614145B2 (en) | ||
| DE2730373A1 (en) | INTEGRATED SEMI-CONDUCTOR LOGIC CIRCUIT | |
| DE3422132C1 (en) | Protective circuit arrangement | |
| DE2407332A1 (en) | INTEGRATED CIRCUIT | |
| DE2743245A1 (en) | CHARGE-COUPLED COMPONENT | |
| DE3832732A1 (en) | PERFORMANCE SEMICONDUCTOR DIODE | |
| DE1464623A1 (en) | Semiconductor devices and processes for their manufacture | |
| DE2718185A1 (en) | SEMICONDUCTOR COMPOSITE ARRANGEMENT FOR HIGH VOLTAGES | |
| DE2947920A1 (en) | SEMICONDUCTOR PERMANENT STORAGE | |
| DE2131342A1 (en) | Imager | |
| DE2407375A1 (en) | SEMI-CONDUCTOR POWER DIVIDER ARRANGEMENT | |
| DE3142591A1 (en) | Overvoltage protection circuit | |
| DE2756777C3 (en) | Digital circuit element | |
| DE2742361A1 (en) | BIPOLAR LATERAL TRANSISTOR | |
| DE2834719C2 (en) | ||
| EP0008399B1 (en) | Monolithic integrated semiconductor circuit with at least a lateral transistor |