DE2404597B2

DE2404597B2 - Method and device for converting an analog signal into a digital signal

Info

Publication number: DE2404597B2
Application number: DE19742404597
Authority: DE
Inventors: Jacques Paris Forme; Daniel Courbevoie Hauts-De-Seine Gebacier
Original assignee: COMMERCIALE CHAUVIN ARNOUX PARIS Ste
Current assignee: COMMERCIALE CHAUVIN ARNOUX PARIS Ste
Priority date: 1973-02-01
Filing date: 1974-01-31
Publication date: 1980-01-24
Also published as: DE2404597A1

Description

Die Erfindung betrifft ein Verfahren zum Umwandeln eines in Form einer elektrischen Spannung mi' stetigem Verlauf vorliegenden analogen Signales in ein digitales Signal durch schrittweise Approximationen durch ein Aufspeichern und Vergleichen jeder dieser schrittwei- 2; sen Approximationen mit einem Signal, das die umzuwandelnde Spannung repräsentiert.The invention relates to a method for converting an analog signal present in the form of an electrical voltage with a steady course into a digital signal by means of step-by-step approximations by storing and comparing each of these step-by-step 2; sen approximations with a signal representing the voltage to be converted.

Aus der US-PS 31 82 303 ist es bekannt, eine solche Umwandlung in der folgenden Weise durchzuführen, die im übrigen jedoch auf ein binäres System beschränkt ist. so Das umzuwandelnde analoge Signal X wird zunächstFrom US-PS 31 82 303 it is known to carry out such a conversion in the following manner, which is otherwise limited to a binary system. so the analog signal to be converted X is initially

mit einem Vergleichssignal -=- verglichen. Je nach derrwith a comparison signal - = - compared. Depending on the

Ergebniss dieses Vergleiches (Q\ =0 oder Q_x = 1) wird das Signal danach mit r>The result of this comparison (Q \ = 0 or Q _x = 1) then becomes the signal with r>

fi + (Qi-Q:) Jfi + (Qi-Q :) J

. h. mit — oder "---4 4 . H. with - or "--- 4 4

verglichen. Dem Ergebnis Q₂ dieses erneuten Vergleiches gemäß wird das Signal X weiter mit:compared. According to the result Q _{2 of} this renewed comparison, the signal X continues with:

(d.h.(i.e.

. R , 3R . 5R . TR\
nut - oder oder oder 1 . R, 3R. 5R. TR \
nut - or or or 1

X X X /X X X /

verglichencompared

Dieser Vergleich wird bis zum kleinsten WertThis comparison is down to the smallest value

(ß. ,'Qn ,)y (ß. , 'Qn,) y

fortgesetzt, der Tür die gewünschte Umwundlungsgeiiiiuigkcit erforderlich ist.continued, the door the desired Umwundlungsgeiiuigkit is required.

Die Ergebnisse Q_n jedes Vergleiches, die dem _hl) logischen Wert 0 oder 1 entsprechen, werden in einem Speicher geordnet, und das durch die Impulsreihe Qt Qi Qi ■ ■ ■ Qn die aus der Gesamtheit der Vergleiche resultiert, gebildete Wort entspricht einem binärem Wert, der der Amplitude des umzuwandelnden Signales _h-, Xproportional ist.The results Q _n each comparison, corresponding to the _hl) of logical value 0 or 1, are ordered in a memory, and the resulting by the pulse series Qt Qi Qi ■ ■ ■ Qn from the totality of the comparisons word formed corresponds to a binary value , which is proportional to the amplitude of the signal to be converted _h -, X.

Der Nachteil dieses Verfahrens liegt darin, daß es infolge einer Anzahl von Fehlerquellen, die mit herkömmlichen Einrichtungen nur schwer zu beseitigen sind, eine nur begrenzte Genauigkeit bietet.The disadvantage of this method is that it is due to a number of sources of error associated with conventional devices are difficult to eliminate, offers only limited accuracy.

Dabei sind als Fehlerquellen der der Vergleichseinrichtung eigene Fehler, der unterhalb des kleinsten umzuwandelnden Wertes liegen sollte (das Auflösungsvermögen) und der die Umwandlung von schwachen Signalen beschränkt, der Fehler durch die Teilung der Vergleichsspannung durch die die Signale -=-, —, ■£-..,The error sources of the comparison device's own error, the error below the smallest, are the sources of error the value to be converted should lie (the resolving power) and the conversion of weak Signals, the error by dividing the comparison voltage by the signals - = -, -, ■ £ - ..,

insbesondere für die Stellen mit höherer Wertigkeit erhalten werden, und die Rauschempfindlichkeit sowie Wechselspannungssignale zu nennen, die dem umzuwandelnden Signal überlagert sind, da der Vergleich auf der Grundlage der anfangs vorliegenden umzuwandelnden Spannung erfolgt, und die Gefahr eines Kippens des !Comparators beim Auftreten von Störsignalen bestehtespecially for the places with higher valence, and the noise sensitivity as well To name AC voltage signals that are superimposed on the signal to be converted, since the comparison is based on on the basis of the voltage initially present to be converted, and the risk of the ! Comparators when interfering signals occur

Das hat zur Folge, daß eine akzeptable Genauigkeit erst durch die Verwendung einer sehr genauen und zuverlässigen und daher sehr teuem Vorrichtung erzielt werden kann. Insbesondere sollte der Komparator und ebenfalls der Wert der Widerstände *shr genau sein, die zum Teilen der Vergleichsspannung dien«,n.As a result, acceptable accuracy can only be achieved through the use of a very precise and reliable and therefore very expensive device. In particular, the comparator and also the value of the resistors * shr, which are used to divide the equivalent voltage, should be precise «, n.

Es ist bekannt, die oben genannten Spannungsteilungen mit Hilfe eines Integrationsgliedes zu bewirken, an das eine bestimmte Vergleichsspannung angelegt wird und dessen Kondensator anschließend nach einem Exponentialgesetz entladen wird. Das Problem bleibt jedoch das gleiche, da die Zeitkonstante RC des Integrationsgliedes sehr genau und sehr zuverlässig sein sollte.It is known the voltage divisions mentioned above to effect with the help of an integration element to which a certain comparison voltage is applied and its capacitor is then discharged according to an exponential law. The problem remains however, the same as the time constant RC of the integrator can be very accurate and very reliable should.

Eine Vorrichtung zur Durchführung eines solchen Verfahrens kann in bekannter Weise die folgenden Elemente aufweisen: einen Taktimpulsgenerator, der dazu bestimmt ist, den Takt der schrittweisen Approximationen zu geben, ein Integrationsglied, das dazu dient, eine sich exponentiell ändernde Spannung zu erzeugen, ein Integrationsglied, das als Speicher wirkt, eine Schalteinrichtung, die dazu dient, die verschiedenen Vergleichsspannungen mit verschiedenem Vorzeichen anzulegen, und einen Komparator, der dazu dient, die schrittweisen Approximationen des eingegebenen analogen Signals zu vergleichen und einen Diskriminator zu steuern, der die anzuwendende Vergleichsspannung wählt. Die oben beschriebenen Scnaltungrelemente sollten so angeordnet sein, daß Verfahren der oben beschriebenen Art durchgeführt werden können.An apparatus for carrying out such a method can be, in a known manner, as follows Elements have: a clock pulse generator, which is intended to the clock of the stepwise approximations to give an integrator that serves to generate an exponentially changing voltage, an integrator that acts as a memory, a switching device that serves to the various Apply equivalent voltages with different signs, and a comparator, which is used to determine the Compare step-by-step approximations of the input analog signal and apply a discriminator who chooses the equivalent stress to be applied. The connecting elements described above should be arranged so that procedures of the type described above can be carried out.

Aus der US-PS 32 64 636 ist weiterhin ein Verfahren zum Umwandeln eines analogen Signales in ein digitales Signal bekannt, das vom Prinzip sukzessiver Vergleiche Gebrauch macht. Bei diesem bekannten Verfahren wird das in Form einer Spannung vorliegende analoge Signal während einer Zeitspanne mit bestimmter Dauer integriert und wird der Vergleich mit einer Referenzgroße in Form einer Spannung durch einen Vergleich mit dem Zeitintegral ersetzt. Dabei wird ein einziges Zeitintervall bei jedem Vergleich wiederholt, wobei das Restsignal nach einem Vergleich vor dem nächsten Vergleich um einen Faktor gleich der Basis der Digitaldarstellung multipliziert wird. Die unterschiedlichen Vorzeichen des Restsignales werden bei diesem bekannten Verfahren weiterhin durch eine Art Umpolung des Restsignalus berücksichtigt.From US-PS 32 64 636 there is also a method for converting an analog signal into a digital one Signal known that makes use of the principle of successive comparisons. In this known method the analog signal present in the form of a voltage for a period of time with a certain duration integrated and the comparison with a reference quantity in the form of a voltage is made through a comparison replaced with the time integral. A single time interval is repeated for each comparison, whereby the Residual signal after a comparison before the next comparison by a factor equal to the base of Digital representation is multiplied. The different signs of the residual signal are in this known method further taken into account by a kind of polarity reversal of the residual signal.

Es ist das Ziel d ;r Erfindung, ein analog-digitales Umwandlungsverfahren anzugegeben, das jede gewünschte Genauigke't liefert, ohne daß die Verwendung von genauen und kostspieligen Einrichtungen erforderlich ist, und das weiterhin die genannte Umwandlung in ein System auf irgeneiner Basis, beispielsweise in einThe aim of the invention is an analog-digital Conversion process specified that delivers any desired accuracy without the use of of accurate and costly facilities is required, and that continues to do the aforesaid conversion to a system on some basis, for example in a

dezimales System oder auch in ein binäres System, ermöglicht.decimal system or a binary system.

Dazu ist das erfindungsgemäße Verfahren zum Umwandlen eines in Form eines elektrischen Gleichspannungssignales vorliegenden analogen Signales in ϊ ein numerisches Signal mit Hilfe schrittweiser Approximation durch eine Aufspeicherung und einen Vergleich jeder der genannten schrittweisen Approximationen mit einem Signal, das die umzuwandelnde Spannung repräsentiert, dadurch gekennzeichnet, daß ι οFor this purpose, the method according to the invention is for converting a signal in the form of an electrical DC voltage signal existing analog signal in ϊ a numerical signal with the help of step-by-step approximation by storing and comparing each of the stepwise approximations mentioned with a signal which represents the voltage to be converted, characterized in that ι ο

a) die umzuwandelnde Spannung während einer ersten Zeitspanne mit bestimmter Dauer integriert wird und das erhaltene Resultat gespeichert wird;a) the voltage to be converted is integrated during a first period of time with a certain duration and the result obtained is saved;

b) eine Vergleichsspannung, die aus einer Gruppe ι , gewählt ist, die von zwei bestimmten Vergleichsspannungen mit entgegengesetzten Vorzeichen gebildet wird, während einer zweiten Zeitspanne integriert wird, die in aufeinanderfolgende Intervalle mit abnehmender Dauer unterteilt ist, wobei :n diese Abnahme besonders von der Basis des verwandten Zahlensystemes abhängt, und die Ergebnisse der Integrationen in einem Speicher aufgespeichert werden,b) an equivalent voltage, which comes from a group ι, is chosen that of two specific equivalent voltages with opposite signs is formed, is integrated during a second period of time, which is in successive intervals is subdivided with decreasing duration, where: n this decrease particularly from the base of the related number system and the results of the integrations in a memory are stored,

c) zu Beginn jedes der oben genannten Intervalle das r, Ergebnis des Verfahrensschrittes a) mit dem vorliegenden Ergebnis der während des Verfahrensschrittes b) erfolgten Aufspeicherung verglichen wird, wobei das Ergebnis dieses Vergleiches die im Verfahrensschritt b) genannte Wahl der »> während des beginnenden Intervalls zu integrierenden Vergleichsspannung bestimmt und die Wahl der Vorzeichens darauf gerichtet ist, die festgestellte Abweichung zu verringern, undc) at the beginning of each of the above intervals the r, Result of process step a) with the present result of during the process step b) the accumulation that has taken place is compared, the result of this comparison the choice of the »> to be integrated during the beginning interval mentioned in process step b) Equivalent voltage is determined and the choice of sign is aimed at the determined Decrease deviation, and

d) die Ergebnisse jedes der im Verfahrensschritt c) r, durchgeführten Vergleiche so gespeichert werden, daß es sich zeigt, wenn das Ergebnis des Vergleiches bezüglich eines Intervalles sein Vorzeichen im Hinblick auf das Ergebnis des Vergleiches bezüglich des vorhergehenden Intervalles geändert hat, wobei die aufeinanderfolgenden Intervalle des zweiten Zeitabschnittes den Ziffern mit abnehmender Wertigkeit der gesuchten numerischen Darstellung entsprechen und der Wert jeder dieser Ziffern einerseits aus der Dauer des entsprechenden 4-, Intervalls und andererseits aus der Tatsache resultiert, ob die Änderung des Vorzeichens, die im Verfahrensschritt d) genannt ist, erfolgt ist oder nicht.d) the results of each of the comparisons carried out in process step c) r are stored in such a way that that it is shown when the result of the comparison with respect to an interval has its sign changed with regard to the result of the comparison with respect to the previous interval has, the successive intervals of the second time segment having the digits with decreasing Significance correspond to the numerical representation sought and the value of each of these digits on the one hand from the duration of the corresponding 4, interval and on the other hand from the fact the result is whether the change in the sign mentioned in process step d) has taken place or not.

Bei dem erfindungsgemäßen Verfahren ist die bei dem bekannten Verfahren erforderliche genaue analoge Teilung oder Multiplikation des in Form einer Spannung vorliegenden Restsignales bei jedem Vergleich durch eine digital erfolgende genaue Teilung eines Zeitintervalls ersetzt, indem fortlaufend abnehmende Zeitintervalle forgesehen werden. Eine derartige Teilung eines Zeitintervalls ist jedoch wesentlich genauer und zuverlässiger als die analoge Multiplikation einer Spannung, so daß das erfindungsgemäße Verfahren dem _bo bekannten Verfahren hinsichtlich seiner Genauigkeit und Zuverlässigkeit überlegen ist und ohne die Verwendung einer Vorrichtung mit außerordentlich genauen und daher kostspieligen Bauelementen durchgeführt werden kann. b5In the method according to the invention, the precise analog division or multiplication of the residual signal present in the form of a voltage, which is required in the known method, is replaced for each comparison by an exact digital division of a time interval in that continuously decreasing time intervals are anticipated. Such a division of a time interval, however, is much more accurate and more reliable than the analog multiplication of a voltage, so that the inventive method is superior to the _b o known methods with regard to its accuracy and reliability, and are carried out without the use of a device with extremely accurate and thus costly components can. b5

Vorzugsweise erfolgt die im Verfahrensschritt b) genannte" Aufspeicherung schrittweise Subtraktionen vom Inhalt des Speichers, wie er im Verfahrensschritt a) vorgesehen ist, und besteht der im Verfahrensschritt c vorgesehene Vergleich darin, den Restinhalt diese; Speichers mit Null zu vergleichen.The "storage" mentioned in method step b) is preferably carried out in steps of subtraction on the content of the memory, as provided in step a), and consists in step c provided comparison therein, the rest of this; Compare memory with zero.

Die Verwendung eines einzigen Speichers macht e< möglich, die Fehler zu vermeiden, die von zufälligen und unvermeidlichen Unterschieden zwischen zwei Speichern hervorgerufen werden, und macht es nichl erforderlich, einen sehr genauen Komparator zi verwenden.The use of a single memory makes it possible to avoid the errors caused by accidental and inevitable differences between two memories, and does not make it required to use a very accurate comparator zi.

Bei einem ersten Beispiel der Durchführung des erfindungsgemäßen Verfahrens zum Umwandeln eine« analogen Signals in ein binäres System nimmt die Dauei der jeweiligen Intervalle schrittweise genau im Verhall nis 1 : 2 ab.In a first example of the implementation of the method according to the invention for converting a « analog signal in a binary system takes the time the respective intervals step by step exactly in relation to each other nis 1: 2.

Bei der Integration wird genau dasselbe Ergebni; erhalten, wenn während konstanter Intervalle abnehmende Spannungen integriert werden, jedoch wird erfindungsgemäß die Spannungsteilung durch eine Zeitteilung ersetzt, die bei weitem einfacher mit großer Genauigkeit verwirklicht werden kann.When integrating, the result is exactly the same; obtained when decreasing during constant intervals Voltages are integrated, but according to the invention the voltage division is by a Time division replaces that by far easier with great Accuracy can be achieved.

Gemäß einem zweiten Durchführungsbeispiel des erfindungsgemäßen Verfahrens, das zum Umwandeln eines analogen Signals ein in System auf irgendeiner Basis B bestimmt ist, ändert sich die abnehmende Dauer der aufeinanderfolgenden Intervalle unregelmäßig, wird jedoch mit Hilfe e^:ner Elementareinheit bemessen, dieAccording to a second exemplary implementation of the inventive method, the a is determined in the system on any base B for converting an analog signal, the decreasing length of successive intervals change irregularly, but using ^e: ner elementary unit dimensioned that

sich im Verhältnis -=- von einem Intervall zum andererin relation - = - from one interval to the other

ändert.changes.

Damit ist das mißliche Problem mit der Spannungstei lung durch ein viel einfacheres Problem der Teilung der Frequenz einer Taktimpulsquelle ersetzt worden.That leaves the annoying problem of dividing the voltage with a much simpler problem of dividing the voltage Frequency of a clock pulse source has been replaced.

Gegenstand der Erfindung ist weiterhin eine Vorrich tung zur Durchführung des erfindungsgemäßen Verfahrens. The invention also relates to a device for carrying out the method according to the invention.

Diese Vorrichtung zum Umwandeln eines in Forrr einer elektrischen Spannung mit stetigem Verlaul vorliegenden analogen Signals in ein digitales Signal zur Durchführung des erfindungsgemäßen Verfahrens umfaßt einen Taktimpulsgenerator, ein Integrationsglied einen Komparator und einen Diskriminator, der vorr Komparator gesteuert wird und mit einer logischer Schaltung und dem Taktimpulsgenerator zusammenar beitet, um ein Schaltsystem zu steuern, und ist dadurch gekennzeichnet, daß das Schaltsystem es ermöglicht wahlweise an den Eingang des Integrationsgliedes da; umzuwandelnde analoge Signal oder eine bestimmte Vergleichsspannung anzulegen, deren Vorzeichen durcr das Vorzeichen des Ausgangssignals des Komparator; bestimmt ist, und daß das Ausgangssignal des Integra tionsgliedes einem Eingang des Komparator geliefert wird, an dessen anderen Eingang ein Vergleichspoten tial angelegt wird, wobei die aufeinanderfolgender Ausgangssignale des Diskriminators die Speicherung der aufeinanderfolgenden Ziffern der numerischer Darstellung hervorrufen.This device for converting a voltage into the form of an electrical voltage with steady loss present analog signal in a digital signal for performing the method according to the invention a clock pulse generator, an integrator, a comparator and a discriminator that vorr Comparator is controlled and cooperates with a logic circuit and the clock pulse generator operates to control a switching system and is characterized in that the switching system enables it optionally to the input of the integration link there; analog signal to be converted or a specific To apply a comparison voltage, the sign of which is the sign of the output signal of the comparator; is determined, and that the output signal of the integration element is supplied to an input of the comparator at the other input a comparison potential is applied, the successive Output signals of the discriminator store the successive digits of the numeric Cause representation.

Gemäß einer ersten Ausführungsform dieser Vorrich tung, die zum Umwandeln eines analogen Signals in eir binäres System bestimmt ist, gibt der Taktimpulsgenera tor Signale mit Zeitintervallen ab, die gemäß einei geometrischen Progression im Verhältnis von 1 :; abnehmen, und dient als Taktgeber für die Vorrichtung.According to a first embodiment of this device, which is used to convert an analog signal into eir binary system is determined, gives the clock pulse genera tor signals with time intervals that according to a geometric progression in the ratio of 1:; decrease, and serves as a clock for the device.

Gemäß einer zweiten Ausführungsform dieser Vor richtung, die zum Umwandeln eines analogen Signals ir ein System auf einer von der Basis 2 unterschiedlicher Basis B bestimmt ist, sind eine Uhr, deren Impuls« während jedes Zeitintervalls von einem Auf-Ab-Zählei gezählt werden, und ein Taktimpulsgenerator vorgeseAccording to a second embodiment of this device, which is intended for converting an analog signal into a system on a base B different from base 2, are a clock, the pulse of which is counted by an up-down counter during each time interval, and a clock pulse generator provided

hen, der das F.nde eines Intervalls auf ein Befehlssignal hin bestimmt, das er vom Diskriminator empfängt, der seinerseits auf ein Ausgangssignal vom Komparator anspricht.hen, which determines the end of an interval in response to a command signal that it receives from the discriminator, the in turn is responsive to an output signal from the comparator.

Im folgenden werden anhand der Zeichnung beispielsweise, bevorzugte Ausführungsformen der Erfindung näher erläutert:In the following, using the drawing, for example, preferred embodiments of the invention explained in more detail:

Fig. 1 und 2 zeigen Blockschaltbilder, die zur Erleicluerung des Verständnisses der in Fig. 3 dargestellten Vorrichtung dienen sollen.FIGS. 1 and 2 show block diagrams used to facilitate understanding of the circuit shown in FIG Device should serve.

Fig 3 zeigt das elektrische Schaltbild einer ersten Ausführungsform der Erfindung, die ein digitales Signal im binären System abgibt.Fig. 3 shows the electrical circuit diagram of a first Embodiment of the invention using a digital signal in the binary system.

Fig. 4 zeigt ein Diagramm zur Erläuterung der Arbeitsweise der in F i g. 3 dargestellten Vorrichtung und der Durchführung des erfindungsgemäßen Verfahrens durch diese Vorrichtung.FIG. 4 shows a diagram for explaining the operation of the functions shown in FIG. 3 device shown and the implementation of the method according to the invention through this device.

Fig. 5 zeigt das elektrische Schaltbild einer zweiten Ausführungsform der erfindungsgemäßen Vorrichtung, die ein digitales Signal im dezimalen System abgibt.Fig. 5 shows the electrical circuit diagram of a second Embodiment of the device according to the invention which emits a digital signal in the decimal system.

Fig. 6 zeigt ein Diagramm zur Erläuterung der Arbeitsweise der in F i g. 5 dargestellten Vorrichtung und der Durchführung des erfindungsgemäßen Verfahrens durch diese Vorrichtung.FIG. 6 shows a diagram for explaining the operation of the functions shown in FIG. 5 shown device and the implementation of the method according to the invention through this device.

Fig. 7 zeigt eine Vergrößerung eines Teils des in F i g. 6 dargestellten Diagramms.FIG. 7 shows an enlargement of part of the FIG. 6 shown in the diagram.

Die in F i g. I dargestellte Vorrichtung ist ein theoretisches, nicht realisiertes Ausführungsbeispiel der erfindungsgemäßen Vorrichtung und umaßt zwei vollständig identische Integrationsglieder 1 und 2, von denen jedes einen Leistungsverstärker 3 bzw. 4, einen Wideiitand 5 bzw. 6 und einen Kondensator 7 bzw. 8 aufweist, deren Ausgangssignale an den Eingang eines Komparators 9 angelegt werden. Weiterhin weist die in Fig. 1 dargestellte Vorrichtung Unterbrecherkontakte 11,12 und 13 auf, die von einem Taktimpulsgenerator 14 gesteuert werden, und von denen der erste dazu dient, eine umzuwandelnde Spannung X an den Eingang des Integrationsgliedes 1 zu legen und die beiden anderen dazu dienen, eine Vergleichsspannung - R oder + R an das Integrationsglied 2 anzulegen, wobei die Wahl zwischen den Unterbrecherkontakten 12 und 13 über einen Diskriminator 15 erfolgt, der in einer logischen Einheit 16 enthalten ist und mit dem Taktimpulsgenerator 14 und dem Komparator 9 verbunden ist.The in F i g. The device shown is a theoretical, unrealized embodiment of the device according to the invention and comprises two completely identical integration elements 1 and 2, each of which has a power amplifier 3 or 4, a wideiitand 5 or 6 and a capacitor 7 or 8, their output signals can be applied to the input of a comparator 9. Furthermore, the device shown in Fig. 1 has breaker contacts 11, 12 and 13, which are controlled by a clock pulse generator 14, and of which the first is used to apply a voltage X to be converted to the input of the integration element 1 and the other two serve to apply a comparison voltage - R or + R to the integration element 2, the choice between the breaker contacts 12 and 13 is made via a discriminator 15, which is contained in a logic unit 16 and is connected to the clock pulse generator 14 and the comparator 9.

Diese Vorrichtung arbeitet wie folgt:This device works as follows:

Während einer ersten Zeitspanne, deren Dauer T vorbestimmt ist, befiehlt der Taktimpulsgenerator 14 das Schließen des Unterbrecherkontakts 11 und wird die umzuwandelnde Spannung X an den Eingang des Integrationsgliedes 1 angelegt, wobei der Wert des Integrales im Kondensator 7 gespeichert wird.During a first period of time, the duration T of which is predetermined, the clock pulse generator 14 commands the closing of the breaker contact 11 and the voltage X to be converted is applied to the input of the integration element 1, the value of the integral being stored in the capacitor 7.

Im Verlaufe einer zweiten Zeitspanne befiehlt der Taktimpulsgenerator 14 das Schließen eines der Unterbrecherkontakte 12 und 13, um an den EingangIn the course of a second period of time, the clock pulse generator 14 commands the closure of one of the Break contacts 12 and 13 to the input

(Q₁ -(Q ₁ -

4 T + (Q₂ 4 T + (Q ₂

zu vergleichen.to compare.

-^ 7" ist jedoch gleich /? ψ . Es zeigt sich daher, daß eir. wesentliches Merkmal des Verfahrens darin besteht, daß eine konstante Vergleichsspannung während der in ihrer Dauer abnehmenden Zeitintervalle verwandt wird, so daß das Probeim einer genauen Teilung der Spannung durch ein Problem der Zeitteilung ersetzt ist, das viel leichter und in ökonomischer Weise gelöst werden kann.- ^ 7 "is, however, equal to /? Ψ . It can therefore be seen that an essential feature of the method is that a constant reference voltage is used during the time intervals which decrease in duration, so that the sample can accurately divide the voltage by a problem of time division is replaced which can be solved much more easily and economically.

des Integrationsgliedes 2 eine Vergleichsspannung —R oder + R während eines Zeitintervalles mit der Dauerof the integration element 2 a comparison voltage —R or + R during a time interval with the duration

-j- anzulegen. Die Wahl zwischen diesen beiden-j- to be created. The choice between these two

Spannungen ist durch den Diskriminator 15 in Abhängigkeit von einem Ausgangssignale des Komparators 9 so bestimmt, daß das Ergebnis der Integration, das im Integrationsglied 8 gespeichert ist, dem im Integrationsglied 7 gespeicherten Integral so nahe wie möglich kommt.
Dann legt der Taktimpulsgenerator während einesVoltages is determined by the discriminator 15 as a function of an output signal of the comparator 9 so that the result of the integration, which is stored in the integration element 8, comes as close as possible to the integral stored in the integration element 7.
Then the clock pulse generator sets during one

Zeitintervalls der Dauer -r nochmals an den EingangTime interval of duration -r again to the input

des Integrationsgliedes 2 eine Vergleichsspannung + R oder — R. die — wie im Vorhergehenden — in Abhängigkeit vom gegenwärtigen Zustand des Ausgangssignals des Komparators 9 gewählt wird. Das Ergebnis dieser erneuten Integration wird zusammen mit dem Ergebnis der Integration im vorhergehenden Intervall im Kondensator 8 aufgespeichert.of the integration element 2 a comparison voltage + R or - R which - as in the preceding - is selected as a function of the current state of the output signal of the comparator 9. The result of this renewed integration is stored in the capacitor 8 together with the result of the integration in the previous interval.

Dieses Verfahren wird anschließend mit Intervallen fortgesetzt, deren Dauer im Verhältnis 1 : 2 abnimmt. In jedem Intervall gibt der Diskriminator 14 ein logisches Signal ab, das die Stellen mit abnehmender Wertigkeit des gesuchten digitalen Signales bestimmt. Dieses Verfahren wird angehalten, wenn die Kapazität des numerischen Ausgangsregisters erreicht ist, kann jedoch auch fortgesetzt werden, bis der Unterschied zwischen den an die Kondensatoren 7 und 8 angelegten Spannungen unter dem Auflösungsvermögen des Komparators 9 liegt.This procedure is then continued with intervals that decrease in duration in a ratio of 1: 2. In In each interval, the discriminator 14 emits a logic signal which indicates the places with decreasing significance of the searched digital signal is determined. This procedure will stop when the capacity of the numerical output register is reached, but can continue until the difference between the voltages applied to the capacitors 7 and 8 below the resolving power of the Comparator 9 is located.

Die Erläuterung des Verfahrens zum Umwandeln eines analogen Signals X in ein binäres System ergibt sich aus der Beschreibung der Arbeitsweise der zugehörigen Vorrichtung. Aus den anfangs gemachten Ausführungen hat sich ergeben, daß das Problem im Vergleich des Signales X mit den schrittweisen ApproximationenThe explanation of the method for converting an analog signal X into a binary system results from the description of the mode of operation of the associated device. From the explanations given at the beginning, it has emerged that the problem in comparing the signal X with the step-by-step approximations

liegt.lies.

Wenn das Vorzeichen des umzuwandelnden Signales X sich auswirken soll, ist der erste Vergleich mit dem Ergebnis Q\ ein Vergleich mit Null und kann die gespeicherte Reihe der Schrittweisen Approximationen dargestellt werden als:If the sign of the signal X to be converted is to have an effect, the first comparison with the result Q \ is a comparison with zero and the stored series of step-by-step approximations can be represented as:

Beim Arbeiten mit diesen Integralen verbleibt das Problem, den im Kondensator 7 gespeicherten Wert XT mit dem im Kondnsator 8 aufgespeicherten Wert:When working with these integrals, the problem remains to match the value XT stored in capacitor 7 with the value stored in capacitor 8:

^T₊ ■■■ +(Q₁₁-QJ-A. τ ^ T ₊ ■■■ + (Q ₁₁ -QJ-A. Τ

Die Integration ermöglicht außerdem einerseits denThe integration also enables the

bo Einfluß von Störsigiialen, ohne ein kostspieliges Filter zu benötigen und ande^rerseits den Verstärkungsgrad der genannten Verstärker auszunutzen, um einen Komparator mittlerer Qualität zu verwenden.bo influence of Störsigiialen without requiring an expensive filters and ande ^r exploit erseits the gain of said amplifiers to use a comparator medium quality.

Die in F i g. 1 dargestellte Vorrichtung ist indessenThe in F i g. 1 shown device is meanwhile

_b5 nicht ganz zufriedenstellend, da sie zwei vollständig identische Integrationsglieder 1 und 2 enthalten soll. Es ist daher die in F i g. 2 dargestellte Vorrichtung bevorzugt, die sich von der vorhergehenden dadurch _b 5 not entirely satisfactory, since it should contain two completely identical integration elements 1 and 2. It is therefore the one shown in FIG. 2 is preferred, which differs from the previous one

unterscheidet, daß sie nur ein einziges Integrationsglied 17 enthält, das aus einem Verstärker 18, einem Widerstand 19 und einem Kondensator 21 besteht, und daß der zweite Eingang des Komparators 9 an ein Vergleichspotential gelegt ist, das das Erdpotential sein kann. Während des ersten Zeitabschnittes wird der Kondensator 21 wiederum auf den Wert ATaufgeladen, wohingegen jedoch während des zweiten Zeitabschnittes die Integrale der aufeinanderfolgenden Intervalle nach einer Änderung des Vorzeichens in eben diesem Kondensator 21 so aufgespeichert werden, daß beim nächsten Vergleich der Wert der Restladung des Kondensators 21 mit Null verglichen wird.distinguishes that it contains only a single integration element 17, which consists of an amplifier 18, one Resistor 19 and a capacitor 21 consists, and that the second input of the comparator 9 to a Comparison potential is placed, which can be the earth potential. During the first period of time, the Capacitor 21 again charged to the value AT, however, during the second time segment the integrals of the successive intervals after a change in the sign in this very same Capacitor 21 are stored so that the next time you compare the value of the residual charge of the Capacitor 21 is compared with zero.

Durch die Verwendung nur eines Integrationsgliedes ergibt sich der weitere Vorteil, daß ein Verstärker mittlerer Qualität verwandt werden kann, ohne die Genauigkeit zu beeinträchtigen.The use of only one integration element has the further advantage that an amplifier medium quality can be used without sacrificing accuracy.

Eine vollständige Ausführungsform der erfindungsge-A complete embodiment of the invention

TtT 71 irr>TtT 71 irr>

II)II)

Signals in ein digitales Signal in einem binären System ist in der F i g. 3 dargestellt. Diese Vorrichtung umfaßt einerseits die bereits in der F i g. 2 im einzelnen dargestellten Baulemente und andererseits eine detaillierte Schaltung der logischen Einheit 16, die Diskriminator genannt werden kann. Dieser Diskriminator enthält zwei Triggerschaltungen 22 und 23, die durch das Ausgangssignal des Komparator 9 geschaltet werden. Die Triggerschaltung 22 wird von den Signalen gespeist, die über eine ODER-Gatterschaltung 24 vom Taktimpulsgenerator 14 ausgesandt werden, ausgenommen das Signal dieses Generators, das dem oben erwähnten ersten Zeitabschnitt (Zeit ^entspricht. Die Triggerschaltung 22 steuert durch ihren Ausgang Q den Unterbrecherkontakt 12 und durch ihren Ausgang Q den Unterbrecherkontakt 13. Gleichzeitig werden die Signale ζ)und ζ)zum Ausgang Süber die UND-Gatterschaltungen 25, 26 und 27 und eine ODER-Gatterschaltung 28 gesandt.Signal to a digital signal in a binary system is shown in FIG. 3 shown. This device includes, on the one hand, those already shown in FIG. 2 components shown in detail and, on the other hand, a detailed circuit of the logic unit 16, which can be called a discriminator. This discriminator contains two trigger circuits 22 and 23 which are switched by the output signal of the comparator 9. The trigger circuit 22 is fed by the signals that are sent via an OR gate circuit 24 by the clock pulse generator 14, except that the signal of this generator, which (the above-mentioned first period time ^ corresponds. The trigger circuit 22 controls by its output Q of the interrupter contact 12 and the interrupter contact 13 through its output Q. At the same time, the signals ζ) and ζ) are sent to the output S via the AND gate circuits 25, 26 and 27 and an OR gate circuit 28.

Die Triggerschaltung 23, die allein durch die Stellung Null des Taktimpulsgenerators 14 (erste Zeitintervall der zweiten Zeitspanne) gesteuert wird, gibt nur Signale ab, die über die UND-G^o>terschaltungen 26, 27 und die ODER-Gatterschaltung 28 zum Ausgang gesandt werden.The trigger circuit 23 solely by the position zero of the clock pulse generator 14 (first time interval of the second time period) is controlled, only signals are from the terschaltungen via the AND G ^o> 26, 27 and the OR gate circuit are sent 28 to the output .

Schließlich empfängt ein Inverter 29 die Stellung Null des Taktimpulsgenerators und übermittelt dem Ausgang über die UND-Gatterschaltung 26 und die ODER-Gatterschaltung 28 ein Umkehrsignal.Finally, an inverter 29 receives the zero position of the clock pulse generator and transmits it to the output Via the AND gate circuit 26 and the OR gate circuit 28, an inverse signal.

Die Arbeitsweise dieser Vorrichtung wurde bereits anhand der Fig. 1 und 2 beschrieben, so daß im folgenden besonders auf die Arbeitsweise des Diskriminators 16 eingegangen wird.The operation of this device has already been described with reference to FIGS. 1 and 2, so that in The following particularly deals with the mode of operation of the discriminator 16.

Während des ersten Zeitabschnitts mit der Dauer T nimmt der Generator 14 die Stellung A"ein und befiehlt das Schließen des Unterbrecherkontaktes 11. Am Ende dieses ersten Zeitabschnittes beträgt die Spannung V During the first time segment with the duration T, the generator 14 assumes the position A ″ and commands the closing of the breaker contact 11. At the end of this first time segment, the voltage is V

am Ausgang des Integrationsgliedes V= -=■ T. Derat the output of the integration element V = - = ■ T. The

Komparator 9 ist so ausgelegt, daß er ein Signal 1 abgibt, wenn V negativ ist, und die Triggerschaltungen 22 und 23 werden in den Zustand Q\ = 1 gebracht, wenn .!IlComparator 9 is designed so that it outputs a signal 1 when V is negative, and the trigger circuits 22 and 23 are brought into the state Q \ = 1 when.! Il

Xpositiv ist. X is positive.

Der Generator geht in die Stellung Null (Beginn des ersten Intervalles des zweiten Zeitabschnittes) über, und der Zustand Q\ = 1 der Triggerschaltungen wird über die Gatterschaltungen 27 und 28 dem Ausgang S übermittelt.The generator changes to the zero position (beginning of the first interval of the second time segment), and the state Q \ = 1 of the trigger circuits is transmitted to the output S via the gate circuits 27 and 28.

Wenn X negativ ist, sperrt die Gatterschaltung 26 infolge des zwischengeschalteten Inverters 29 den Durchgang des Signales Q\ = \. If X is negative, the gate circuit 26 blocks the passage of the signal Q \ = \ as a result of the interposed inverter 29.

Die erste Stelle der numerischen Darstellung ist nun ein Vorzeichen und gleich t, wenn das umzuwandelnde Signal positiv ist.The first digit of the numerical representation is now a sign and is equal to t if the one to be converted Signal is positive.

Im folgenden erfolgt die Beschreibung der Arbeitsweise anhand eines numerischen Beispiels unter Bezugsnahme auf die Fig. 4. Auf der Abszisse ist die Zeit aufgetragen und sind die Dauer T des erste" Zeitabschnittes und die Dauer der aufeinanderfolgenden Intervalle des zweiten Zeitabschnittes angezeigt. Auf der Ordinate ist die S"anr!ur!" '/am AiiS"ars" de¹; Integrationsgliedes aufgetragen. Mit 31 ist das Ausgangsregister bezeichnet, das die Darstellung der numerischen Zeichen enthält. Weiterhin sind die aufeinanderfolgenden Stellungen des Taktimpulsgenerators Hangezeigt.In the following the description of the operation will be based on a numerical example with reference to Fig. 4. On the abscissa, the time is plotted and the duration T of the first "time interval and the duration of consecutive intervals of the second time period displayed. On the ordinate, the S "anr! ur!"'/ am AiiS "ars" de ¹ ; integration element plotted. The output register, which contains the representation of the numerical characters, is denoted by 31. The successive positions of the clock pulse generator H are also shown.

Während des ersten Zeitabschnittes wird dieDuring the first period, the

Spannung X integriert, die als positiv angenommenIntegrated voltage X , which is assumed to be positive

wird. Der Punkt A auf der Ordinate hat den Wertwill. The point A on the ordinate has the value

A'A '

rCrC

T, und — wie oben beschrieben — wird die Ziffer T, and - as described above - becomes the digit

1 links in das Register 31 eingeschrieben.1 on the left in register 31.

Der Übergang des Generators 14 zur Stellung Null befiehlt über die Triggerschaltung 22, die sich im Zustand Q\ = 1 befindet, das Schließen des Unterbrecherkontaktes 12, der die Vergleichsspannung -R an den Eingang des Integrationsgliedes 17 legt. Die Integration ändert die Spannung V entsprechend der Geraden AB, allerdings mit einer gegenüber der Geraden OA unterschiedlichen Steigung, da von jetzt an statt der Spannung X die Spannung R oder -R The transition of the generator 14 to the zero position commands the trigger circuit 22, which is in the state Q \ = 1, to close the interrupter contact 12, which applies the comparison voltage -R to the input of the integration element 17. The integration changes the voltage V according to the straight line AB, but with a different slope compared to the straight line OA , since from now on instead of the voltage X the voltage R or -R

integriert wird. Nach einer Zeitdauer -=- erreicht dieis integrated. After a period of time - = - reaches the

Integration den Punkt B und stellt der Komparator 9 fest, daß die Spannung V bezüglich des Punktes A ihr Vorzeichen geändert hat. Die Spannung V hat dann folgenden Wert:Integration the point B and the comparator 9 determines that the voltage V with respect to the point A has changed its sign. The voltage V then has the following value:

I ' I '

rCrC

T + (Q₁ -Q₁) T + (Q ₁ -Q ₁ )

rCrC

,(ι Das vom Komparator ausgesandte Signal bringt die Triggerschaltungen 22 und 23 in den Zustand Q₂ = O, die ihrerseits ein Null-Signal an den Ausgang 5 abgeben, der mit dem Register 31 verbunden ist. Gleichzeitig wird der Generator 14 in die Stellung 1 gebracht und befiehlt, (ι The signal sent by the comparator brings the trigger circuits 22 and 23 into the state Q ₂ = O, which in turn output a zero signal to the output 5, which is connected to the register 31. At the same time, the generator 14 is in the position 1 brought and commands

über die Triggerschaltung 22, die sich im Zustand Q₂ = 1 befindet, das Schließen des Unterbrecherkontaktes 13,via the trigger circuit 22, which is in the state Q ₂ = 1, the closing of the breaker contact 13,

was dazu führt, daß während der Zeitdauer -j- gemäßwhich leads to the fact that during the period -j- according to

der Geraden BC die Spannung + R integriert wird. Die bo Spannung V wird dann negativ, die dritte Ziffer gleich 1, und es wird für die Spannung Verhalten:the straight line BC the voltage + R is integrated. The bo voltage V then becomes negative, the third digit equals 1, and it will behave for the voltage:

T +(Q₁₇ Q₁) -^- -_ + (&_ Q₂₎ T + (Q ₁₇ Q ₁ ) - ^ - -_ + (& _ Q ₂₎

Im letzten Intervall sollte die Spannung V(Punk·; G) innerhalb der Umwandlungsgenauigkeit gleich Null sein. Ais gewünschte Lösung wird erhalten:In the last interval, the voltage V (point ·; G) should be equal to zero within the conversion accuracy. The desired solution is obtained:

X = (Qi - Q.) y + (Q₂ - Qi) J + ■ · · + (Q„ - Q_n) Jr X = (Qi - Q.) y + (Q ₂ - Qi) J + ■ · · + (Q "- Q _n ) Jr

Es ist festzustellen, daß im Punkt Fder Komparator 9 nicht kippt, und daß die Spannung - R während zweier aufeinande: folgender Intervalle (EF und FG) angelegt wird, und daß dieselbe Spannung ein drittes Mal angelegt würde, wenn die Umwandlung fortgesetzt würde.It should be noted that at point F the comparator 9 does not flip and that the voltage - R is applied during two successive intervals (EF and FG) , and that the same voltage would be applied a third time if the conversion were to be continued.

Dieses Umwandlungsverfahren ergibt genauere Ergebnisse als die bekannten Verfahren und ist bei weniger kostspieligen Bauteilen besonders deswegen verwendbar, da eine Integration durchgeführt wird, nurThis conversion method gives more accurate results than the known methods and is at Less expensive components are particularly usable because an integration is carried out only

= IQ₁ = IQ ₁

R IiR. Ii

ein Integrationsglied verwandt wird, und die Teilung der Spannung durch eine Zeitteilung ersezt wird.an integration element is used, and the division of the voltage is replaced by a time division.

Im folgenden wird ein zweites Beispiel zur Durchführung des erfindungsgemäßen Verfahrens beschrieben, das die Umwandlung eines analogen Sig-alr. ir. ein Zahlensystem auf irgendeiner, sich von der Basis 2 unterscheidenden Basis ßermöglichi.A second example for carrying out the method according to the invention is described below, that is the conversion of an analog sig-alr. ir. a number system based on any one of the 2 differentiating base is possible.

Das Problem ist grundsätzlich das gleiche und besteht darin, folgende Gleichung aufzustellen:The problem is basically the same and is to make the following equation:

ι [Q₂- Q₂) V,ι [Q ₂ - Q ₂ ) V,

"I" (On-"I" (On-

R Ii"R. II "

wobei R eine Vergleichsspannung, /Vi, N₂ ... N_n die aufeinanderfolgenden Ziffern der gesuchten numerischen Darstellung und die Symbole Q und Q dir logischen Rinktionen sind, die die Ergebnisse der Es ist ersichtlich, daß ein wesentliches Merkmal des Verfahrens darin besieht, die Vergleiche nicht mit de.i Spannungen, sondern mit deren Integralen durchzuführen, was zu der folgenden Verwirklichung der obenwhere R is an equivalent voltage, / Vi, N ₂ ... N _{n are} the consecutive digits of the numerical representation sought and the symbols Q and Q are the logical rinctions that determine the results of the process.It can be seen that an essential feature of the method is to carry out the comparisons not with de.i tensions, but with their integrals, which leads to the following realization of the above

Approximationen ausgeführt werden.Approximations are carried out.

genanntenmentioned

•V T = (Q. -Qi)-V₁ R '_R t (Q₂-Q₂)N₂ R }_f IQ. -• V T = (Q. -Qi) -V ₁ R ' _R t (Q ₂ -Q ₂ ) N ₂ R} _f IQ. -

TT H"H"

Dabei ist die Teilung der Spannungen durch eine Zeitteilung ersetzt.The division of the voltages by a Time division replaced.

Die Beschreibung dieses /weiten Beispieles der Durchführung des erfindungsgemäben Verfahrens im einzelnen ergibt sich aus d~r Beschreibung der Arbeitsweise einer Vorrichtung zur Durchführung dieses Verfahrens.The description of this / broad example of the implementation of the method according to the invention in individual results from the description of the mode of operation of a device for implementation this procedure.

Die beschriebene und schematisch in Fig. 5 dargestellte Verwirklichung einer solchen Vorrichtung ist fü: ein dezimales System (B= ]0) bei drei binär codierten Dezimalstellen mit einer Stelle für das Vorzeichen bestimmt und weist insbesondere eine zusätzliche Stufe zum Festlegen des Integrationsgliedes auf Null auf, die bei den vorhergenannten Ausführungsbeispielen nicht dargestellt ist.The implementation of such a device described and shown schematically in FIG. 5 is intended for: a decimal system (B =] 0) with three binary coded decimal places with one place for the sign and in particular has an additional stage for setting the integration element to zero , which is not shown in the aforementioned embodiments.

In der Fig. 5 sind für die mit den in Fig. 3 dargestellten Elementen identische Elemente oder diejenigen Elemente, die eine analoge Rolle, wie diejenigen in F i g. 2 spielen, die gleichen Bezugszeichen gewählt worden. Es ist wiederum ein Integrationsglied 17 vorhanden, das aus einem Verstärker 18, einem Widerstand 19 und einen Kondensator 21 besteht, dessen Ausgang mit dem Komparator 9 verbunden ist. Das Veigleichspotential des Komparator;; wird hier durch eine Gleichspannungsquelle 41 geliefert.In FIG. 5, elements or elements that are identical to those shown in FIG. 3 are identical those elements which have a role analogous to those in FIG. 2 play the same reference numerals has been chosen. There is again an integration member 17 is present, which consists of an amplifier 18, a Resistor 19 and a capacitor 21, the output of which is connected to the comparator 9. The comparator potential of the comparator ;; will be here supplied by a DC voltage source 41.

Außerdem sind wiederum drei Unterbrecherkontakte 11, 12, 13 vorhanden, mit denen es möglich ist, an den Eingang des Integrationsgliedes jeweils die umzuwandelnde Spannung AOder die Vergleichsspannungen — R oder + R über einen dazwischen geschalteten Kondensator 42 anzulegen. An den Eingang des Integrationsgliedes kann dank eines Unterbrerherkontaktes 43 auch das Erdpotential angelegt werden. Ein Unterbrecherkontakt 44 ermöglicht es, das Integrationsglied kurzzuschalten. In addition, there are again three interrupter contacts 11, 12, 13 with which it is possible to apply the voltage A or the comparison voltages - R or + R to the input of the integration element via a capacitor 42 connected in between. The ground potential can also be applied to the input of the integration link thanks to an Unterbrerherkontakt 43. An interrupter contact 44 enables the integration link to be short-circuited.

Das Ausgangssignal des Komparators 9 wird an eine Triggerschaltung 22 direkt oder über einen Inverter 45 so angelegt, daß die Triggerschaltung 42 die Polarität des Ausgangssignals des Komparators 9 speichert.The output signal of the comparator 9 is sent to a trigger circuit 22 directly or via an inverter 45 so applied that the trigger circuit 42 stores the polarity of the output signal of the comparator 9.

Ein Taktimpulsgenerator 14 kann die Stellungen A bis G einnehmen und sendet in jeder dieser Stellungen ein Signal zu den jeweiligen UND-Gatterschaltungen 51 bis 57 aus. Die Ausgangssignale dieser Gatterschaltungen werden an eine ODER-Gatterschaltung 24 gelegt, deren Ausgangssignal über die Triggerschaltung 22, die Unterbrecherkontakte 12 und 13 steuern, wenn es die UND-Gatterschaltungen 58 und 59 zulassen.A clock pulse generator 14 can assume the positions A to G and sends a signal to the respective AND gate circuits 51 to 57 in each of these positions. The output signals of these gate circuits are applied to an OR gate circuit 24, the output signal of which, via the trigger circuit 22, controls the breaker contacts 12 and 13, if the AND gate circuits 58 and 59 allow it.

Die in den Stellungen ß, £. F und G des Taktimpulsgenerators 14 abgegebenen Signale werden an den Eingang einer ODER-Gatterschaltung 61 gelegt, deren Ausgangssignal die Gatterschaltungen 58 und 59 öffnet. Das in der Stellung A ausgesandte Signal schließt gleichzeitig die Unterbrecherkontakte 43 und 44. und die in den Stellungen C und D abgegebenen Signale schließen jeweils die Unierbrecherkcntakte 43 und 11.Those in the positions ß, £. Signals emitted from F and G of the clock pulse generator 14 are applied to the input of an OR gate circuit 61, the output signal of which opens the gate circuits 58 and 59. The signal emitted in position A closes the breaker contacts 43 and 44 at the same time, and the signals emitted in positions C and D close the breaker contacts 43 and 11, respectively.

Der aufeinanderfolgende Übergang des Taktimpulsgenerators 14 von einer Stellung zur anderen v> ird vom Ausgangssignal der ODER-Gatterschaltung 24 gesteuert. The successive transition of the clock pulse generator 14 from one position to the other v> It is controlled by the output signal of the OR gate circuit 24.

Ein Auf- und Ab-Zähler 62 umfaßt drei Dekaden 63, 64 und 65 und empfängt die Impulse H einer Uhr 66. Diese Impulse H werden mit einer Periode vonAn up and down counter 62 comprises three decades 63, 64 and 65 and receives the pulses H of a clock 66. These pulses H are with a period of

ausgesandt, wobei die Zeitdauer T vo-. r erbesent out, the duration T vo-. r inheritance

Π) ^undraus·Π) ^{and out}

t>o stimmt ist. Die Dekaden 63, 64 und 65 senden jeweils Impulse mit Penodent> o is true. The decades 63, 64 and 65 transmit, respectively Impulses with penodes

100 10
Die Impulse mit der 1 .riode τγ™ werden parallel100 10
The pulses with the 1 .riode τγ ™ are parallel

an den Eingang der UND-Gatterschaltungen 53 und 57 gelegt.to the input of the AND gate circuits 53 and 57 placed.

Die Impulse mit der Penode -j~r werden an den Eingang der UND-Gatterschaltung 56 gelegt.The pulses with the penode -j ~ r are applied to the input of the AND gate circuit 56.

Die Impulse mit der Periode jq werden an denThe pulses with the period jq are sent to the

Eingang der UND-Gatterschaltung 55 gelegt.Input of the AND gate circuit 55 placed.

Die Impulse mit der Periode 7~werden parallel an die UND-Gatterschaltungen 51 und 54 und an eine UND-Gatterschaltung 71 gelegt, die außerdem das Signal des Taktimpulsgenerators 14 in der Stellung £ empfängt und derer Ausgangssignal an den Eingang der ODER-Gatterschalti ng 24 angelegt wird.The pulses with the period 7 ~ are parallel to the AND gate circuits 51 and 54 and applied to an AND gate circuit 71, which also has the The signal from the clock pulse generator 14 in the position £ receives and its output signal to the input of the OR gate circuit 24 is applied.

Natürlich wird jede der oben genannten Impulsarten, außer der letzten, an die nächstfolgende Dekade des Auf- und Ab-Zählers 62 angelegt.Of course, each of the above types of impulses, except for the last, applied to the next decade of the up and down counter 62.

Der Auf- und Ab-Zäh!er 62 kann einen Rückstellimpuls auf Null RAZ, der vom Ausgang der UND-Gatter-The up and down counter 62 can reset a pulse to zero RAZ, which is generated by the output of the AND gate

schaltung 53 ausgeht, und einen Impuls DfC empfangen, der vom Generator 14 in der Stellung F ausgesandt wird und die Abzählarbeitsweise befiehlt.circuit 53 goes out, and a pulse DfC received, which is sent by the generator 14 in the position F and commands the counting operation.

Jede Dekade 63, 64, 65 des Auf- und Ab-Zählers 62 steht mit einem Speicher 67 in Verbindung, auf den er seinen Inhalt auf einen Übertragungsbefehlsimpuls 77? übertragen kann, der vom Ausgang der UND-Gatterschaltung 57 ausgehtEach decade 63, 64, 65 of the up and down counter 62 is connected to a memory 67 to which it its content to a transfer command pulse 77? that can be transmitted from the output of the AND gate circuit 57 goes out

Der Speicher 67 kann ebenfalls ein Vorzeichensignal SGN aufnehmen, das vom Ausgang Q der Triggerschaltung 22 über eine UND-Gatterschaltung 68 ausgeht, die zum anderen das vom Generator 14 in der Stellung E ausgesandte Signal empfängtThe memory 67 can also receive a sign signal SGN which emanates from the output Q of the trigger circuit 22 via an AND gate circuit 68 which, on the other hand, receives the signal sent by the generator 14 in the E position

Eine ausschließliche ODER-Schaltung 69 empfängt das Ausgangssigna! vom Komparator 9 und das Ausgangssignal Q der Triggerschaltung 22 und legt ihr Ausgangssignal parallel ar. den Eingang der UND-Gatterschaltungen 52,55,56 und 57.An exclusive OR circuit 69 receives the output signal! from the comparator 9 and the output signal Q of the trigger circuit 22 and puts its output signal in parallel ar. the input of the AND gate circuits 52,55,56 and 57.

Die Arbeitsweise dieser Vorrichtung wird im folgenden anhand der F i g. 6 und 7 beschrieben. Bei den in diesen Figuren dargestellten Diagrammen sind aui der AbLzisse die Zeit t und auf der Ordinate die Spannung V am Ausgang des Integrationfjliedes aufgetragen. Gleichzeitig sind die aufeinanderfolgenden Stellungen A bis G, die vom Taktimpulsgenerator 14 im Verlauf der Zeit eingenommen werden, und die Zeitpunkte des Oberganges ii angezeigt.The mode of operation of this device is described below with reference to FIGS. 6 and 7 described. In the diagrams shown in these figures, the time t is plotted on the abscissa and the voltage V at the output of the integration element is plotted on the ordinate. At the same time, the successive positions A to G, which are assumed by the clock pulse generator 14 in the course of time, and the times of transition ii are displayed.

Die Arbeitsweise umfaßt eine erste Phase der Festlegung des Verstärkers 18 auf Null, die den Stellungen A bis C des Taktimpulsgenerators 14 entspricht. Die eigentliche Umwandlungsphase beginnt erst, wenn der Taktimpulsgenerator 14 die Stellung D erreicht.The mode of operation includes a first phase of fixing the amplifier 18 to zero, which corresponds to the positions A to C of the clock pulse generator 14. The actual conversion phase only begins when the clock pulse generator 14 reaches position D.

Am ersten Zeitpunkt fo befindet sich der Taktimpulsgenerator 14 in der Stellung A und hält die Unterbrecherkontakte 43 und 44 geschlossen, während die Verschiebunj;sspannung Vo des Verstärkers 18 im Kondensator 42 gespeichert wird. Seit diesem Zeitpunkt ro zeigt der Ausgang des Komparator 9 eine Polarität, die eine Funktion von Vo und der Spannungsquelle 41 ist.At the first point in time fo the clock pulse generator 14 is in position A and keeps the interrupter contacts 43 and 44 closed while the displacement voltage Vo of the amplifier 18 is stored in the capacitor 42. Since this point in time ro, the output of the comparator 9 shows a polarity which is a function of Vo and the voltage source 41.

Zum Zeitpunkt fi = fo-t- Töffnet der Ausgangsimpuls der Dekade 65 des Auf- und Ab-Zählers 62 die UND-Gatterschaltung 51, deren Ausgangssignal über die ODER-Gatterschaltung 24 den Taktimpulsgenerator 14 in die Stellung Bbringt. Gleichzeitig speichert das Ausgangssignal dieser Gatterschaltung 24 die Polarität des Ausgangssignals des Komparators 9 in der Triggerschaltung 22, beispielsweise direkt als Q= 1 oder über den Inverter 45 als Q= I.At the time fi = fo-t- T , the output pulse of the decade 65 of the up and down counter 62 opens the AND gate circuit 51, the output signal of which brings the clock pulse generator 14 to position B via the OR gate circuit 24. At the same time, the output signal of this gate circuit 24 stores the polarity of the output signal of the comparator 9 in the trigger circuit 22, for example directly as Q = 1 or via the inverter 45 as Q = I.

Bei dem beschriebenen Beispiel ist die Spannung V₀ positiv und der Komparator 9 wie bei der vorhergehenden, anhand der F i g. 3 beschriebenen Ausführungsform so ausgelegt, daßer ein negatives Signal abgibt, das über den Inverter 45 Qzu 1 macht.In the example described, the voltage V _{0 is} positive and the comparator 9 is as in the previous one, with reference to FIG. 3 is designed in such a way that it outputs a negative signal which makes Q 1 via the inverter 45.

Der Übergang des Taktimpulsgenerators 14 in die Stellung B öffnet wieder die Unterbrecherkontakte 43 und 44. Gleichzeitig schließt das in der Stellung B ausgesandte Signal über die ODER-Gatterschaltung 61 und eine der UND-Gatterschaltungen 58 oder 59 einen der Unterbrecherkontakte 12 oder 13, um an den Eingang des Integrationsgliedes 17 die Vergleichsspannung + R oder - R, je nachdem, ob <?«1 oder Q= 1 ist, zu legen.The transition of the clock pulse generator 14 to position B opens the breaker contacts 43 and 44 again. At the same time, the signal sent out in position B connects to one of the breaker contacts 12 or 13 via the OR gate circuit 61 and one of the AND gate circuits 58 or 59 the input of the integration element 17 to apply the comparison voltage + R or - R, depending on whether <? «1 or Q = 1.

Bei dem beschriebenen Beispiel wird die Vergleichsspannung + R gemäß einer Geraden mit negativer Steigung bis zum Zeitpunkt t₂ oder bis zu dem Zeitpunkt, in dem die Spannung V den Schwellenwert des Komparators 9 erreicht, integriert.In the example described, the comparison voltage + R is integrated according to a straight line with a negative slope up to the point in time t ₂ or up to the point in time at which the voltage V reaches the threshold value of the comparator 9.

Die Änderung der Polarität des Ausgangssignals des Komparators 9 öffnet über die exklusiv ODER-Gatterschaltung 69 die UND-Gatterschaltung 24 den Taktimpulsgenerator 14 in in die Stellung Cbringt
In der Stellung C öffnet das vom Taktimpulsgenerator ausgesandte Signal denjenigen der Unterbrecherkontakte 12 oder 13, der vorher geschlossen war, und schließt den Unterbrecherkontakt 43, der das Erdpotential an den Eingang des Integrations^liedes 17 legtThe change in the polarity of the output signal of the comparator 9 opens the AND gate circuit 24 via the exclusive OR gate circuit 69 and brings the clock pulse generator 14 into position C
In position C, the signal emitted by the clock pulse generator opens that of the breaker contacts 12 or 13 that was previously closed, and closes the breaker contact 43, which applies the earth potential to the input of the integration element 17

ίο dessen Ausgangsspannung V konstant und gleich dem Schwellenwert des Komparators 9 bleibtίο whose output voltage V remains constant and equal to the threshold value of the comparator 9

Beim ersten Impuls H der Uhr 66, der auf der Zeitpunkt ti folgt und den Zeitpunkt t₃ definiert, wird durch diesen Impuls die UND-Gatterschaltung 53 geöffnet, die ein Rückstellen des Auf- und Ab-Zählers 62 durch das Signal RAZ sowie über die GatterschaltungAt the first pulse H of the clock 66, which follows the time ti and defines the time t ₃ , the AND gate circuit 53 is opened by this pulse, which resets the up and down counter 62 by the signal RAZ and via the Gate circuit

24 den Übergang des Taktimpuisgenerators 14 in die Stellung D hervorruft24 causes the transition of the clock pulse generator 14 to the D position

Nun ist der Zeitpunkt fc und die Stellung D erreicht in der die vorher genannte Umwandlungsphase beginntThe point in time fc and position D is now reached in which the aforementioned conversion phase begins

In der Stellung D befiehlt der Taktimpulsgenerator 14 das Schließen des Unterbrecherkontaktes 11, der die umzuwandelnde Spannung X an den Eingang des Integrationsgliedes 17 legt Bei dem beschriebenen Beispiel wird die Spannung XaIs negativ angenommen, was zu einer Integration in Form einer ansteigenden Geraden führt Diese Integration erfolgt während einer bestimmten Zeitdauer T, bis die Dekade 65 des Aufund-Ab-Zählers 62 ein Signal aussendet, das die UND-Gatterschaltung 54 öffnet die über die Gatterschaltung 24 den Übergang des Taktimpuisgenerators 14 in die Stellung Ehervorruft.In position D, the clock pulse generator 14 commands the closing of the breaker contact 11, which applies the voltage X to be converted to the input of the integration element 17. In the example described, the voltage XaIs is assumed to be negative, which leads to an integration in the form of a rising straight line. This integration takes place during a certain period of time T, until the decade 65 of the up-and-down counter 62 sends out a signal which opens the AND gate circuit 54 which, via the gate circuit 24, calls for the transition of the clock pulse generator 14 to the Eher position.

Dann ist der Zeitpunkt U erreicht, und die Spannung am Ausgang des Integrationsgliedes 17 beträgt:Then the time U is reached and the voltage at the output of the integration element 17 is:

v -v ^x τv -v ^x τ

Wenn der Auf- und Ab-Zähler 62 1000 Impulse h gezählt hat, hat er seine Kapazität erreicht und kehrt aul den Wert Null zurück.When the up and down counter 62 has counted 1000 pulses h , it has reached its capacity and returns to the value zero.

Der Komparator 9, der eine positive Abweichung feststellt, sendet ein negatives Signal aus, das die Triggerschaltung 22 auf $=1 und Q=O bringt, wöbe dieser Zustand das Vorzeichen der Spannung A repräsentiert.The comparator 9, which detects a positive deviation, sends out a negative signal which brings the trigger circuit 22 to $ = 1 and Q = O , if this state represented the sign of the voltage A.

Der Übergang des Taktimpuisgenerators 14 in die Stellung E öffnet die Gatterschaltung 68 für der Durchlaß des Signals SGN, das in den Speicher 67 eine Vorzeichenziffer einbringt, die in diesem Falle die Ziffer Null ist, die anzeigt, daß die Spannung X negativ ist.The transition of the clock pulse generator 14 to the position E opens the gate circuit 68 for the passage of the signal SGN, which introduces a sign digit into the memory 67, which in this case is the number zero, which indicates that the voltage X is negative.

Der Übergang in die Stellung E ruft weiterhin eine Wiederöffnung des Unterbrecherkontaktes 11 und über die ODER-Gatterschaltung 61 ein Schließen eines der Unterbrecherkontakte 12 oder 13 hervor, um an den Eingang des In'.egrationsgliedes 17 die Vergleichsspannung + R oder - R zu legen. Diese Wahl wird so getroffen, daß die vom Komparator 9 festgestellte Abweichung kleiner wird. Bei dem beschriebener Beispiel, bei dem Q= I ist, wird dann die Gatterschaltung 58 geöffnet und die Spannung + R angelegt, so daO die Integration über eine absinkende Gerade erfolgt, deren Neigung der Spannung R entspricht.The transition to position E also causes the interrupter contact 11 to reopen and, via the OR gate circuit 61, to close one of the interrupter contacts 12 or 13 in order to apply the comparison voltage + R or - R to the input of the integration element 17. This choice is made in such a way that the deviation determined by the comparator 9 becomes smaller. In the example described, in which Q = I, the gate circuit 58 is then opened and the voltage + R is applied, so that the integration takes place over a descending straight line, the slope of which corresponds to the voltage R.

Das Ausgangssignal des Komparators 9 ändert zum Zeitpunkt (·, seine Polarität, während jedoch die Integration bis zum ersten Aussenden eines Impulses durch die Dekade 64 nach dem genannten Zeitpunkt ft fortgesetzt wird. Damit wird allein durch zwei Faktoren,The output signal of the comparator 9 changes its polarity at the instant (·, while the Integration up to the first transmission of a pulse through the decade 64 after the mentioned time ft is continued. This is due to two factors alone,

nämlich die Änderung der Polarität der Triggerschaltung 22 über die Gatterschaltung 69 und den oben genannten Impuls die Gatterschaltung 55 geöffnet und über die Gatterschaltung 24 der Obergang des Taktimpulsgenerators in die Stellung Fhervorgerufen.namely, changing the polarity of the trigger circuit 22 via the gate circuit 69 and the above said pulse, the gate circuit 55 is opened and the transition of the gate circuit 24 Clock pulse generator in the position Fhervorruf.

Wenn die Dekade 65 neun Einheiten ohne eine Änderung der Polarität des Ausgangssignals des !Comparators 9, d. h. ohne eine öffnung der Gatterschaltung 55 gezählt hat, ruft das Zählen der zehnten Einheit durch die Dekade 65 das Aussenden eines Impulses T hervor, der über die Gatterschaltungen 71 und 24 den Übergang des Taktimpulsgenerators 14 in die Stellung F bewirkt Das genannte, darauf folgende Abzählen wird sodann die Ziffer 9 in der Dekade 65 wieder erscheinen lassen.If the decade 65 has counted nine units without changing the polarity of the output signal of the comparator 9, ie without opening the gate circuit 55, the counting of the tenth unit by the decade 65 causes the emission of a pulse T , which is transmitted via the gate circuits 71 and 24 causes the transition of the clock pulse generator 14 to the position F.

Dann ist der Zeitpunkt fc erreicht und beträgt die Spannung Vam Ausgang des Integrationsgliedes:Then the point in time fc is reached and amounts to Voltage V at the output of the integration link:

V = V_c- V = V _c -

rCrC

T-T-

rCrC

ΊΟΊΟ

Die Dekade 64 hat zu diesem Zeitpunkt Ni Impulse mit einer Periode von ^ ausgesandt, die in derThe decade 64 has Ni pulses at this point in time with a period of ^ sent out in the

Dekade 65 vom Zeitpunkt U an gezählt sind.Decade 65 are counted from time U on.

Da jedoch die Integration über den Zeitpunkt f₅ hinaus fortgesetzt wird, ist es nötig, jetzt die Einheiten mit niedrigerem Gewicht zu löschen. Der Taktimpulsgenerator 14 sendet nun in der Stellung F ein Signal DEC zum Auf-und-Ab-Zähler 62 aus, um ihn auf die Abzählarbeitsweise umzuschalten. Gleichzeitig befiehlt der Generator über die Gatterschaltung 61 die ÖffnungHowever, since the integration continues beyond the point in time f ₅ , it is necessary to delete the units with a lower weight now. The clock pulse generator 14 now sends a signal DEC to the up-and-down counter 62 in the position F in order to switch it to the counting mode. At the same time, the generator commands the opening via the gate circuit 61

des Unterbrecherkontaktes 12 und das Schließen des Unterbrecherkontaktes 13, um die Spannung -R an den Eingang des Integrationsgliedes 17 zu legen. Die Integration verläuft längs einer ansteigenden Geraden.of the breaker contact 12 and the closing of the breaker contact 13 in order to apply the voltage -R to the input of the integration element 17. The integration runs along a rising straight line.

Der Komparator 9 kippt zum Zeitpunkt tj, jedoch wird die Integration bis zum Zeitpunkt t» fortgesetzt, an dem der erste Impuls von der Dekade 63 nach dem Zeitpunkt ti erscheintThe comparator 9 tilts at the point in time tj, but the integration is continued until the point in time t » , at which the first pulse of the decade 63 appears after the point in time ti

Zum Zeitpunkt ie beträgt die Spannung V am Ausgang des Integrationsgliedes:At time ie the voltage V at the output of the integration element is:

F= V_c- F = V _c -

rCrC

T-T-

^R N ^T ^R N ^T

Die Dekade 63 hat N₂ Impulse mit einer Periode "log- ausgesandt, die seit dem Zeitpunkt & heruntergezählt wurden.The decade 63 sent N ₂ pulses with a period "log-, which have been counted down since the time &.

Zu diesem Zeitpunkt ie wird durch zwei Faktoren,At this point ie is determined by two factors,

nämlich die Änderung der Polarität der Triggerschaltung 22 über die Gatterschaltung 69 und den Impuls der Dekade 63 die Gatterschaltung 56 geöffnet und über die Gatterschaltung 24 der Übergang des Taktimpulsgenerators 14 in die Stellung G befohlen.namely, the change in polarity of the trigger circuit 22 via the gate circuit 69 and the pulse of the decade 63, the gate circuit 56 is opened and the transition of the clock pulse generator 14 to position G is commanded via the gate circuit 24.

Gemäß demselben oben genannten Verfahren wird dann die Vergleichsspannung + R bis zum Zeitpunkt i_l0, an dem entweder der erste Uhrimpuls H nach dem Zeitpunkt f₉ erscheint, oder der Komparator 9 gekippt ist, integriertAccording to the same method mentioned above, the comparison voltage + R is then integrated up to the point in time i _l0 , at which either the first clock pulse H appears after the point in time f ₉ or the comparator 9 is tilted

jo Zum Zeitpunkt iio beträgt die Spannung V am Ausgang des Integrationsgliedes 17:jo At time iio, the voltage is V am Output of the integration link 17:

K = K-K = K-

rCrC

T-T-

rCrC

100100

rCrC

10001000

Die Uhr 66 hat N₃ Impulse mit einer Periode von ausgesandt, die seit dem Zeitpunkt te von derThe clock 66 has sent N ₃ pulses with a period of which has been since the time te of the

Dekade 63 gezählt sind.Decade 63 are counted.

Zu diesem Zeitpunkt iio wird durch zwei Faktoren, nämlich die Änderung der Polarität der Triggerschaltung 22 über die Gatterschaltung 69 und den oben genannten Impuls H die Gatterschaltung 57 geöffnet und über die Gatterschaltung 24 der Taktimpulsgenerator 14 wieder in die Stellung A gebracht.At this point in time, the gate circuit 57 is opened by two factors, namely the change in polarity of the trigger circuit 22 via the gate circuit 69 and the above-mentioned pulse H , and the clock pulse generator 14 is brought back to position A via the gate circuit 24.

Auf ähnliche Weise bewirkt das Signal TR eine Übertragung des Inhalts der Dekaden 63 bis 65 in den Speicher 67 in Form von binär codierten Dezimalziffern. Der Inhalt des Speichers 67 wird daraufhin decodiert und durch nicht dargestellte, bekannte Einrichtungen in Form von Zeichen im dezimalen System und die Zeichen » + « oder » — « sichtbar gemacht.In a similar manner, the signal TR causes the contents of the decades 63 to 65 to be transferred to the memory 67 in the form of binary-coded decimal digits. The content of the memory 67 is then decoded and made visible by known devices (not shown) in the form of characters in the decimal system and the characters "+" or "-".

Da es bekannt ist, daß die Zahl N₂ einer Abzählperiode entspricht, enthält der Speicher dann die ZahlSince it is known that the number N ₂ corresponds to a counting period, the memory then contains the number

N-IOON₁-ION₂-I-N₃ N-IOON ₁ -ION ₂ -IN ₃ Bei diesem Beispiel liegt die Spannung Vam AusgangIn this example the voltage V is at the output

des Integrationsgliedes 17, um einen Wert unterhalb desof the integrator 17 to a value below the

Schwellenwertes V_c des Komparator^ 9, der unterhalbThreshold value V _{c of} the comparator ^ 9, which is below

des Wertes des Integrales von +R über die Zeitthe value of the integral of + R over time

Γ 1000 Γ 1000

V, - kV, - k

7c~7c ~

10001000

wobei k. eine positive Zahl kleiner als 1 ist.where k. is a positive number less than 1.

Durch Gleichsetzen der beiden letzten Ausdrücke für Vergibt sich:By equating the last two expressions for Forgives:

V - ^X τ ' rC V - ^X τ 'rC

^R- N -I-rC ' 10 ^R - N -I-rC '10

rC ² rC ²

rCrC

10001000

rC 1000 rC 1000

d.h.:i.e .:

looolooo

+ k + k

ioooiooo

Die Zahl N gibt den absoluten Wert der umzuwandelnden negativen Spannung X mit einem Fehler wieder, der unterhalb einer Einheit der kleinsten Wertigkeit liegt, wobei das Vorzeichen auf andere Weise zugefügt wird.The number N represents the absolute value of the negative voltage X to be converted with an error which is below a unit of the lowest valency, the sign being added in a different way.

Auf diese Weise wurde eine Umwandlung realisiert, ohne daß Einrichtungen zum Teilen der Spannung erforderlich sind, die sehr teuer sind, da sie eine Genauigkeit haben müssen, die für einen derartigen Vorgang erforderlich ist Es wurde allein eine Vorrichtung zum Unterteilen der Zeit verwandt, die eine große Genauigkeit bei einem mäßigen Kostenaufwand zeigen kann. Dadurch, daß darüber hinaus nicht die Spannungen, sondern deren Integrale verglichenIn this way a transformation was realized without the need for voltage sharing devices, which are very expensive because they are a Must have the accuracy required for such an operation Used device for dividing time, which can show great accuracy at a moderate cost. Because, moreover, not the voltages but their integrals are compared

werden, kann der Einfluß von zufälligen Störgeräuschen vermieden werden und infolge der Verstärkung ein Komparator mit mittlerer Genauigkeit verwandt werden.the influence of random noise can be avoided and due to the amplification Medium precision comparator can be used.

Im Vorhergehenden wurden Beispiele der Erfindung beschrieben, die in mannigfaltiger Weise, insbesondere in der Auslegung der logischen Schaltungen, verändert werden können. Außerdem kann leicht eine Vorrichtung zur Umwandlung in ein System auf einer Basis, die sich von Zwei und von Zehn unterscheidet, beispielsweise in ein octales oder hexadezimales System, ins Auge gefaßt werden. Es ist darüberhinaus offensichtlich, daß die Vorrichtung mehr als drei Dekaden enthalten kann.In the foregoing, examples of the invention have been described, which in various ways, in particular in the design of the logic circuits can be changed. In addition, a device can easily for converting to a system on a basis different from two and ten, e.g. an octal or hexadecimal system, may be envisaged. It is also evident that the Device can contain more than three decades.

Hierzu 5 Blatt ZeichnungenIn addition 5 sheets of drawings

Claims

15 20 JO patent claims:

1. Method of converting a In the form of a electrical DC voltage signal converts the existing analog signal into a digital signal stepwise approximations by storing and comparing each of these stepwise Approximations with a signal representing the voltage to be converted, thereby marked that

a) the voltage to be converted during a first period of time with a certain duration is integrated and the result obtained is saved,

b) an equivalent stress selected from a group consisting of two specific equivalent stresses is formed with opposite signs, is integrated during a second time span, which is in successive Intervals with decreasing duration is subdivided, this decrease being special depends on the base of the number system used, and the results of the integration into be stored in a memory,

c) at the beginning of each of the intervals mentioned, the result obtained in step a) is compared with the present result of the storage made in step b), the result of this comparison being the choice mentioned in step b) of the choice to be integrated during the following interval Determined comparative voltage and the choice of the sign new is aimed at reducing the ^{discrepancy determined, and!} '

d) the result of each of the comparisons provided in method step c) is stored in such a way that it can be seen whether the result of the comparison with regard to an interval has changed its sign with regard to the result of the ⁴ "comparison with regard to the previous interval, the successive ones Intervals of the second time segment correspond to the digits with decreasing significance of the digital representation sought ^4> and the value of each of these digits results on the one hand from the duration of the corresponding interval and on the other hand from the fact whether the change in the sign mentioned in method step d), done or not. '"

2. The method according to claim 1, characterized in that the two comparison voltages mentioned in method step b) have the same absolute value. v,

3. The method according to claim 2, characterized in that said in process step b) Storage by step-by-step subtractions from the result obtained in process step a) takes place, and that the comparison mentioned in method step c) mi consists in the result of each to compare the mentioned subtractions with zero.

4. The method according to claim 3, characterized in that the first of the in method step b) h ", mentioned comparisons leads to the fact that a sign appears which, in the conventional manner, has the sign of the signal to be converted.

5. The method according to claim 4, characterized in that for converting an analog Signal in a binary system the duration of the first, in step b) specified interval exactly is equal to half the predetermined duration of process step a), and that the duration of the successive intervals progressively decreases in a ratio of 1: 2

6. The method according to claim 5, characterized in that the common character that the The sign of the signal to be converted is represented and is part of the overall representation, through which Digits “0” and “1” are formed.

7. The method according to claim 4, characterized in that for converting an analog signal into a system on one of two different basis B , each of the time intervals mentioned in method step b) is composed of a certain number η of basic units, this number π being at least equal 1 and is at most equal to B and can be different from one interval to another, that the duration of the basic unit of the first interval is predetermined and the duration of the basic unit with regard to any interval is exactly the same as that with regard to the preceding interval, divided by B , and that the The numerical representation sought results alternately for each interval from the counting up or counting down of the number η , the end of each interval by changing the direction of the comparison mentioned in method step c), for example by the fact that the number η has the value B— Exceeds 1 results.

8. The method according to claim 7, characterized in that the common character that the Represents the sign of the signal to be converted and belongs to the overall representation through which Characters "+" and "-" are formed.

9. Device for performing the method according to claim 4 with a clock pulse generator, an integrator, a comparator and a discriminator controlled by the comparator is, and cooperates with a logic circuit and the clock pulse generator to to control a switching system, characterized in that the switching system selectively applies of the analog signal to be converted or a specific comparison voltage with a the sign of the output signal of the comparator determined sign at the input of the Integration element enables the output of the integration element with the input of the comparator is connected, the other input of the comparator has a comparison potential applied to it and that the successive output signals of the discriminator are stored the successive digits of the numerical representation.

10. Apparatus according to claim 9, characterized in that for converting an analog Signal in a binary system the clock pulse generator is designed so that it receives signals in Gives time intervals, the duration of which decreases progressively in a ratio of 1: 2, and that the successive bits of the binary representation the successive states of the output signal of the discriminator.

11. The device according to claim 9, characterized

characterized in that for converting an analog signal in a system on one of two different bases B further a clock, an up-down counter in a counting system on the related base B, which receives the signals of the clock, a device which is provided by the Clock and the discriminator is controlled to cause the changes in the position of the clock pulse generator, a device to store the numbers n, which represent the duration of the time intervals, in the up and down counter depending on the position of the clock pulse generator by counting up or down , and means are provided to store the contents of the up and down counter which represents the searched numerical value at the end of the conversion.