DE2360449C3 - - Google Patents
Info
- Publication number
- DE2360449C3 DE2360449C3 DE19732360449 DE2360449A DE2360449C3 DE 2360449 C3 DE2360449 C3 DE 2360449C3 DE 19732360449 DE19732360449 DE 19732360449 DE 2360449 A DE2360449 A DE 2360449A DE 2360449 C3 DE2360449 C3 DE 2360449C3
- Authority
- DE
- Germany
- Prior art keywords
- line
- pulse pattern
- output
- pulse
- negated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/16—Electric signal transmission systems in which transmission is by pulses
- G08C19/28—Electric signal transmission systems in which transmission is by pulses using pulse code
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung betrifft eine Einrichtung zur Negation von beliebigen Impulsbildern in automatischen Steuerungen. The invention relates to a device for negating any pulse patterns in automatic controls.
Es sind bereits Impulsbildsteuerungen bekannt, bei denen verschiedene Impulsbilder für Steuerbefehle, z. B. für Ein- und Aus Befehle oder Rückmeldesignale verwendet werden (Patent 23 52 324). In Fig. I sind Beispiele für solche Irnpulsbildvir angegeben. Außerdem ist noch ein Prüfsignal angegeben, welches der Information »kein Signal« entspricht. Ferner wird noch ein Löschsignal verwendet. Es ist jedoch noch nicht bekannt, solche Impulsbilder in der Form zu negieren, daß z. B. aus einem Rückmeldesignal-Impulsbild /« durch Negation das Prüfsignal-Impulsbild //> oder aus dem Prüfsignal-Impulsbild durch Negation ein Rückmeldesignal-Impulsbild bzw. ein Ein- oder Aus-Befehl-Impulsbild entsteht.There are already pulse pattern controls known in where different pulse patterns for control commands, z. B. for on and off commands or feedback signals can be used (patent 23 52 324). Examples of such pulse images are given in FIG. aside from that a test signal is also specified which corresponds to the information "no signal". Furthermore is still a clear signal is used. However, it is not yet known to negate such impulse images in the form that z. B. from a feedback signal pulse pattern / « the test signal pulse pattern //> by negation or a feedback signal pulse pattern from the test signal pulse pattern by negation or an on or off command impulse pattern is created.
Die Aufgabe besieht daher darm, eine Einrichtung zur Negation von beliebigen Impulsbildcrn in automatischen Steuerungen zu schaffen. Die Aufgabe wird nach der Erfindung dadurch gelöst, daß das zu negierende Impulsbild in einer aus einem UND-Glied und einem ODER-Glied bestehenden Schaltung mit dem als negiertes Impulsbild abzugebenden Impulsbild und dem Prüfsignal-Impulsbild so verknüpft wird, daß das negierte Impulsbild phasenrichtig abgegeben wird. Dabei wird die das zu negierende Impulsbild führende Leitung an einen negierten Eingang eines UND-Gliedes angeschlossen, dessen zweiter Eingang mit einer Leitung verbunden ist. die dauernd das beim Prüfsignal-Impulsbüd auf der anderen Leitung am Ausgang eines vom UND-Glied beaufschlagten ODER-Gliedes abzugebende Impulsbüd liefert, wobei ein zweiter Eingang des ODER-Gliedes dauernd mit dem Prüfsignal-Impulsbild beaufschlagt wird.The task is therefore darm to provide a facility for To create negation of arbitrary impulse patterns in automatic controls. The task is after the invention achieved that the pulse pattern to be negated in one of an AND gate and a OR gate existing circuit with the pulse image to be output as a negated pulse image and the Test signal pulse pattern is linked in such a way that the negated pulse pattern is output in the correct phase. The line leading the pulse pattern to be negated is connected to a negated input of an AND element connected, the second input of which is connected to a line. that constantly with the test signal impulse signal on the other line at the output of an OR element acted upon by the AND element Impulsbüd delivers, with a second input of the OR gate continuously with the test signal pulse pattern is applied.
Die Erfindung wird im folgenden anhand von Zeichnungen näher erläutert.-The invention is explained in more detail below with reference to drawings.
In Fig, 2 ist ein Aüsführüngsbeispiel der Schaltung der Nicht'Stüfe dargestellt und Fig. 3 enthält cineTabelle, in der die Signale eingetragen sind, die irt Fig, 2 im Verlauf von zwei unterschiedlichen lirtpulsbildern nacheinander auf den verschiedenen Leitungen auftreten,In Fig. 2 an exemplary embodiment of the circuit of the non-stages is shown and Fig. 3 contains a table in which the signals are entered that appear in Fig. 2 in the course of two different pulse images in succession on the different lines,
In Fig. 2 ist mit 1 die Leitung bezeichnet, die das zu negierende Impulsbüd führt. Diese Leitung wird negiert an das UND-Glied 4 angeschlossen. Mit 2 ist die Leitung bezeichnet, die dauernd das Impulsbüd führt, welches beim Prüfsignal-Impulsbild auf Leitung 1 am Ausgang B des ODER-Gliedes 5 erscheinen soll. Hierfür können beispielsweise die Impulsbilder gemäß Fig. 1 benutzt werden. Im Beispiel wird das Rückmeldesignal-Impulsbild verwendet. Selbstverständlich können nach dem gleichen Verfahren auch andere als die erwähuten Impulsbilder negiert werden.In Fig. 2, 1 denotes the line which carries the pulse signal to be negated. This line is connected to AND element 4 negated. With the line 2 is referred to, which leads continuously the Impulsbüd, which should appear in the test signal pulse pattern on line 1 at the output B of the OR gate 5. For example, the pulse patterns according to FIG. 1 can be used for this. The feedback signal pulse pattern is used in the example. Of course, other pulse patterns than those mentioned can also be negated using the same method.
Der Ausgang A des UND-Gliedes 4 wird auf einen Eingang des ODER-Gliedes 5 geschaltet An den zweiten Eingang des ODER-Gliedes wird die Leitung 3 angeschlossen, an der ständig das Prüfsignal-Impulsbild Jp rnliegt.The output A of the AND element 4 is switched to an input of the OR element 5. The line 3 is connected to the second input of the OR element, to which the test signal pulse pattern Jp rn is constantly present.
Da durch die Negierung Signalfehler auf der LeitungBecause of the negation signal errors on the line
1 unter Umständen unterdrückt werden und nach der Negierung nicht mehr erkennbar sind, ist es zweckmäßig, due Leitung 1 über den Abgriff 6 an eine nicht dargestellte Signalfehlerüberwachung anzuschließen.1 may be suppressed and are no longer recognizable after negation, it is useful to to connect the line 1 via the tap 6 to a signal error monitoring (not shown).
In der Tabelle der Fig. 3 Kt angenommen, daß auf Leitung 1 im Impulsbüd 7 das Prüfsignal-Impulsbüd Jp nach Fig. I ankommt. Beim ersten Takt wird das L-Signal auf Leitung 2 nicht auf den Ausgang A durchgeschaltet, da auf Leitung 1 ebenfalls ein L-Signal ansteht. Dieses L-Signal im ersten Takt ist jedoch identisch mit dem Prüfsgnal, das über Leitung 3 dem ODER-Glied 5 zugeführt wird. Dadurch wird erreicht, daß am Ausgang S des ODER-Gliedes 5 ebenfalls beim ersten Takt eines jeden Impulsbildes ein L-Signal erscheint.In the table of FIG. 3 Kt it is assumed that the test signal pulse group Jp according to FIG. I arrives on line 1 in the pulse group 7. During the first cycle, the L signal on line 2 is not switched through to output A , because line 1 also has an L signal. However, this L signal in the first cycle is identical to the test signal which is fed to the OR gate 5 via line 3. This ensures that an L signal also appears at the output S of the OR gate 5 at the first cycle of each pulse pattern.
Bei den folgenden drei Takten des Impulsbildes hat die Leitung 1 immer ein O-Signal. so daß die auf LeitungLine 1 always has an O signal for the following three cycles of the pulse pattern. so that the line
2 ankommenden Signale am Ausgang A und damit auch J5 am Ausgang B des ODER-Gliedes abgegeben werden.2 incoming signals at output A and thus also J 5 at output B of the OR gate.
Damit steht also am Ausgang B das volle, als Beispiel gewählte Rückmeldesignal-Impulsbild phasenrichtig a's Negation /u dem auf Leitung I eingegebenen Prüfsignal-Impulsbild /ur Verfugung.This means that the full feedback signal pulse pattern selected as an example is available at output B in the correct phase a's negation / u the test signal pulse pattern entered on line I.
Beim Impulsbüd 8 liegt auf Leitung 1 ebenfalls das Rückmeldesignal-Impulsbüd an. das auch auf Leitung 2 ansteht. Durch die Negierung der Leitung I am UND-Glied 4 liefert dann der Ausgang A in allen vier Takten ein O-Signal. In der bereits beschriebenen WeiseIn the case of Impulsbüd 8, the feedback signal Impulsbüd is also present on line 1. which is also pending on line 2. By negating the line I at the AND gate 4, the output A then delivers an 0 signal in all four clocks. In the manner already described
4> wird beim ersten f.ikt über Leitung 3 wieder phasenrichtig das Prüfsignal zugeführt, so daß am Ausgang S das Prüfsignal-Impulsbild als Negation des auf Leitung I /ugefiihrten Rückmeldesignal-Impulsbildes erscheint 4> is the correct phase supplied to the test signal at the first f.ikt via line 3 again, so that the test signal pulse on line image as the negation of the I / ugefiihrten feedback signal pulse of the image appears at the output S
Eine vorteilhafte Weiterentwicklung der Erfindung ergibt sich, wenn die Nicht-Stufe in ODER-Schaltung mit einer Impulsbüder/eugung nach Patent 23 52 324 /u verbinden ist. Diese Schallung ist in Fig. 4 dargestellt. Sowohl die Impulsbilderzeugung als auch die Nicht-Siu-An advantageous further development of the invention results when the non-stage is in an OR circuit with an impulse bus / eugung according to patent 23 52 324 / u. This form is shown in FIG. Both the impulse imaging and the non-Siu
" fe er.ihallen ein ODER-Glied, an dessen einen Eingang jeweils das Prüfsignal-Impulsbild gelegt wird."fe er.ihallen an OR gate, at one entrance the test signal pulse pattern is placed in each case.
Das UND-Glied 4 mit einem negierten F.ingang und der Sleuerkontaki 9 der Eingangssignalumset/ung werden auf ein gemeinsames ODER-Glied 11 geschal-The AND gate 4 with a negated F. input and the Sleuerkontaki 9 of the input signal conversion are connected to a common OR element 11
h0 tet. an dessen dritten Eingang die Leitung 3 angeschlossen ist, die ständig das PrüfsignaMmpulsbüd liefert. h0 tet. to the third input of which the line 3 is connected, which constantly supplies the test signal pulse signal.
Wie die Tabelle in Fig. 5 für die interessierenden Impulsbild^Kombinatioriert 12 bis 15 für die Eingänge 1 und 10 zeigt, kann auf diese Weise ein ODER-GliedLike the table in Fig. 5 for those of interest Pulse pattern ^ Combines 12 to 15 for inputs 1 and FIG. 10 shows, an OR gate can be used in this way
eingespart werden.can be saved.
Der Vorteil besteht darin, daß durch die Einrichtung nach der Erfindung eine einfache und eindeutige Negation von Impulsbildern ermöglicht wird.The advantage is that by the device according to the invention a simple and unambiguous Negation of impulse images is made possible.
Hierzu ί Blatt ZeichnungenFor this purpose ί sheet of drawings
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732360449 DE2360449B2 (en) | 1973-12-01 | 1973-12-01 | Device for the negation of any impulse images |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732360449 DE2360449B2 (en) | 1973-12-01 | 1973-12-01 | Device for the negation of any impulse images |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2360449A1 DE2360449A1 (en) | 1975-06-05 |
DE2360449B2 DE2360449B2 (en) | 1979-08-23 |
DE2360449C3 true DE2360449C3 (en) | 1980-05-14 |
Family
ID=5899858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732360449 Granted DE2360449B2 (en) | 1973-12-01 | 1973-12-01 | Device for the negation of any impulse images |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2360449B2 (en) |
-
1973
- 1973-12-01 DE DE19732360449 patent/DE2360449B2/en active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2360449B2 (en) | 1979-08-23 |
DE2360449A1 (en) | 1975-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2852558B2 (en) | Circuit for detecting the actuated state of a key switch from a large number of manually operable key switches | |
DE69028498T2 (en) | Data transmission system and method | |
EP0114268A2 (en) | Modular circuit | |
DE2917126C2 (en) | Method for testing an integrated circuit and arrangement for carrying out the method | |
DE4026581C2 (en) | ||
DE2360449C3 (en) | ||
DE2925795C2 (en) | Phase discriminator | |
EP1186902A2 (en) | Testmodule | |
EP0656590B1 (en) | Measuring device to test the connection between at least two subassemblies | |
DE3838939A1 (en) | CIRCUIT WITH TEST FUNCTION CIRCUIT | |
EP0093899B1 (en) | Circuit for matching test equipment with a test piece | |
EP0156315A2 (en) | Circuit for testing the correct operation of a data transmission system | |
DE3506237C2 (en) | Device for checking circuit board layouts | |
DE2812241C2 (en) | Device for data input and data output in or from a microprocessor | |
DE2527236B2 (en) | Arrangement for inserting data in a register | |
DE1954910C3 (en) | Arrangement for displaying a defect in decoupling diodes in a matrix | |
DE9005697U1 (en) | Integrated circuit | |
DE3043324C2 (en) | Method for functional testing of sequential networks and arrangement for carrying out the method | |
DE2231216B2 (en) | Digital-to-analog converter | |
DE3900642A1 (en) | DYNAMIC INPUT METHOD AND DEVICE FOR A PROGRAMMABLE CONTROLLER | |
DE3531901A1 (en) | Method of testing ability to function of data output unit of a microprocessor | |
DE2921680A1 (en) | CIRCUIT ARRANGEMENT, IN PARTICULAR FOR TESTING ELECTRICAL CIRCUITS | |
DE69231943T2 (en) | Electronic circuit for easy control of the area of a radio transmission zone | |
DE1524160B2 (en) | CIRCUIT ARRANGEMENT FOR OVERLAPPED CONTROL OF THE DATA FLOW IN DATA PROCESSING SYSTEMS | |
EP0012794A1 (en) | Method and device for checking the control signals derived from an instruction of an electronic data processing unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OF | Willingness to grant licences before publication of examined application | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |