DE2360364C3

DE2360364C3 - Circuit arrangement for comparing DC voltages

Info

Publication number: DE2360364C3
Application number: DE19732360364
Authority: DE
Inventors: Herbert 8000 München Reiter
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1973-12-04
Publication date: 1978-01-19

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Vergleich von Gleichspannungen mit einem unteren und einem oberen, an einer ersten und an einer zweiten Spannungsteilerschaltung einstellbaren SchwellwertThe invention relates to a circuit arrangement for comparing DC voltages with a lower one and an upper threshold value which can be set at a first and at a second voltage divider circuit

Um Spannungen mit einer Bezugsspannungsgröße zu vergleichen, ist es bekannt, sogenannte Differenzschaltungen zu verwenden. Mit Hilfe einer solchen Differenzschaltung ist die Feststellung möglich, ob eine Spannung eine vorgegebene Bezugsspannung über- oder unterschreitet Die prinzipielle Wirkungsweise besteht darin, daß die Differenz zwischen der zu vergleichenden Eingangsspannung und der festen Bezugsspannung bewertet wird, wobei dann, wenn diese Differenz den Wert 0 durchläuft, eine Transistorstufe umgesteuert wird. Über eine Ausgangsstufe, die in der Regel aus zwei Transistoren besteht, wird in diesem Falle ein definiertes Ausgangssignal abgegeben.In order to compare voltages with a reference voltage variable, so-called differential circuits are known to use. With the help of such a differential circuit it is possible to determine whether a Voltage exceeds or falls below a specified reference voltage The principle of operation is that the difference between the input voltage to be compared and the fixed Reference voltage is evaluated, and when this difference passes through the value 0, a transistor stage is reversed. An output stage, which usually consists of two transistors, is used in this Case emitted a defined output signal.

Häufig tritt auch die Forderung auf, eine Spannung nicht nur mit einem, sonderen mit zwei Bezugswerten zu vergleichen. Dieses Problem stellt sich z. B. stets dann, wenn eine Eingangsspannung sowohl hinsichtlich des Überschreitens eines unteren als aber auch hinsichtlich des Überschreitens eines oberen Schwellwertes überwacht werden muß. Ausgehend von der Tatsache, daß durch die Anschaltung einer Differenzschaltung an den Teilerpunkt einer Spannungsteilerschaltung, an der die zu vergleichende Eingangsspannung anliegt, die Einstellung verschiedener Schwellwerte durch entsprechende Dimensionierung der Widerstandswerte möglich ist, läßt sich dieses Problem dadurch lösen, daß zwei Differenzschaltungen vorgesehen sind, die jeweils an den Teilerpunkt einer ersten und einer zweiten Spannungsteilerschaltung angeschaltet sind. Die Ausgangssignale der beiden Differenzschaltungen lassen sich dann derart logisch verknüpfen, daß ein definiertes Ausgangssignal stets dann zur Verfügung steht wenn die Eingangsspannung innerhalb des durch den unteren und oberen Schwellwert gebildeten Bereiches liegt Mit einer solchen Anordnung ist jedoch, bedingt durch die Verdoppelung und die Verknüpfung der AusgangssiOften there is also the requirement to apply a voltage not just with one but with two reference values to compare. This problem arises e.g. B. whenever an input voltage both in terms of Exceeding a lower and also monitored with regard to the exceeding of an upper threshold value must become. Based on the fact that by connecting a differential circuit to the Divider point of a voltage divider circuit to which the input voltage to be compared is applied, the setting different threshold values is possible through appropriate dimensioning of the resistance values, this problem can be solved in that two differential circuits are provided, each on the dividing point of a first and a second voltage divider circuit are switched on. The output signals the two differential circuits can then be logically linked in such a way that a defined The output signal is always available when the input voltage is within the lower limit With such an arrangement, however, is due to the Doubling and linking the output si

gnale, ein relativ hoher Aufwand verbunden.gnale, a relatively high effort involved.

The object of the invention is to provide a Circuit arrangement for comparing a voltage

mit einem oberen und einem unteren Schwellwert anzugeben, mit der der bisher erforderliche Aufwand reduziert wird.specify with an upper and a lower threshold value with which the previously required effort is reduced.

Die Lösung dieser Aufgabe geschieht gemäß den im kennzeichnenden Teil des Patentanspruchs angegebenen Merkmalen. This problem is solved according to the features specified in the characterizing part of the patent claim.

In einer Schaltungsanordnung nach der Erfindung ist nur noch eine einzige an sich bekannte Differenzschaltung erforderlich. Anstelle der in bekannten Vergleichsanordnungen notwendigen zweiten Differenzschaltung enthält die Anordnung lediglich einen weiteren is Transistor und eine Diode. Da die neue Schaltungsanordnung nur einen einzigen Ausgang besitzt, an dem ein definiertes Ausgangssignal zur Verfügung steht, ist die in bekannten Anordnungen notwendige Verknüpfung zweier Ausgangssignale und damit auch der damit ίο verbundene Schaltungsaufwand nicht mehr erforderlich. Zur Erläuterung der Erfindung wird auf die Zeichnung verwiesen. Im einzelnen zeigtIn a circuit arrangement according to the invention, only a single differential circuit known per se is required. Instead of the second differential circuit required in known comparison arrangements, the arrangement contains only one further transistor and one diode. Since the new circuit arrangement has only a single output at which a defined output signal is available, the linking of two output signals that is necessary in known arrangements and thus also the circuit complexity associated therewith is no longer necessary. Reference is made to the drawing to explain the invention. In detail shows

Fig. 1 eine Vergleichsanordnung nach dem Stande der Technik unter Verwendung von zwei Differenzschaltungen, 1 shows a comparison arrangement according to the prior art using two differential circuits,

Fig.2 zeigt das Ausgangssignal der in Fig. 1 angegebenen Vergleichsanordnung,FIG. 2 shows the output signal of the in FIG specified comparison arrangement,

F i g. 3 schließlich zeigt ein Ausführungsbeispiel nach der Erfindung.F i g. 3 finally shows an embodiment according to the invention.

Die Schaltungsanordnung in F i g. 1 enthält eine erste Differenzschaltung, in der die Transistoren Tl und T2 eine an den Teilerpunkt A einer ersten Spannungsteilerschaltung R1 und R 2 angeschaltete Transistorstufe und die Transistoren T3 und TA eine Ausgangsstufe bilden.The circuit arrangement in FIG. 1 contains a first differential circuit in which the transistors T1 and T2 form a transistor stage connected to the divider point A of a first voltage divider circuit R 1 and R 2, and the transistors T3 and TA form an output stage.

In der zweiten Differenzschaltung bilden die Transistoren TS und T6 die an den Teilerpunkt B einer zweiten Spannungsteilerschaltung R 3 und RA angeschlossene Transistorstufe und die Transistoren Tl und TS die Ausgangsstufe. Die Eingangsspannung U liegt sowohl an der ersten als auch an der zweiten Spannungsteilerschaltung. Zur Stromversorgung der Differenzschaltungen dienen die Hilfsspannungen U i und i/2 sowie eine Reihe von hier nicht näher bezeichneten Widerständen. Die Bezugsspannungsquelle UR ist mit den Transistorstufen Tl, T2 bzw. TS, T6 der beiden Differenzschaltungen verbunden. Über die Ausgangstransistoren T3 und TA der linken bzw. Tl und TS der rechten Differenzschaltung werden bei Überschreiten des unteren bzw. bei Überschreiten des oberen Schwellwertes, die jeweils an den Teilerpunkten A und B eingestellt sind, Ausgangssignale abgegeben, die durch ein logisches Schaltglied, im Ausführungsbeispiel durch ein sogenanntes EXK.LUSIV-ODER-GATTER G verknüpft werden.In the second differential circuit, the transistors TS and T6 form the transistor stage connected to the divider point B of a second voltage divider circuit R 3 and RA , and the transistors T1 and TS form the output stage. The input voltage U is applied to both the first and the second voltage divider circuit. The auxiliary voltages U i and i / 2 as well as a number of resistors (not shown here) are used to supply power to the differential circuits. The reference voltage source UR is connected to the transistor stages T1, T2 or TS, T6 of the two differential circuits. Output signals are output via the output transistors T3 and TA of the left or T1 and TS of the right differential circuit when the lower or upper threshold, which is set at the divider points A and B , is exceeded Embodiment can be linked by a so-called EXCLUSIVE-OR-GATE G.

Unter der Voraussetzung, daß der niedere Pegel als 0, der hohe Pegel als 1 bezeichnet ist, ist die Wirkungsweise der in F i g. 1 angegebenen Schaltung folgende.Provided that the low level is denoted as 0 and the high level as 1, the mode of operation is the in F i g. 1 circuit shown as follows.

Solange die Eingangsspannung U kleiner ist als die eingestellten Schwellwerte, ist in der linken Differenzschaltung der Transistor Tl und in der rechten Differenzschaltung der Transistor TS gesperrt Der Transistor T2 und über diesen auch die Ausgangstransistoren T3 und TA sowie der Transistor T6 und über diesen die Transistoren Tl und TS befinden sich dannAs long as the input voltage U is smaller than the set threshold, is in the left differential circuit of the transistor Tl and the right differential circuit of the transistor TS locked Transistor T2 and on this, the output transistors T3 and TA and the transistor T6 and by the transistors Tl and TS are then

⁶S im leitenden Zustand. An beiden Eingängen des Gatters G liegt in diesem Falle jeweils eine 0, so daß ein Ausgangssignal SA in Form einer 0 abgegeben wird. Übersteigt nun die Eingangsspannung (/den eingestell- ⁶ S in the conductive state. In this case there is a 0 at both inputs of the gate G , so that an output signal SA in the form of a 0 is emitted. If the input voltage (/ the set-

3 43 4

ten unteren Schwellwert, d. h. ist die sich am Teilerpunkt Die Wirkungsweise der Anordnung ist folgende.th lower threshold, d. H. is located at the dividing point. The mode of operation of the arrangement is as follows.

A setting voltage greater than the reference span as long as the input voltage (/ such a value

nung UR, so wird der Transistor Ti leitend. Damit wird besitzt, daß weder der am Teilerpunkt A der erstenvoltage UR, the transistor Ti becomes conductive. It is thus possessed that neither the one at the divider point A is the first

der Transistor TI und über diesen die Ausgangstransi- Spannungsteilerschaltung Ri, R2 noch der amthe transistor TI and via this the output transi- voltage divider circuit Ri, R2 or the am

stören T3 und TA der linken Difftrenzschaltung 5 Teilerpunkt B der zweiten Sp-mnungsteilerschaltungdisturb T3 and TA of the left differential circuit 5 divider point B of the second voltage divider circuit

gesperrt R 3, R 4 eingestellte Schwellwert überschritten ist,locked R 3, R 4 set threshold is exceeded,

As long as the input voltage U is lower than the transistor Tl of the differential circuit is

obere Schwellwert, d. h, solange die Spannung am im gesperrten Zustand, während die Transistoren T2, upper threshold, d. h, as long as the voltage on in the blocked state, while the transistors T2,

Divider point B is smaller than the reference voltage, 73 and TA are conductive. The Transistoi TS is blocked

bleiben die beschriebenen Zustände unverändert (Die 10 Das Ausgangssignal SA entspricht damit dem logischenthe described states remain unchanged (The 10 The output signal SA thus corresponds to the logical

Transistors T6, Tl and TB are in the conductive value 0. If the input voltage exceeds U den State.) During this phase, the lower left threshold is at, ie the voltage is at Input of the gate G the 1 and at the right input dividing point A greater than the reference voltage UR, see above

die 0 an. Das Exklusiv- Oder-Gatter G gibt somit das wird der Transistor Ti leitend, und damit werden diethe 0 on. The exclusive-OR gate G is thus that the transistor Ti is conductive, and thus the

Output signal & 4 = 1. 15 transistors T2, T3 and TA blocked The transistor

Übersteigt die Eingangsspannung i/den eingestellten TS bleibt während dieser Phase im gesperrten Zustand, oberen Schwellwert, d. h, ist die sich am Teilerpunkt B Mit dem Wechsel des Ausgangstransistors TA vom einstellende Spannung größer als die Bezugsspannung leitenden in den gesperrten Zustand wird das Ausgangs- UR, so wird in der rechten Differenzschaltung der signal SA = \ abgegeben. Wird mit steigender Eingangs-Transistor TS leitend, und die Transistoren Γ6, ΤΊ und 20 spannung U auch der am Teilerpunkt B eingestellte TS werden gesperrt Damit sind beide Eingänge des obere Schwellwert überschritten, so wird der Transistor Gatters G mit einer 1 belegt, was zur Abgabe des TS in den leitenden Zustand gesteuert Diese Umsteue-Ausgangssignals SA=O führt Somit ergibt sich der in rung kann deshalb erfolgen, weil die Diode D das F i g. 2 dargestellte Verlauf des Ausgangssignals SA, das Potential am Teilerpunkt A der ersten Spannungsteilernur innerhalb eines bestimmten Spannungsbereiches 25 schaltung R1, R 2 auf einen bestimmten Wert begrenzt, den Wert SA= 1 hat was zur Folge hat, daß das Potential am Verbindungs-If the input voltage i / exceeds the set TS remains in the blocked state during this phase, the upper threshold value, i.e. h, is located at the divider point B With the change of the output transistor TA from the setting voltage greater than the reference voltage conducting to the blocked state, the output UR, so the signal SA = \ is emitted in the right differential circuit. Becomes conductive with increasing input transistor TS , and the transistors Γ6, ΤΊ and 20 voltage U also the TS set at division point B are blocked. Both inputs of the upper threshold value is exceeded, the transistor gate G with a 1 is used, which is controlled for outputting the TS in the conducting state This Umsteue output signal SA = O leads thus results in tion can take place because the diode D, the F i G. 2 curve of the output signal SA, the potential at the divider point A of the first voltage divider is limited to a certain value only within a certain voltage range 25 circuit R 1, R 2 , the value SA = 1 has the consequence that the potential at the connection

The in Fig. 3 illustrated embodiment according to the point of the emitters of the transistors Ti and T2 in the

der Erfindung enthält nur noch eine Differenzschaltung Differenzschaltung und des Transistors T5 auf demthe invention contains only a differential circuit differential circuit and the transistor T5 on the

mit den Transistoren Π und Γ2 sowie den Ausgangs- Wert der Bezugsspannung UR festgehalten wird. Imwith the transistors Π and Γ2 as well as the output value of the reference voltage UR is recorded. in the

transistoren Γ3 und TA. Die Differenzschaltung ist 30 vorliegenden Ausführungsbeispiel wird das dadurchtransistors Γ3 and TA. The differential circuit is this embodiment

wiederum an den Teilerpunkt A einer ersten Span- erreicht daß die Diode D zwischen dem Teilerpunkt A in turn to the divider point A of a first span reached that the diode D between the divider point A.

nungsteilerschaltung R1 und R 2 angeschaltet Der und der Bezugsspannung UR geschaltet ist doch ist dievoltage divider circuit R 1 and R 2 switched on The and the reference voltage UR is switched but that is

Divider point B of the second voltage divider circuit invention in no way affects this special connection R 3, RA is only connected to a transistor TS . Limited control of the differential circuit and In addition, the control of the output transistors Γ3 and is between the divider point A and 35 Reference voltage UR switched a diode D The TA is now taken over by transistor Γ5. Output signal SA is now directly at the output As soon as it has been switched to the conductive state,

des Ausgangstransistors TA abgenommen. Zur Strom- was bei Überschreiten des am Teilerpunkt B eingestell-of the output transistor TA removed. For the current, what if the value set at divider point B is exceeded

versorgung der Schaltung sind wiederum die Hilfsspan- ten oberen Schwellwertes der Fall ist werden dieThe supply of the circuit are, in turn, the auxiliary voltage, the upper threshold value is the case

nungen Ui und U2 sowie eine Reihe von nicht näher 40 Ausgangstransistoren Γ3 und TA wieder leitend undvoltages Ui and U2 as well as a number of not more detailed 40 output transistors Γ3 and TA again conductive and

bezeichneten Widerständen vorhanden. Die Bezugs- das Ausgangssignal wird abgeschaltet (5A=O). Dasdesignated resistors are present. The reference output signal is switched off (5A = O). The

The voltage source UR with the differential circuit output signal SA thus corresponds to that in FIG

verbunden. angegebenen Kurvenverlauf.connected. specified curve shape.

1 sheet of drawings

Claims

Claim:

Circuitry for comparing DC voltages having a top and a bottom at a first and set at a second voltage divider circuit threshold value, characterized in that the divider point (A) of the first voltage divider circuit (R 1, R 2) a known difference circuit with input for the reference voltage (Ug) (Tt, T2) is switched on, the above an output stage (Γ3, TA ) emits an output signal (SA = I) when the lower threshold value is exceeded, that the potential at the divider point ^) of the first voltage divider circuit (Ri, R 2) limiting diode (D) is provided, and that at the divider point (B) of the second voltage divider circuit (A3, RA) only one transistor (TS) is connected, which is turned on when the upper threshold is exceeded and which is controlled via the output stage (T3, TA) the differential circuit connected to the first dividing point (A) switches off the output signal again (£ 4 = 0).