DE2358209A1 - PROCEDURE AND CIRCUIT ARRANGEMENT FOR DETECTION OF AN INTERRUPT-RELEATING FUNCTIONAL UNIT - Google Patents

PROCEDURE AND CIRCUIT ARRANGEMENT FOR DETECTION OF AN INTERRUPT-RELEATING FUNCTIONAL UNIT

Info

Publication number
DE2358209A1
DE2358209A1 DE19732358209 DE2358209A DE2358209A1 DE 2358209 A1 DE2358209 A1 DE 2358209A1 DE 19732358209 DE19732358209 DE 19732358209 DE 2358209 A DE2358209 A DE 2358209A DE 2358209 A1 DE2358209 A1 DE 2358209A1
Authority
DE
Germany
Prior art keywords
nand gate
control unit
input
interrupt
central control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732358209
Other languages
German (de)
Inventor
Hasso Uhlemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Starkstrom Anlagenbau VEB
Original Assignee
Starkstrom Anlagenbau VEB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Starkstrom Anlagenbau VEB filed Critical Starkstrom Anlagenbau VEB
Publication of DE2358209A1 publication Critical patent/DE2358209A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Bus Control (AREA)

Description

Verfahren und Schaltungsanordnung zur Erkennung einer interruptauslösenden Fünktionseinheit Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Erkennung einer interruptauslösenden Funktionseinheit mehrerer in Kette geschalteter Bunktionseinheiten, die von einer zentralen Steuereinheit betrieben werden.Method and circuit arrangement for the detection of an interrupt-triggering Functional unit The invention relates to a method and a circuit arrangement for the detection of an interrupt-triggering functional unit of several connected in a chain Functional units that are operated by a central control unit.

In der BRD-Auslegeschrift 1 268 181 wurde bereits vorgeschlagen, daß Auswähleinrichtungen zur Nachrichtenverbindung einer speziellen Fernstation mit einer Zentrale aufeinanderfolgend Verbindungen von der Einrichtung zu den Fern stationen absuchen, wenn eine Fernetation eine Nachrichtenverbindung mit der Zentrale anfordert oder wenn die Zentrale eine spezialle Fernstation identifiziert und einenNachrichtenverbindung damit anfordsrt. Zu einer Auswähleinrichtung gehört ein Adressenzähler und ein Adressenregieter, In dem Adressenregister ist die Adresse einer Fernstation enthalten, Eine Koinzidenzschsltung ist mit dem Adressenzähler und dem Adressenregister verbunden, die den Inhalt des Zählers und des Registere vergleioht und ein Signal abgibt, wenn der eine Inhalt gleich dem anderen ist.In the FRG Auslegeschrift 1 268 181 it has already been suggested that Selector means for communicating with a specific remote station a center successive connections from the facility to the remote stations scan when a remote station requests a communication link with the control center or when the central office identifies a particular remote station and a communications link thus anfordsrt. An address counter and an address register belong to a selection device, The address register contains the address of a remote station, a coincidence circuit is connected to the address counter and the address register, which stores the content of the The counter and the register are compared and emits a signal when the content is equal to the other.

Diese Lösung macht es notwendig, daß eine zentrale , Steuereinheit nacheinander alle angeschlossenen entfernt liegenden Funktionseinheiten abfragt, um zu erkennen, welche der Funktionseinheiten durch ein Signal, z.B.This solution makes it necessary to have a central control unit queries all connected, remote functional units one after the other, to realize which of the functional units by a signal, e.g.

einen Interrupt, cine Nachrichtenübertragung von der zentralen Steuereinheit anfordert.an interrupt, a message transmission from the central control unit requests.

Durch dieses Abfragen wird die zentrale Steuereinheit sowie der Übertragungskanal zu den i?unktionseinheiten belastet. Außerdem verzögert sich die Beantwortung der Anforderungen. Die Lösung entstehender Zeitprobleme bei einer schnelleren Erwiderung führt zu einem erheblichen materiellen und programmtechnischen aufwand.Through this query, the central control unit and the transmission channel charged to the functional units. In addition, the response to the Requirements. The solution to emerging time problems with a faster reply leads to considerable material and technical expenditure.

Zweck der Erfindung ist es, die zentrale Steuereinheit von der zeitraubenden Routinearbeit des abtragens der angeschlossenen Funktionseinheiten zu befreien, um der zentralen Steuereinheit für andere Probleme mehr Zeit zur Verfügung zu stellen.The purpose of the invention is to remove the central control unit from the time consuming To free routine work of removing the connected functional units, to give the central control unit more time for other problems.

Weiterhin soll durch die Erfindung erreicht werden, daß der Ubertragungakanal weniger beansprucht wird.Furthermore, it should be achieved by the invention that the transmission channel is used less.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zu schaffen, durch die es möglich ißt, um ein interrupteignal an eine zentrale Steuerinheit sendende Funktionseinheit aus einer Anzahl von in Kette geschalteten Funktionseinheiten sofort zu erkennen.The invention is based on the object of a method and a circuit arrangement to create, through which it eats possible, to send an interrupt signal to a central control unit sending functional unit from a number of functional units connected in a chain immediately recognizable.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß durch einen von einer Funktionseinheit an eine zentrale Stenereinheit gesendeten Interruptimpuls gleichzeitig zur Erkennung der den Interruptimpuls auslösenden Funktionseinheit über eine Codierungsschaltung der Adressencode der betreffenden Funktionseinheit an die zentrale St.;ueeinheit gesendet wird.According to the invention the object is achieved in that by one of an interrupt pulse sent from a functional unit to a central star unit at the same time to identify the functional unit triggering the interrupt pulse the address code of the relevant functional unit via a coding circuit is sent to the central St.; ue unit.

Die Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung gelost, bei der eine Anzahl von n Adressenleitungen von einer zentralen Steuereinheit oder einer Funktionseinheit kommend jeweils auf den Eingang einer ersten @nzahl von n NAND-Gattern geführt ist. Der Ausgang dieser ersten NAND-Gatter ist jevieils mit dem ersten Eingang einer zweiten Anzahl von ihü-Gsttern verbunden sowie mit je einem Singang, entsprechend der Anzahl der ersten NAND-Gatter, eines dritten NAND-Gatters. Die zweiten Eingänge der zweiten NAND-Gatter sind entsprechend einer Codierung entweder mit jeweils einem der Eingänge des dritten NAND-Gatters oder mit dem Ausgang eines vierten NAND-Gatters, auf dessen ersten Eingang eine Interruptimpmlsleitung geführt ist, verbunden, Ein zweiter Eingang des vierten NAND-Gatters ist mit dem Ausgang eines fünften NAND-Gatters verbunden.The object is achieved according to the invention by a circuit arrangement, in which a number of n address lines from a central control unit or of a functional unit on the input of a first number of n NAND gates is performed. The output of this first NAND gate is jevieils with connected to the first input of a second number of ihü guests and to one each Singang, corresponding to the number of first NAND gates, of a third NAND gate. The second inputs of the second NAND gates are either according to a coding with one of the inputs of the third NAND gate or with the output of one fourth NAND gate, to the first input of which an interrupt pulse line is routed is connected, A second input of the fourth NAND gate is connected to the output of a fifth NAND gate.

Eine Impulslestung für die Bereitschaft der Sterereinheit ist auf dem Eingang eines sechsten NÄND-Gatters geführt.A pulse test for the readiness of the ster unit is on the input of a sixth NÄND gate.

Der Ausgang des sechsten Ni\ND-Gatters ist mit einem wei -teren Eingang des dritten NAND-Gatters verbunden, Der Ausgang des dritten MAND-Gatters ist mit dem Eingang des fünften RAND-Gatters verbunden. Die Ausgänge der zweiten NAND-Gatter werden als Adressenleitungen zur nächsten Funktionseinheit oder zur zentralen Steuereinheit geführt.The output of the sixth Ni \ ND gate is connected to a further input of the third NAND gate, the output of the third MAND gate is connected to connected to the input of the fifth RAND gate. The outputs of the second NAND gates are used as address lines to the next functional unit or to the central control unit guided.

Durch das sofortige Erkennen der den Interrupt auslösenden Funktionseinheit entfällt das Abfragen der einzelnen Funktionseinheitens wodurch der Übertragungskanal von den Funktionseinheiten zu der zentralen Steuereinheit weniger beansprucht wird, ebenso wird dadurch die zentrale Steuereinheit entlastet.By immediately recognizing the functional unit triggering the interrupt there is no need to query the individual functional units, which means that the transmission channel is no longer required is less stressed by the functional units to the central control unit, This also relieves the central control unit.

Durch die erfindungsgemäße Lösung entfällt der Vergleich durch Register zur Erkennung der den Interrupt auslösenden Punktionseinheit.The solution according to the invention eliminates the need for comparison by means of registers to identify the puncture unit triggering the interrupt.

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. Die zugehörige Zeichnung ei des Schaltbild der erfindungsgemäßen Lösung.The invention is to be described in more detail below using an exemplary embodiment explained. The associated drawing of the circuit diagram of the invention Solution.

Die Arbeitsweise der Schaltungsanordnung geht davon aus, daß aur de Übertragungskanal von der zentralen Steuereinheit zu den Funktionseinheiten keine Übertragung von Informationen stattfindet. Auf den Adressen-NAND-Gattern 1.1 bis 1.n liegt 0-Signal. Die Bereitschaft der Steuereinheit wird durch ein 0-Signal auf dem NAND-Gatter 6 ausgedrückt. Ebenfalls liegt im Normalzustand auf der Interruptleitung 0-Signal, Ändert sich das Signal für den Interrupt von 0 auf In, so wird entsprechend der eingestellten Codierung die betreffende Adresse auf die Adressenleitungen eingespeist. An den ausgängen der NAND-Gatter 2.1 bis 2,n erscheint die iresse der Funktionseinheit, die den Interrupt sendete. Um am Ausgang der zweiten NAND-Gatter 2.1 bis 2.n die codierte Mresse der jeweiligen den Interrupt sendenden Punktionseinheit zu erhalten, erfolgt die Codierung derart, daß, um ein 0-Signal auf einer der abgehenden Adressenleitungen zu erhalten, die von einem Ausgang eines der ersten NAND-Gatter kommende Leitung parallel zum dritten NAND-Gatter zu dem ersten und gleichzeitig zum zweiten Eingang des entsprechenden zweiten NAND-Gatters geführt wird. Ist am Ausgang eines der zweiten NAND-Gatter dagegen ein L-Signal zur Bildung der gewünschten adresse erforderlich, so wird der zweite Eingang des entsprechenden zweiten NAND-Gatters mit dem Ausgang des vierten NAND-Gatters 4 verbunden.The operation of the circuit is based on the assumption that aur de No transmission channel from the central control unit to the functional units Transfer of information takes place. On the address NAND gates 1.1 to 1.n is 0 signal. The readiness of the control unit is indicated by a 0 signal the NAND gate 6. Also lies on the interrupt line in the normal state 0 signal, if the signal for the interrupt changes from 0 to In, the corresponding the set coding feeds the relevant address onto the address lines. The iresse of the functional unit appears at the outputs of the NAND gates 2.1 to 2, n. that sent the interrupt. To at the output of the second NAND gate 2.1 to 2.n the to receive coded messages from the puncture unit sending the interrupt, the coding is carried out in such a way that there is a 0 signal on one of the outgoing address lines to get the line coming from an output of one of the first NAND gates parallel to the third NAND gate to the first and at the same time to the second input of the corresponding second NAND gate is performed. Is one of the second at the exit NAND gate, on the other hand, requires an L signal to form the desired address, so the second input of the corresponding second NAND gate becomes the output of the fourth NAND gate 4 connected.

Liegt auf dem Übertragungskanal eine Adresse an oder ist die Steuereinheit nicht bereit, so wird das Suchen der dresse solange verhindert, bis aufgrund der Interrupterkennung in der zentralen Steuereinheit die Übertragung von Informationen auf dem Übertragungakanal eingestellt wird.Is there an address on the transmission channel or is the control unit not ready, the search for the address is prevented until due to the Interrupt detection in the central control unit, the transmission of information is set on the transmission channel.

Claims (2)

Patentansprüche :Patent claims: 1. Verfahren zur-Erkennung einer interruptauslösenden Funktionseinheit mehrerer in Kette geschalteter Funktionseinheiten, die: von einer zentralen Steuereinheib betrieben werden, gekennzeichnet dadurch, daß durch einen von einer Funktionseinheit an eine zentrale Steuereinheit gesendeten InterruptimpAls gleichzeitig zur Erkennung der den Interruptimpuls auslösenden Funktionseinheit über eine Codierungsschaltung der Adressencode der betreffenden Funktionseinheit an die zentrale Steuereinheit gesendet wird.1. Method for the detection of an interrupt-triggering functional unit several functional units connected in a chain, which: from a central control unit are operated, characterized in that by one of a functional unit InterruptimpAls sent to a central control unit at the same time for detection the functional unit triggering the interrupt pulse via a coding circuit the address code of the relevant functional unit to the central control unit is sent. 2. Schaltungsanordnung zur Lösung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß eine Anzahl von n sidressenleitungen von einer zentralen Steuereinheit oder einer Funktöonseinheit kommend jeweils auf den Eingang einer ersten Anzahl von n NAND-Gattern ( 1.1 bis 1.n ) geführt ist, daß der Ausgang dieser ersten NAND-Gatter ( 1.1 bis 1.n ) jeweils mit dem ersten Eingang einer zweiten Anzahl von NAND-Gattern ( 2.1 bis 2.n ) verbunden ist sowie niit je einem Eingang entsprechend der Anzahl der ersten NAND-Gatter ( 1.1 bis 1.-n ) eines dritten NAND-Gattera ( 3 ); daß die zweiten Eingänge der zweiten NAND-Gatter ( 2.1 bis 2.n ) entsprechend einer Codierung verbunden sind entweder mit jeweils einem der Eingänge des dritten NAND-Gatters ( 3 ) oder mit dem Ausgang eines vierten NAND-Gattere ( 4 ), auf dessen ersten Eingang eine Interruptimpulaleitung ( I ) geführt ist; daß ein zweiter Eingang dds vierten NAND-Gatters ( 4 ) mit dem Ausgang eines fünften NÄND-Gaters ( 5 ) verbunden ist; daß eine Impulsleitung für die Bereitschaft der Steuereinheit auf dem Eingang eines sechsten NAND-Gatters ( 6 ) geführt ist, daß der Ausgang dessechsten NAND-Gatters (6) mit einem weiteren Eingang des dritten NAND-Gatters (3) verbunden ist; daß der Ausgang des dritten NAND-Gatters ( @ 3 ) mit dem Eingang des fünften NAND-Gatters ( s ) verbunden ist und daß die Ausgänge der zweiten NAND-Gatter ( 2.- bis '.n ) als dressenleitungen zu den nächsten Funktionseinheiten oder zur zentralen Steuereinheit geführt werden.2. Circuit arrangement for solving the method according to claim 1, characterized in that a number of n address lines from a central Control unit or a function unit coming each to the input of a first number of n NAND gates (1.1 to 1.n) is performed that the output of this first NAND gate (1.1 to 1.n) each with the first input of a second Number of NAND gates (2.1 to 2.n) is connected and niit one input each corresponding to the number of first NAND gates (1.1 to 1.-n) of a third NAND gate (3); that the second inputs of the second NAND gate (2.1 to 2.n) accordingly a coding are connected to either one of the inputs of the third NAND gate (3) or with the output of a fourth NAND gate (4) on its the first input is an interrupt pulse line (I); that a second entrance dds fourth NAND gate (4) connected to the output of a fifth NAND gate (5) is; that a pulse line for the readiness of the control unit on the input a sixth NAND gate (6) out is that the outcome of the sixth NAND gate (6) connected to another input of the third NAND gate (3) is; that the output of the third NAND gate (@ 3) with the input of the fifth NAND gate (s) is connected and that the outputs of the second NAND gate ( 2.- to '.n) as address lines to the next functional units or to the central one Control unit are guided.
DE19732358209 1972-12-12 1973-11-22 PROCEDURE AND CIRCUIT ARRANGEMENT FOR DETECTION OF AN INTERRUPT-RELEATING FUNCTIONAL UNIT Pending DE2358209A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD16746672 1972-12-12

Publications (1)

Publication Number Publication Date
DE2358209A1 true DE2358209A1 (en) 1974-06-20

Family

ID=5489269

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732358209 Pending DE2358209A1 (en) 1972-12-12 1973-11-22 PROCEDURE AND CIRCUIT ARRANGEMENT FOR DETECTION OF AN INTERRUPT-RELEATING FUNCTIONAL UNIT

Country Status (2)

Country Link
DD (1) DD105700A1 (en)
DE (1) DE2358209A1 (en)

Also Published As

Publication number Publication date
DD105700A1 (en) 1974-05-05

Similar Documents

Publication Publication Date Title
DE3300263C2 (en)
DE2418653A1 (en) DEVICE FOR DISPLAYING AN EXTREME VALUE OF A SEQUENCE OF DIGITAL VALUES
DE1474062B2 (en) DATA PROCESSING SYSTEM WITH A NUMBER OF BUFFER MEMORIES
DE1079100B (en) Message transmission system, in particular for telegraphy switching
EP0035731A2 (en) Method and arrangement for transmitting data signals
DE2250553C3 (en) Arrangement for collecting and / or distributing information via transmission lines
DE2228290C3 (en) Method and apparatus for identifying an electrical carrier signal
DE3613773A1 (en) SYSTEM STRUCTURE DETECTION METHOD FOR A MULTIPLE-LOOP TRANSMISSION SYSTEM
DE1240137B (en) Method and circuit arrangement for handling operations in a switching system comprising a large number of connection lines
DE2358209A1 (en) PROCEDURE AND CIRCUIT ARRANGEMENT FOR DETECTION OF AN INTERRUPT-RELEATING FUNCTIONAL UNIT
DE2250607B2 (en) Code discriminator for transmission lines operating in synchronous mode
DE1146912B (en) Method for error detection of telegraphic messages transmitted in blocks
DE1537450C3 (en) Process for secure data transmission, as well as sender and receiver for carrying out this process
AT253259B (en) Device for checking a group of characters with an attached test character
DE1524263B2 (en) CIRCUIT FOR CHECKING A BINARY COUNTER
DE2019795A1 (en) Data processing system with input / output devices
DE2523703A1 (en) CONNECTION NETWORK FOR MANUAL SWITCHING STATIONS IN A REMOTE COMMUNICATION CENTER
DE1524263C (en) Circuit for testing a binary counter
EP0022985A2 (en) Circuit arrangement for the detection of specific binary values of a fixed minimum duration
DE2731402A1 (en) DEVICE IN A PULSE CODE MODULATION TRANSMISSION SYSTEM FOR THE CORRECT DETECTION OF AT LEAST SEVERAL CODEWORDS RECEIVED
DE2257727B1 (en) Process for the gradual re-evaluation of information, in particular of multi-digit codes in telecommunication systems, in particular telephone switching systems
DE2325691C3 (en) Computerized telephone switching system
DE2200773A1 (en) Interference-resistant communication system
DE1187265B (en) Procedure for data transfer
DE2353588A1 (en) TELEGRAPHY CHARACTER RECOGNITION CIRCUIT