DE2343478B2

DE2343478B2 - PROCEDURE FOR READING THE CONTENTS OF AN ELECTRONIC BINARY COUNTER UNambiguously

Info

Publication number: DE2343478B2
Application number: DE19732343478
Authority: DE
Inventors: Clyde E. Waukesha Wis. Mattson (V.St.A.)
Original assignee: Kearney & Trecker Corp., West AUis, Wis. (V.St.A.)
Priority date: 1972-09-01
Filing date: 1973-08-29
Publication date: 1976-01-22
Also published as: GB1426494A; NL7312035A; CH564237A5; IT1019024B; JPS4965775A; CA1003115A; JPS528225B2; DE2343478A1; FR2198326B1; FR2198326A1

Description

Die vorliegende Erfindung betrifft ein Verfahren zum eindeutigen Prüfen des Inhaltes eines elektronischen Binärzählers mit dem die bistabilen Zustände während des Weiterschaltvorgangs des Zählers eliminiert werden, indem eine erste Ablesung des Inhalts des Zählers vorgenommen und gespeichert wird.The present invention relates to a method for unambiguously checking the content of an electronic Binary counter with which the bistable states are eliminated during the incrementing process of the counter by taking and storing an initial reading of the counter's contents.

Auf vielen Gebieten werden elektronische digitale Zähler, und vor allem binäre Zähler, dazu benutzt, die kumulative Summe einer Impulsserie, die z. B. von einem Auflöser, einem Impulsgenerator usw. abgegeben wird, zu verfolgen. Es ist ein Merkmal gewisser digitaler Zähler, daß alle Zählergrößen ihren Zustand nicht gleichzeitig in Reaktion auf den Erhalt eines Impulses ändern, welcher die kumulative Zählersumme in einen Zustand versetzt, in dem die kleineren Größen reduziert und die größeren Größen erhöht werden. Wenn z. B. ein Zähler die Angabe einer binären 1, oder »01« enthält, ändert der nächste vom Zähler erhaltene Impuls die Angabe zu einer binären 2, oder »10«. Bevor die zweite Stellengröße jedoch von einer 0 zu einer 1 wechselt, ändert sich die erste Stelle von 1 zu 0, so daß der Zähler in diesem Moment eine binäre 0 registriert, bevor er die binäre 2 registriert. Falls die Zählerangabe zu diesem Zeitpunkt geprüft wird, ergibt sich eine fehlerhafte Angabe. Die gleiche Mehrdeutigkeit ergibt sich jedes Mal während des Betriebes des Zählers, wenn eine Zählung den Zähler in den Zustand versetzt, daß irgendeine andere als die erste Stelle von 0 auf 1 verändert wird.In many fields, electronic digital counters, and especially binary counters, are used to provide the cumulative sum of a series of pulses, e.g. B. issued by a resolver, a pulse generator, etc. will pursue. It is a feature of certain digital counters that all counter variables keep their status do not change simultaneously in response to the receipt of a pulse which converts the cumulative counter total into puts a state in which the smaller sizes are reduced and the larger sizes are increased. If z. For example, if a counter contains a binary 1 or "01", the next one received from the counter changes Impulse indicates a binary 2 or "10". However, before the second digit changes from a 0 to a 1 changes, the first digit changes from 1 to 0, so that the counter registers a binary 0 at this moment, before registering the binary 2. If the counter information is checked at this point in time, the result is an incorrect one Specification. The same ambiguity arises every time during the operation of the counter if a count enables the counter to change any digit other than the first digit from 0 to 1 will.

In manchen Fällen wird eine große Anzahl von mit den verschiedenen Stellen des Zählers untereinander S verbundenen Gattern verwendet, um eine Ablesung des Zählers zu jenen Zeitpunkten, an denen mehrdeutige Angaben auftreten können, zu verhindern. Obwohl diese Arbeitsweisen, was ihre funktionell Aspekte betrifft, zufriedenstellende Ergebnisse erzielen, erfordem sie die Verwendung von relativ vielen Getäten für Gatter und zusätzlichen Schaltanordnungea Es ist wünscheswert, die zum Zwecke der Zählerablesung erforderliche Gatteranzahl auf ein Minimum zu reduzieren, ohne daß irgendwelche Mehrdeutigkeiten in den Angaben auftreten.In some cases, a large number of different digits of the counter are linked to each other S connected gates are used to take a reading of the counter at those times when ambiguous Information can occur to prevent. Although these ways of working what their functional aspects concerns, achieve satisfactory results, require it is the use of a relatively large number of gates and additional switching devices it is desirable to reduce the number of gates required for meter reading to a minimum, without any ambiguity occurring in the information.

Dem Gegenstand des Anspruchs 1 liegt somit die Aufgabe zugrunde, ein Verfahren zur Durchführung der Ablesung eines digitalen Zählers mit einer Mindestanzahl an Gattern und ohne Mehrdeutigkeit in bezugThe object of claim 1 is therefore based on the object of a method for implementation the reading of a digital meter with a minimum number of gates and no ambiguity in relation to it

ίο auf den Zählerinhalt zu schaffen. Die Lösung dieser Aufgabe ist im Kennzeichen des Anspruchs 1 angegeben. ίο to create the counter contents. The solution to this The task is specified in the characterizing part of claim 1.

In einer Ausführungsform der vorliegenden Erfindung wird ein digitaler Rechner dazu verwendet, schrittweise den Inhalt eines Zählers in ein Register einzulesen, einen zweiten Zählwert des Zählers nach einem vorbestimmten Zeitraum in ein zweites Register einzulesen, den ersten und zweiten Zählwert zu vergleichen, und ^inen Vergleich, ob die zwei Zählwerte identisch sind, durchzuführen. Sind die zwei Angaben identisch, erfolgt der nächste Programmschritt Sind die zwei Angaben nicht identisch, so wird ein dritter Zählwert eingelesen und mit dem zweiten Zählwert verglichen. Weitere Angaben werden erforderlichenfalls eingelesen, bis zwei aufeinanderfolgende identische Angaben erkannt werden, wonach der nächste Programmschritt durchgeführt wird.In one embodiment of the present invention, a digital computer is used to reading the contents of a counter into a register step by step, then a second count value of the counter read into a second register for a predetermined period of time to compare the first and second count values, and perform a comparison as to whether the two counts are identical. If the two details are identical, the next program step takes place. If the two entries are not identical, a third count is made read in and compared with the second count. Further information is read in if necessary, until two consecutive identical items of information are recognized, after which the next program step is carried out.

Nun wird auf die Zeichnungen bezug genommen, wobeiReference is now made to the drawings, wherein

F i g. 1 ein funktionelles Blockdiagramm eines elektronischen Binärzählers mit Mitteln zur Zählerauslesung der bekannten Art darstellen,F i g. 1 shows a functional block diagram of an electronic binary counter with means for reading out the counter of the known type

F i g. 2 ein funktionelles Blockdiagramm eines Verfahrens gemäß der vorliegenden Erfindung dargestellt undF i g. Figure 2 shows a functional block diagram of a method in accordance with the present invention and

F i g. 3 ein Ablaufschema eines Programmes für einen erfindungsgemäßen Computer dargestellt.F i g. 3 shows a flow chart of a program for a computer according to the invention.

In F i g. 1 ist ein aus in Kaskadenschaltung verbundenen Flip-Flop-Kippstufen 12, 14 und 16 bestehender elektronischer Binärzähler 10 gezeigt, bei den ein der Ausgang einer Kippstufe jeweils mit dem Eingang der nächsten Kippstufe verbunden ist Die zu zählenden Impulse werden an dem Eingangsanschluß 18 der ersten Kippstufe angelegt.In Fig. 1 is an off connected in cascade Flip-flop trigger stages 12, 14 and 16 of existing electronic binary counters 10 shown in which one of the The output of a trigger stage is connected to the input of the next trigger stage. The ones to be counted Pulses are applied to the input terminal 18 of the first flip-flop.

Jeder einzelne der Flip-Flops 12, 14 und 16 ist mit zwei Ausgängen versehen und stellt die erste, bzw. zweite oder dritte binäre Wertigkeit dar. 1st der Ausgang 1 des Flip-Flop 12 auf hoher Spannung, so wird eine binäre 1 gezeigt; ist der Ausgang 1 des Flip-Flop 14 hoch, so wird eine binäre 2 angezeigt; ist der Ausgang 1 des Flip-Flop 16 hoch, so ist eine binäre 4 gegeben, usw. Zu Beginn sind die Null-Ausgänge aller Flip-Flops hoch, um eine binäre Null anzuzeigen, und die Eins-Ausgänge aller Flip-Flops sind niedrig. Der erste Impuls ändert den Zustand von Flip-Flop 12, so daß der Eins-Ausgang hoch und der Null-Ausgang niedrig werden, wodurch eine binäre 1 dargestellt wird. Auch der zweite Impuls ändert den Zustand von Flip-Flop 12, soEach of the flip-flops 12, 14 and 16 is provided with two outputs and represents the first or second or third binary valence. If output 1 of flip-flop 12 is at high voltage, then a binary 1 shown; if output 1 of flip-flop 14 is high, a binary 2 is displayed; is the exit 1 of the flip-flop 16 is high, a binary 4 is given, etc. At the beginning, the zero outputs of all flip-flops are high to indicate a binary zero and the one outputs of all flip-flops are low. The first Pulse changes the state of flip-flop 12 so that the one output goes high and the zero output goes low, which represents a binary 1. The second pulse also changes the state of flip-flop 12, see above

daß der Null-Ausgang wieder hoch und der Eins-Ausgang niedrig werden. Der Eins-Ausgang des Flip-Flop 12 ist jedoch mit dem Eingang von Flip-Flop 14 verbunden, so daß der Flip-Flop 12 bei der Änderung seines Zustandes eine Zustandsänderung in Rip-Flop 14 auslöst, wodurch eine binäre 2 angezeigt wird. Die Zustandsänderung von Flip-Flop 14 tritt kurz nach der Zustandsänderung von Flip-Flop 12 auf, so daß sich ein kurzer Zeitraum ergibt, in dem Flip-Flop 12 bereits zweimal gekippt wurde, während Flip-Flop 14 noch nicht einmal gekippt wurde. Wird der Inhalt des Zählers fi» zu diesem Zeitpunkt abgelesen, so ergibt sich ein fehlerhaftes Ergebnis.that the zero output is high again and the one output get low. However, the one output of flip-flop 12 is connected to the input of flip-flop 14, so that the flip-flop 12 changes its state in the rip-flop 14 when its state changes triggers, which shows a binary 2. The change of state of flip-flop 14 occurs shortly after the state change of flip-flop 12, so that a results in a short period of time in which flip-flop 12 has already been flipped twice, while flip-flop 14 is still wasn't even tipped. Becomes the content of the counter fi »read at this point in time, the result will be incorrect.

Desgleichen wird bei der Zustandsänderung des Zählers 10 von einer binären 3 zu einer binären 4 der Zustand aller drei Kippstufen nacheinander geändert, so daß der mehrdeutige Zeitraum etwas langer ist. Sind zur Erweiterung der Zählerbasis mehrere Kippstufen an den Ausgang von Flip-Flop 16 angeschlossen, hängt die Dauer des mehrdeutigen Intervalls von der Anzahl der verwendeten Kippstufen ab.Likewise, when the state of the counter 10 changes from a binary 3 to a binary 4, the state becomes of all three flip-flops changed one after the other, so that the ambiguous period is a little longer. Are to expand the counter base several flip-flops connected to the output of flip-flop 16 depends the duration of the ambiguous interval depends on the number of flip-flops used.

Der Inhalt des Zählers 10 wird, sofern dies wünschenswert ist, über eine Anzahl von Gattern 22,24 und 26 in ein Register 20 eingegeben, wobei jedes Gatter von einem Eins-Ausgang der betreffenden Kippstufe an den Eingang einer einzelnen Bitstelle von Register 20 angeschlossen ist. Die Gatter 22,24 und 25 werden betätigt, um einen Zollwert einzulesen, wenn Anschluß 28 ein Impuls zugeführt wird, wobei Anschluß 28 mit einem zweiten Eingang eines jeden Gatters verbunden ist.The content of the counter 10 is, if so desired is, via a number of gates 22,24 and 26 is entered into a register 20, with each gate starting from a one output of the relevant flip-flop the input of a single bit position of register 20 is connected. The gates 22, 24 and 25 are activated, to read in a customs value when a pulse is applied to terminal 28, terminal 28 with connected to a second input of each gate.

Eine genaue Einlesung eines Zählwerts .-st während eines mehrdeutigen Zeitraumes nicht möglich. Daher ist es bei den bekannten Methoden üblich, zusätzlich eine Schaltung vorzusehen, die an die Schaltung in F i g. 1 angeschlossen ist, und die aus mehreren Gattern besteht, welche feststellt, ob sich irgendeine Kippstufe des Zählers 10 in einem Übergangsstadium befindet. In einem solchen Fall werden die Gatter 22, 24 und 26 so lange gesperrt, bis die mehrdeutige Zeitspanne zu Ende ist.An exact reading of a counter value.-St during an ambiguous period is not possible. Therefore, with the known methods, it is common to additionally to provide a circuit which corresponds to the circuit in FIG. 1 is connected, and made up of several gates which determines whether any flip-flop of the counter 10 is in a transition state. In in such a case, gates 22, 24 and 26 are blocked until the ambiguous time span ends is.

In F i g. 2 ist eine Schaltung zum Lesen des Inhaltes von Zähler 10 dargestellt. Der Zähler 10 wurde in der in F i g. 1 beschriebenen Weise gebaut, doch sind weder Gatter noch ein Register wie etwa 20 bis 26 speziell für die Verwendung mit dem Zähler JO erforderlich. Statt dessen sind alle mit dem Zähler 10 verbundenen Schaltungen 'n einer elektronischen digitalen Rechenanlage 30 untergebracht. Bekanntlich sind die meisten Bestandteile einer digitalen Rechenanlage 30 nicht bauteilmäßig »starr verdrahtet« in dem Sinne, daß sie zur Durchführung einer einzigen Aufgabe verwendet werden. Die Anschlußschaltungen zwischen den Bestandteilen der Rechenanlage sind durch ein Programm vorgeschrieben, und die Anschlüsse, die mit diesem Programm hergestellt werden, nennt man »weich verdrahtete« Anschlüsse. Die Teile werden angeschlossen, um die Rechenanlage in die Lage zu versetzen, ein gewünschtes Ergebnis zu erzielen, und werden danach rasch auseinandergenommen.In Fig. 2 is a circuit for reading the content represented by counter 10. The counter 10 was shown in FIG. 1, but are neither Gate still requires a register such as 20 to 26 specifically for use with the counter JO. Instead of of this, all of the circuits connected to the counter 10 are an electronic digital computer system 30 housed. It is known that most of the components of a digital computer system 30 are not component parts "Hardwired" in the sense that they are used to perform a single task. The connection circuits between the components of the computer system are prescribed by a program, and the connections made with this program are called "soft-wired" Connections. The parts are connected to enable the computer system to create a desired Result, and are quickly dismantled afterwards.

Die Rechenanlage 30 besteht aus mehreren Gattern 32, die an die Eins-Ausgänge einer jeden Kippstufe 12, 14 und 16 angeschlossen sind, und die Gatter 32 werden betätigt, um den Inhalt des Zählers 10 in ein Register 34 einzulesen, wenn ein Steueranschluß 36 erregt wird. Gatter 32 und 34 sind nicht einzeln in allen Detail.¹; dargestellt, da sie den in F i g. 1 dargestellten entsprechenden Gatter und Register 20 bis 26 identisch sein können, außer daß sie zu anderen Zeitpunkten als Teile der Rechenanlage 30 für andere Aufgaben herangezogen werden können. Das in F i g. 2 gezeigte Register 34 ist gewöhnlich nicht ein Register in dem in F rg. 1 dargestellten, herkömmlichen Sinn, sondern ist im Datenspeicher des Rechners für die Aufnahme von Eingabedaten vorgesehen. Beim aufeinanderfolgenden Betrieb werden die Gatter 32 wieder erregt, damit die Zählerangabe 10 in ein zweites Register 38, welches eine andereThe computing system 30 consists of a plurality of gates 32 which are connected to the one outputs of each flip-flop 12, 14 and 16, and the gates 32 are actuated to read the contents of the counter 10 into a register 34 when a control terminal 36 is energized will. Gates 32 and 34 are not individually in great detail. ¹ ; shown, since they are the in F i g. 1 shown corresponding gates and registers 20 to 26 can be identical, except that they can be used at other times as parts of the computer system 30 for other tasks. The in Fig. Register 34 shown in FIG. 2 is usually not a register in that shown in FIG. 1, it is provided in the data memory of the computer for receiving input data. During successive operation, the gates 32 are energized again, so that the counter information 10 is in a second register 38, which is a different one

ίο Stelle im Datenspeicher der Rechenanlage darstellt, in Reaktion auf die Erregung von Anschluß 36 eingelesen wird. Zwei verschiedene Speicherstellen wurden für die Register 34 und 38 vorgesehen, so daß sie gleichzeitig zwei getrennte Größen darstellen können.ίο represents the position in the data memory of the computer system in Response to the excitation of terminal 36 is read. Two different locations were used for the Registers 34 and 38 are provided so that they can represent two separate quantities at the same time.

Anschließend an die zweite Einlesung des Zählers 10 werden die Zählwerte in den Registern 34 und 38 sofort in einer Vergleichereinheit 40 verglichen, welche ein Ausgabesignal auf Leitung 42 abgibt, falls bei dem Vergleich festgestellt wurde, daß die Zählwerte in den zwei Registern, 34 und 38, identisch sind. Durch das Vorhandensein eines Signals in Leitung 42 nimmt der Rechner 30 den normalen Betriebsablauf, in dem ein Zählwert entweder vom Register 34 oder 38 für eine anschließende Rechnung benutzt wird, wieder auf. Sind jedoch die Zählwerte der zwei Register nicht identisch, wird ein Ausgangssignal in Leitung 44 erzeugt, wodurch der Inhalt von Register 34 gelöscht und durch den Zählwert vom Register 38 ersetzt wird, worauf ein neuer Wert vom Zähler 10 in das Register 38 eingelesen wird.Subsequent to the second reading of the counter 10, the count values in registers 34 and 38 are immediately compared in a comparator unit 40, which outputs an output signal on line 42 if the comparison found that the count values in the two registers 34 and 38 , are identical. With the presence of a signal on line 42, computer 30 resumes normal operation in which a count from either register 34 or 38 is used for a subsequent calculation. However, if the count values of the two registers are not identical, an output signal is generated on line 44, whereby the content of register 34 is cleared and replaced by the count value from register 38, whereupon a new value from counter 10 is read into register 38.

Die in F i g. 2 gezeigte Schaltung kann, sofern dies wünschenswert ist, ganz von den übrigen Teilen der digitalen Rechenanlage 30 getrennt sein. Falls jedoch eine digitale Rechenanlage 30 benutzt wird, sind außerThe in F i g. 2 can, if this is desirable, entirely different from the remaining parts of FIG digital computer system 30 be separated. However, if a digital computing system 30 is used, except

den Kippstufen des Zählers 10 keine weiteren Schaltungen nötig, da die Gatter und Register Bestandteile der Rechenanlage 30 sind.the flip-flops of the counter 10 do not require any further circuits, since the gates and registers are components the computing system 30 are.

In F i g. 3 wird nun ein Programm veranschaulicht, mit dem die digitale Rechenanalge 30 so gesteuert werden kann, daß sie die in F i g. 2 beschriebenen Vorgänge durchführt. Das Programm wird über Stufe 44 eingegeben, wodurch eine Unterbrechung des von der Rechenanlage durchgeführten Programmes hervorgerufen wird. In Reaktion auf die Unterbrechung wird der Programmzweig 46 ausgewählt und die Programmsteuerung wird an die Stufe 48 übergeben. In Stufe 48 wird der Zählerinhalt 10 in den Eingangspufferspeicher der Rechenanlage eingelesen, und die Steuerung wird an die Stufe 50 übertragen, bei der der Inhalt des Eingangspufferspeichers an der Adressenstelle »-4« gespeichert wird.In Fig. 3 a program is now illustrated with which the digital computing system 30 is controlled in this way can that they in F i g. 2 carries out the operations described. The program is entered via step 44, thereby causing an interruption of the program carried out by the computer system will. In response to the interruption, program branch 46 is selected and program control is exercised is passed to stage 48. In step 48 the counter contents 10 are placed in the input buffer memory read into the computer system, and control is transferred to stage 50, in which the contents of the input buffer is saved at the address position »-4«.

Die Steuerung wird nun an die nächste Stufe 52 übertragen, bei der der Inhalt des Zählers 10 wieder in das Pufferspeicherregister eingelcsen wird, und bei Stufe 54Control is now transferred to the next stage 52, in which the content of the counter 10 is returned to the Buffer register is read, and at stage 54

wird der Inhalt des Speicherregisters an Adressenstelle »ß« gespeichert. Dann wird die Steuerung an eine Entscheidungseinheit 56 übertragen, wo dann die Angaben in der Adressenstellen »Λ« und »ß« verglichen werden. Wird festgestellt, daß diese zwei Größen gleich sind,the content of the memory register is stored in address position »ß«. Then control is passed to a decision unit 56, where the details in the address positions »Λ« and »ß« are compared. If it is found that these two quantities are equal,

geht die Steuerung mittels Zweig 58 an das ausführende Programm über, um den nächsten Programmschritt in der gewöhnlichen Reihenfolge durchzuführen, bei dem die von Zähler 10 abgelesene Größe in einer Rechnung benutzt werden kann.the control passes via branch 58 to the executing program to the next program step to be carried out in the usual order in which the quantity read by counter 10 is in a Invoice can be used.

Sind die beiden Größen jedoch nicht gleich, so wird Zweig 60 gewählt und Stufe 62 verschiebt die bis dahin in Gedächtnisstelle »ß« gespeicherte Größe in Speicherstelle »A«, wodurch die erste Angabe vonHowever, if the two sizes are not the same, branch 60 is selected and step 62 postpones them until then Size stored in memory location "ß" in memory location "A", which means that the first specification of

Zähler 10 umgewandelt wird. Dann übernimmt Stufe 52 wieder die Steuerung über Zweig 64. Die in Stufen 52, 54 und 56 gegebene Reihenfolge wird so oft es nötig ist wiederholt, bis schließlich zwei aufeinanderfolgende Angaben von Zähler 10 als gleich ermittelt werden, in welchem Fall dann der Zweig 58 ausgewählt wird, und die Steuerung an die nächste Programmstufe in der normalen Reihenfolge übergeht.Counter 10 is converted. Then stage 52 takes over again the control via branch 64. The in stages 52, 54 and 56 is repeated as often as necessary, until finally two consecutive ones Information from counter 10 is determined to be the same, in which case branch 58 is then selected, and control passes to the next program level in the normal sequence.

Die zur Durchführung von zwei aufeinanderfolgenden Ablesungen des Zählers 10 erforderliche Zeit hängt von der Bauweise der verwendeten Rechenanlage ab. Es ist wichtig, daß die zwei aufeinanderfolgenden Ablesungen in größeren Zeitabständen, als es dem mehrdeutigen Intervall entsprechen würde, vorgenommen werden, so daß zwei aufeinanderfolgende Ablesungen nicht innerhalb des gleichen mehrdeutigen Intervalls im Zähler gemacht werden können. Normalerweise ist das mehrdeutige Intervall eines Zählers sehr kurz im Vergleich zu der für die Durchführung von drei in F i g. 3 dargestellten Programmstufen erforderlichen Zeit, so daß zwei aufeinanderfolgende Ablesungen nicht als gleich in der Stufe 56 ermittelt werden können, falls solch eine Ablesung in einem mehrdeutigen Zeitraum durchgeführt wurde. Falls die Bauweise des benutzten Zählers so ist, daß ein übermäßig langes mehrdeutiges Intervall in bezug auf die Programmausführungszeit gegeben ist, kann es erforderlich sein, daß eine Verzögerungsstufe 66 direkt vor Stufe 52 in das in F i g. 3 abgebildete Programm eingebaut wird, so daß jede der ersten derartigen Ablesung folgende Zählerablesung des Zählers 10 genügend lange verzögert wird, um zu verhindern, daß aufeinanderfolgende Zählerablesungen innerhalb eines einzigen mehrdeutigen Intervalls vorgenommen werden.The time required to take two consecutive readings of the meter 10 will hang on the design of the computer system used. It is important that the two consecutive readings at greater time intervals than would correspond to the ambiguous interval so that two consecutive readings are not within the same ambiguous interval im Counters can be made. Usually the ambiguous interval of a counter is very short in comparison for the implementation of three in F i g. 3 program stages shown required time, so that two consecutive readings cannot be determined to be equal in step 56, if such a reading was taken in an ambiguous period of time. If the construction of the used Counter is such that an excessively long ambiguous interval with respect to the program execution time is given, it may be necessary that a delay stage 66 immediately before stage 52 in the in FIG. 3 program shown, so that each meter reading following the first such reading of the counter 10 is delayed long enough to prevent successive counter readings can be made within a single ambiguous interval.

Den Fachleuten sind verschiedene Methoden zur Erreichung der gemäß Stufe 66 erforderlichen Verzögerung bekannt. Ein einfaches Verfahren zur Erzielung der Verzögerung besteht darin, daß man Stufe 66 eine negative Größe in eine Speicherstelle eingeben läßt und daß diese Größe in positivem Sinn durch Zeilim- yülse zunimmt, daß die Größe nach jedem Zuwachs mit Null verglichen wird, und daß die Zunahme so lange fortgesetzt wird im Zähler, bis Null festgestellt wird,Various methods are known to those skilled in the art for achieving the stage 66 delay. A simple method of achieving the delay is to have step 66 enter a negative variable into a memory location and that this variable increases in a positive sense by means of Zeilim- yülse , that the size is compared with zero after each increase, and that the increase the counter continues until zero is determined,

ίο worauf dann Stufe 52 durchgeführt wird. Auf diese Weise entspricht die Verzögerung zwischen zwei aufeinanderfolgenden Ablesungen längenmäßig der Anzahl von Zeitimpulsperioden, die durch die negative Größe repräsentiert sind.ίο whereupon step 52 is carried out. To this Way corresponds to the delay between two consecutive ones Readings in length of the number of time pulse periods passed by the negative Size are represented.

Mittels des in F i g. 3 veranschaulichten Programmes wird stets eine eindeutige Ablesung des Zählers 10 erzielt, bevor die Steuerung über Zweig 62 auf die nächste normale Stufe im Rechnerprogramm übergehen kann. Für den Zähler 10 sind über die normale Verwendung von den Gattern 22, 24 und 26 ähnlichen Gattern zum Anschluß des Zählers 10 an den Eingabepuffer des Rechnerregisters keine zusätzlichen Einrichtungen erforderlich. Daher ermöglicht die Anwendung dieser vorliegenden Erfindung, daß der Inhalt des Zählers 10 mittels einer digitalen Rechenanlage, ohne daß irgendwelche zusätzliche mit diesem Zähler verbundene Einrichtungen erforderlich werden, eindeutig abgelesen wird.
Die vorliegende Erfindung kann dazu verwendet werden, jeweils dann eine Zählerablesung vorzunehmen, wenn ein derartiger Zähler die an einen seiner Eingänge angelegten Impulse in aufeinanderfolgender Reihenfolge zählt und die kumulative Summe dieser Impulse registriert.By means of the in FIG. 3, a clear reading of the counter 10 is always achieved before the control via branch 62 can pass to the next normal level in the computer program. For the counter 10, no additional devices are required beyond the normal use of gates 22, 24 and 26 similar to gates for connecting the counter 10 to the input buffer of the computer register. Thus, use of this present invention enables the contents of the counter 10 to be read unambiguously by digital computing equipment without the need for any additional equipment associated with that counter.
The present invention can be used to take a counter reading whenever such a counter counts the pulses applied to one of its inputs in sequential order and registers the cumulative sum of these pulses.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

22

Claims

Patent claims:

■ ₍ 1. A method for unambiguously checking the content of an electronic binary counter, with which the unstable states are eliminated during the incremental process of the counter by taking a first reading of the content of the counter and storing it, characterized in that a second reading of the content of the Counter is made that the results of the first and second reading are compared and that the comparison triggers a third reading of the contents of the counter if the results of the first and second reading are not identical, and further processing of a reading of the counter contents only occurs when the result of the following reading is identical to this

2. The method according to claim 1, characterized in that the second reading at a predetermined Time after the first reading is taken and that the predetermined time is less than is the period during which the counter can be in a transient state.

3. The method according to claim I ^ or 2, characterized characterized in that the results of the second and third readings are compared and that a fourth reading is taken when the results of the second and third readings are not identical.

4. The method according to claim 3, characterized in that an output signal when responding to the operation of the comparator in comparing the results of any two consecutive ones Readings of the counter are given if the results are identical.