DE2340423A1 - Soft solder contacts for integrated circuits - chips coated with aluminium, then electroless nickel plated and solder-dipped - Google Patents

Soft solder contacts for integrated circuits - chips coated with aluminium, then electroless nickel plated and solder-dipped

Info

Publication number
DE2340423A1
DE2340423A1 DE19732340423 DE2340423A DE2340423A1 DE 2340423 A1 DE2340423 A1 DE 2340423A1 DE 19732340423 DE19732340423 DE 19732340423 DE 2340423 A DE2340423 A DE 2340423A DE 2340423 A1 DE2340423 A1 DE 2340423A1
Authority
DE
Germany
Prior art keywords
layer
nickel
thick
solder
contact arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732340423
Other languages
German (de)
Inventor
Vladimir Dipl Chem Deyl
Rudolf Dipl Phys Woelfle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19732340423 priority Critical patent/DE2340423A1/en
Publication of DE2340423A1 publication Critical patent/DE2340423A1/en
Priority to DE19752522773 priority patent/DE2522773A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

At least part of one surface of a slice is coated with (a) a layer of Al, pref. 6 mu thick, then (b) nickel, pref. contg. 1-10 wt. % Cu and 1 mu thick by electroless plating; and (c) a low m.pt. solder pref. 50 mu thick by solder-dipper. The advantages are a lower saturation voltage, lower heat losses, and a higher surge current tolerance due to the heat-capacity of the lead in the solder; furthermore the process can be standardised and automated.

Description

SIEIiEIiS.AKTIENGESELLSCHAFT München 2, denSIEIiEIiS.AKTIENGESELLSCHAFT München 2, the

Witteisbacherplatz Berlin und MünchenWitteisbacherplatz Berlin and Munich

73/114973/1149

Weichgelötete KontaktanordnungSoft soldered contact arrangement

Die Erfindung betrifft eine weichgelötete Kontaktanordnung für ein elektrisches Bauelement, insbesondere ein Halbleiterbauelement, das in einer Substratscheibe vorgesehen ist, bei dem auf mindestens der einen Oberfläche der Substratscheibe an zumindest einem Teil dieser Oberfläche eine Aluminiumschicht vorgesehen ist.The invention relates to a soft-soldered contact arrangement for an electrical component, in particular a semiconductor component, which is provided in a substrate wafer, in the case of which on at least one surface of the substrate wafer an aluminum layer is provided on at least part of this surface.

Es wurde bereits diskutiert, wie in Fig. 1 dargestellt, beidseitig auf zwei gegenüberliegenden Oberflächen einer Siliciuinsubstratscheibe 1 eine Schichtenfolge aus einer Nickelsilicidschicht 2, Nickelschicht 3 und Bleischicht abzuscheiden.It has already been discussed, as shown in FIG. 1, one on both sides on two opposite surfaces Siliciuinsubstratscheibe 1 a layer sequence of a nickel silicide layer 2, nickel layer 3 and lead layer to be deposited.

Weiterhin wurde angeregt, wie axis Fig. 2 ersichtlich, auf einer Oberfläche einer Siliciumsubstratscheibe 11 eine Aluminiumschicht 15 und auf der gegenüberliegenden Oberfläche der Substratscheibe eine Schichtenfolge aus einer Nickelsiiicidschicht 12, Nickelschicht 13 und Bleischicht abzuscheiden.Furthermore, it was suggested, as can be seen in FIG. 2 one surface of a silicon substrate wafer 11 an aluminum layer 15 and on the opposite surface the substrate wafer has a layer sequence made up of a nickel oxide layer 12, nickel layer 13 and lead layer to be deposited.

Da für den Anschluß auf der Bodenplatte eine Weichlötung vorgesehen ist, stellt sich die Frage, inwieweit eine weichgelötete Kontaktanordnung, wie sie Fig. 1 darstellt,Since a soft soldering is provided for the connection on the base plate, the question arises as to what extent a soft soldered contact arrangement, as shown in FIG. 1,

VPA 9/110/3064VPA 9/110/3064

Kus/Nem - 2 -Kus / Nem - 2 -

509808/0954509808/0954

für elektrische Bauelemente brauchbar ist. Es zeigt sich jedoch, daß sich bei einer weichgelöteten Kontaktanordnung mit einer Schichtenfolge wie in Fig. 1, Nachteile elektrischer Art für ein so hergestelltes elektrisches Bauelement ergeben. Das Aufbringen einer Aluminiumschicht auf die Siliciumsubstratscheibe beseitigt diese elektri-• sehen Nachteile des Bauelementes. Es wäre deshalb denkbar, die der Bodenplatte abgewandte Oberfläche einer Siliciumsubstratscheibe nur mit Aluminium zu beschichten, wie in Fig. 2 dargestellt. Durch die eine Schichtenfolge aus einer Nickelsilicidschicht, Nickelschicht, Bleischicht gegen die Bodenplatte hin, wäre eine Weichlötung auf der Bodenplatte möglich, während die Aluminiumschicht die erwünschten elektrischen Eigenschaften für die Kontakte des Bauelements liefert. In diesem Fall müßte mit Aluminiumdraht kontaktiert werden, beispielsweise durch Ultraschall, was jedoch zu Nachteilen und Schwierigkeiten bei der Montage führt. Um die gewünschten elektrischen Vorteile für die Bauelemente zu erlangen und gleichzeitig die Vorteile bei der Montage der Bauelemente zu nutzen, wäre es somit wünschenswert, auf der Aluminiumßchicht eine Weichlötung der Kontakte zu erreichen.is useful for electrical components. It has been found, however, that with a soft-soldered contact arrangement with a layer sequence as in FIG. 1, disadvantages electrical type for an electrical component produced in this way. The application of an aluminum layer on the silicon substrate wafer eliminates these electrical • see disadvantages of the component. It would therefore be conceivable only to coat the surface of a silicon substrate wafer facing away from the base plate with aluminum, as in Fig. 2 shown. By a layer sequence of a nickel silicide layer, nickel layer, lead layer against the Base plate, would be a soft soldering on the base plate possible, while the aluminum layer provides the desired electrical properties for the contacts of the component. In this case, aluminum wire would have to be contacted, for example by means of ultrasound, which, however, has disadvantages and difficulties during assembly. To achieve the desired electrical benefits for the components and at the same time to use the advantages in the assembly of the components, it would therefore be desirable on the aluminum layer to achieve a soft soldering of the contacts.

Aufgabe der' Erfindung ist es, Aluminiumschichten, welche auf elektrischen Bauelementen angebracht sind, so zu vergüten, daß sie weichlötbar sind.The object of the 'invention is to provide aluminum layers which are attached to electrical components, to be remunerated so that they can be soft-soldered.

Diese Aufgabe wird erfindungsgemäß durch eine auf der Aluminiumschicht vorgesehene Nickelschicht und eine auf der Nickelschicht aufgebrachte niedrigschmelzende Lotschicht gelöst.According to the invention, this object is achieved by a nickel layer and a nickel layer provided on the aluminum layer on the nickel layer applied low-melting solder layer dissolved.

VPA 9/110/3064 ^ - 3 -VPA 9/110/3064 ^ - 3 -

509808/0954509808/0954

Diese Erfindung bringt für die elektrischen Bauelemente folgende Vorteile: Eine geringere Sattigungsspannung, geringere Wärmeverluste und eine hohe Stoßstrombelastbarkeit, welche die Wärmekapazität des Lotes ermöglicht.This invention brings the following advantages for the electrical components: a lower saturation voltage, lower heat losses and a high surge current capacity, which enables the heat capacity of the solder.

Eine Weiterbildung der Erfindung besteht darin, daß die Nickelschicht 1 bis 10 Gew.$ Kupfer aufweist.A further development of the invention is that the nickel layer has 1 to 10 wt. $ Copper.

Ein weiterer Vorteil ergibt sich aus der Verwendung eines lots, das zumindest, teilweise Blei enthält, da dieses bei einem elektrischen Bauelement eine hohe Stoßstrombelastbarkeit bewirkt, welche durch die hohe Wärmekapazität des Bleis verursacht wird.Another advantage results from the use of a solder that at least partially contains lead, as this is at an electrical component causes a high surge current capacity, which is due to the high heat capacity of the lead caused.

Eine Weiterbildung der Erfindung besteht darin, daß die Lotschicht 3 bis 6 Gew.$ Zinn aufweist.A further development of the invention consists in that the solder layer has 3 to 6 wt. Tin.

Außerdem ist es vorteilhaft, daß die Nickelschicht nach einem Anätzen und einer Aktivierung der Aluminiumschicht in einem Nickelbad stromlos aufgebracht wird und daß auf der Nickelschicht die Lotschicht abgeschieden wird.It is also advantageous that the nickel layer after etching and activation of the aluminum layer is applied electrolessly in a nickel bath and that the solder layer is deposited on the nickel layer.

Eine Weiterbildung der Erfindung besteht darin, daß nach dem Aufbringen der Nickelschicht eine 0,05 bis 0,2yum dicke, insbesondere 0,1 yum dicke, Goldschicht aufgebracht wird, die sich nach dem Abscheiden der Lotschicht in dieser löst. Die Vorteile der Goldschicht bestehen darin, daß sie eine Schutzschicht für die Nickelschicht bildet und bei gewissen Loten eine bessere Benetzung der Nickelschicht mit Lot bewirkt.A further development of the invention consists in that after the application of the nickel layer a 0.05 to 0.2 μm thick, in particular 0.1 μm thick, gold layer applied which dissolves in this after the solder layer has been deposited. The advantages of the gold layer are that they forms a protective layer for the nickel layer and, with certain solders, better wetting of the nickel layer effected with solder.

Weiterhin ist es vorteilhaft, daß das Abscheiden der Lotschicht durch Tauchen iii ein Lotbad erfolgt.Furthermore, it is advantageous that the solder layer is deposited by immersing a solder bath.

Schließlich besteht eine Weiterbildung der Erfindung darin, daß die andere der einen gegenüberliegenden Oberfläche der Substratscheibe eine Nickelsilicidschicht enthält und daßFinally, a development of the invention is that the other of the opposite surface of the Substrate wafer contains a nickel silicide layer and that

509808/0954509808/0954

VPA 9/110/3064 - 4 -VPA 9/110/3064 - 4 -

diese Nickelsilicidschicht mit einer 0,5 bis 2/um dicken, insbesondere 1/um dicken, Nickelschicht und des weiteren mit einer darauf angeordneten 30 bis 70 /um dicken, ins- besondere 50/um dicken, Schicht aus niedrigschmelzendem lot versehen ist, wobei die Beschichtung mit Nickel und Lot der beiden gegenüberliegenden Oberflächen vorzugsweise gleichzeitig durchführbar ist und wobei vorzugsweise nach Aufbringen der Nickelschicht eine 0,05 bis 0,2 /am dicke, insbesondere 0,1 /um dicke, Goldschicht vorgesehen ist.this nickel silicide layer is provided with a 0.5 to 2 μm thick, in particular 1 μm thick, nickel layer and furthermore with a 30 to 70 μm thick, in particular 50 μm thick, layer of low-melting solder arranged thereon, with the coating with nickel and solder of the two opposing surfaces is preferably carried out simultaneously and wherein preferably after application of the nickel layer is a 0.05 to 0.2 / am thick gold layer is provided in particular 0.1 / um thick.

Eine derartige Ausgestaltung des Herstellungsverfahrens bringt wirtschaftliche Vorteile, welche durch die gleichzeitige Kontaktierung der Rück- und Vorderseite der Substratscheibe bedingt sind. Die gleichzeitige Kontaktierung von Rück- und Vorderseite der Substratscheiben kann beispielsweise mittels Halteblechen erfolgen. Weiterhin läßt sich dieses Verfahren rationalisieren und automatisieren.Such a configuration of the manufacturing process brings economic advantages, which are achieved by the simultaneous Contacting the back and front of the substrate wafer are conditional. Simultaneous contact from the back and front of the substrate wafers can be done, for example, by means of retaining plates. Furthermore lets rationalize and automate this process.

Nachfolgend wird die Erfindung an Hand der Zeichnungen näher erläutert. Es zeigen:The invention is explained in more detail below with reference to the drawings. Show it:

Pig. 1:"Einen Querschnitt durch eine Siliciumsubstratscheibe, beidseitig mit einer Nickelsilicidschicht, Nickelschicht und einer Bleischicht versehen.Pig. 1: "A cross section through a silicon substrate wafer, Provided on both sides with a nickel silicide layer, a nickel layer and a lead layer.

Fig. 2: Einen Querschnitt durch eine Siliciumsübstratscheibe, einseitig mit einer Aluminiumschicht und auf der gegenüberliegenden Oberfläche mit einer Nickelsilicidschicht, Nickelschicht und einer Bleischicht versehen,Fig. 2: A cross section through a silicon substrate wafer, one side with an aluminum layer and on the opposite surface with a nickel silicide layer, Nickel layer and a lead layer,

Fig. 3: Einen Querschnitt durch eine Substratscheibe, einseitig mit einer Aluminiumschicht, Nickelschicht und einer Lotschicht und auf der gegenüberliegenden Oberfläche mit einer Nickelsilicidschicht, Nickelschicht und einer Lotschicht versehen.3: A cross section through a substrate wafer, one side with an aluminum layer, nickel layer and a layer of solder and on the opposite surface with a layer of nickel silicide, layer of nickel and a layer of solder.

VPA 9/110/3064 s - 5 -VPA 9/110/3064 s - 5 -

509808/0954509808/0954

Fig. 4: Einen Querschnitt durch eine Substratscheibe, einseitig mit einer Aluminiumschicht, Nickelschicht und einer Goldschicht und auf der gegenüberliegenden anderen Oberfläche mit einer Nickelsilicidschicht, Nickelschicht und einer Goldschicht versehen.4: A cross section through a substrate wafer, on one side with an aluminum layer, nickel layer and a gold layer and on top of the other opposite Surface provided with a nickel silicide layer, a nickel layer and a gold layer.

Pig. 5: Einen Querschnitt durch ein erfindungsgemäß hergestelltes Halbleiterbauelement.Pig. 5: A cross section through a manufactured according to the invention Semiconductor component.

Fig. 6: Einen Querschnitt durch ein thermostatisiertes Bad zur Beschichtung von erfindungsgemäß herzustellenden Halbleiterbauelementen.6: A cross section through a thermostatically controlled bath for coating products to be produced according to the invention Semiconductor components.

Die Fig. 1 und 2 wurden bereits anfangs beschrieben.FIGS. 1 and 2 have already been described at the beginning.

Fig. 3 stellt einen Querschnitt durch eine erfindungsgemäß beschichtete Substratscheibe 21 dar. Die eine Oberfläche der Substratscheibe ist mit einer 2 bis 10/um dicken, insbesondere 6 /um dicken, Aluminiumschicht 25, einer darauf abgeschiedenen 0,5 bis 2/um dicken, insbesondere 1 /um dicken, Nickelschicht 23 und einer auf dieser Nickelschicht abgeschiedenen 30 bis 70 /um dicken, insbesondere 50/um dicken, Lotschicht 24 versehen. Die andere dieser Oberfläche gegenüberliegende Oberfläche der Substratscheibe weist eine Beschichtung mit einer 0,5 bis 2 /um dicken, insbesondere 1 /um dicken, Nickelsilicidschicht 22, einer 0,5 bis 2/um dicken, insbesondere 1 /um dicken, Niekelschicht 23 und einer 30 bis 70/um dicken, insbesondere 50 /um dicken, lotschicht 24 auf.3 shows a cross section through a substrate wafer 21 coated according to the invention. One surface the substrate wafer is 2 to 10 / um thick, in particular 6 / um thick, aluminum layer 25, a 0.5 to 2 / um thick, in particular 1 / um thick, deposited thereon, Nickel layer 23 and a 30 to 70 μm thick, in particular 50 μm thick, solder layer deposited on this nickel layer 24 provided. The other surface of the substrate wafer opposite this surface has a coating with a 0.5 to 2 / μm thick, in particular 1 / μm thick, nickel silicide layer 22, a 0.5 to 2 / μm thick, in particular 1 / um thick, Niekelschicht 23 and a 30 to 70 / um thick, in particular 50 / um thick, solder layer 24 on.

Fig. 4 stellt wiederum einen Querschnitt durch eine Substratscheibe 31 dar, welche auf einer Oberfläche mit einer 2 bis 10 /um dicken, insbesondere 6 Aim dicken, Aluminiumschicht 36, einer 0,5 bis 2/um dicken, insbesondere 1 /um dicken, Nickelschicht 33 und einer 0,05 bis 0,2 /um dicken, insbesondere 0,1 /um dicken, Goldschicht 34 versehen ist, während die andere, dieser gegenüberliegende Oberfläche eine Schichtenfolge aus einer 0,5 bis 2/um dicken, insbesondere 1 /am dicken, Nickelsilicidschicht 32, ,einer 0,5 bis 2 /um dicken, insbesondere 1 /um dicken, Nickelschicht 33 und einer 0,05 bis 0,2/um dicken, insbesondere 0,1/um dicken, Goldschicht 34 aufweist.4 again shows a cross section through a substrate wafer 31 which, on a surface with a 2 to 10 μm thick, in particular 6 Aim thick, aluminum layer 36, a 0.5 to 2 μm thick, in particular 1 μm thick, Nickel layer 33 and a 0.05 to 0.2 / µm thick, in particular 0.1 / µm thick, gold layer 34 is provided, while the other, opposite surface is a layer sequence of a 0.5 to 2 / µm thick, in particular 1 / am thick nickel silicide layer 32, a 0.5 to 2 / μm thick, in particular 1 / μm thick, nickel layer 33 and a 0.05 to 0.2 / μm thick, in particular 0.1 / μm thick, gold layer 34 .

509 8 0 8/0954509 8 0 8/0954

VPA 9/110/3064 - 6 -VPA 9/110/3064 - 6 -

Fig. 5 stellt einen Querschnitt durch ein erfindungsgemäß hergestelltes Halbleiterbauelement dar, welches mehrere:Transistoren enthält. Einem η-dotierten Halbleiterbereich 41 der Substratscheibe 40 ist ein p-dotierter Halbleiterbereich 47 überlagert, und in diesen sind wiederum η -dotierte Halbleiterbereiche 48 eingelagert. Über den n+-dotierten Halbleiterbereichen befinden sich die Kontaktanordnungen, die,eine Schichtenfolge aus einer Aluminiurnschicht 45, einer Nickelschicht 43 und einer niedrigschmelzenden Lotschicht 44 aufweisen. Zwischen den einzelnen Kontakten sind auf derselben Oberfläche SiOp-Bereiche 46 dargestellt. Die andere dieser gegenüberliegenden Oberfläche der Substratscheibe weist eine Schichtenfolge aus einer Nickelsilicidschicht 42, einer Nickelschicht 43 und einer niedrigschmelzenden Lotschicht 44 auf.Fig. 5 shows a cross section through an inventively produced semiconductor device comprising a plurality of: includes transistors. A p-doped semiconductor region 47 is superimposed on an η-doped semiconductor region 41 of the substrate wafer 40, and η-doped semiconductor regions 48 are in turn embedded in these. The contact arrangements, which have a layer sequence composed of an aluminum layer 45, a nickel layer 43 and a low-melting solder layer 44, are located above the n + -doped semiconductor regions. Between the individual contacts, SiOp regions 46 are shown on the same surface. The other opposite surface of the substrate wafer has a layer sequence made up of a nickel silicide layer 42, a nickel layer 43 and a low-melting solder layer 44.

Fig. 6 stellt einen Querschnitt durch ein thermostatisiertes Bad zur Beschichtung von erfindungsgemäß herzustellenden Halbleiterbauelementen dar. Die teilweise bereits beschichteten Substratscheiben 51 werden auf einem Träger 54 in das Bad 52 eingebracht. Dieses Bad 52 kann je nach beabsichtigter Beschichtung eine stromlos nickelabscheidende oder stromlos goldabscheidende Flüssigkeit oder auch eine Lotschmelze darstellen. Die Badflüssigkeit ist über den Einflußstutzen 56 und den Ausflußstutzen 55 auswechselbar. Die Substratscheibenbeschichtung kann ein- oder beidseitig erfolgen; sie kann ebenfalls über eine ganze Oberfläche oder nur über Teile derselben erfolgen. Bei teilweiser Oberflächenbeschichtung werden die zu beschichtenden Teile in üblicher Weise abgedeckt, oder aber mit SiO2-Bereichen, versehen, da sich auf diesen weder Nickel, Gold noch die verwendeten Lotschmelzen abscheiden.6 shows a cross section through a thermostatically controlled bath for coating semiconductor components to be produced according to the invention. The partially already coated substrate wafers 51 are introduced into the bath 52 on a carrier 54. Depending on the intended coating, this bath 52 can represent an electrolessly nickel-plating or electrolessly gold-plating liquid or also a molten solder. The bath liquid can be exchanged via the inlet connection 56 and the outlet connection 55. The substrate wafer can be coated on one or both sides; it can also take place over an entire surface or only over parts of the same. In the case of partial surface coating, the parts to be coated are covered in the usual way, or provided with SiO 2 areas, since neither nickel, gold nor the solder melts used are deposited on them.

Der Badbehälter 53 befindet sich in einer Thermostatenflüssigkeit 58, welche mittels einer Heizung 59 erwärmt wird.The bath container 53 is located in a thermostat liquid 58, which is heated by means of a heater 59.

509808/0954
VPA 9/110/3064 - 7 - 509808/0954
VPA 9/110/3064 - 7 -

Die Regelung der Badtemperatür erfolgt durch das Kontaktthermometer 60, welches über ein Relais 61 den Heizspulenkreis 62 steuert. Die Spannungsquelle 70 dient lediglich* zur Versorgung des Relais 61. Im Heizspulenkreis 62 liegt ein regelbarer Widerstand 64, eine Wechselstromquelle 63 und ein Relaisschalter 71 in Serie. Der Thermostat enthält weiterhin einen Rührer 65. Das Thermostatengefäß 57 ist verschlossen und trägt Bohrungen zur Durchführung von Kontaktthermometer 60, Rührer 65, Einflußstutzen 56 und Ausflußstutzen 55 des Badbehälters.The bath temperature is regulated by the contact thermometer 60, which controls the heating coil circuit 62 via a relay 61. The voltage source 70 is only used * for supplying the relay 61. A controllable resistor 64, an alternating current source 63, is located in the heating coil circuit 62 and a relay switch 71 in series. The thermostat also contains a stirrer 65. The thermostat vessel 57 is closed and bores for the implementation of contact thermometer 60, stirrer 65, inlet port 56 and Outflow nozzle 55 of the bath tank.

Im folgenden soll ein spezielles Ausführungsbeispiel näher erläutert werden:A special embodiment is to be explained in more detail below:

Es sollen beispielsweise Transistoren mit einer erfindungsgemäßen weichgelöteten Kontaktanordnung versehen werden. Dazu benutzt man, wie in Pig, 5 dargestellte Siliciumsubstratscheiben mit drei verschiedenen Dotierungsbereichen, wie beispielsweise einem dort dargestellten, η-dotierten Halbleiterbereich, einem p-dotierten Halbleiterbereich und ^-dotierte Halbleiterbereiche. Diese Substratscheiben sind außerdem bereits auf jeweils einer Oberfläche mit einer Nickelsilicidschicht versehen und auf der anderen dieser gegenüberliegenden Oberfläche an den n+-dotierten Teilen derselben mit einer Aluminiumschicht bedeckt, während die übrigen Teile dieser Oberfläche SiOp-Bereiche tragen. Zunächst wird die Aluminiumschicht angeätzt und aktiviert, zum Beispiel mit Zinkatbeize darunter sei eine wässrige Lösung der Zusammeneetzungi00-500 g/l NaOH, 20 - 100 g/l ZnO, 10 - 50 g/l. Seignettesalz und 1-3 g/l FeCl* verstanden.' Danach erfolgt eine Aktivierung der Nickelsilicidschicht, zum Beispiel mit gepufferter Flußsäure. Anschließend werden die Siliciumsubstratscheiben in ein Nickelbad mit einer Temperatur von 85 bis 950C und, wie etwa in Fig. 6 dargestellt, zur stromlosen Vernickelung eingeführt. Dabei scheidet sich Nickel auf den Aluminiumschichten und der Nickelsilicidschicht ab, währendFor example, transistors are to be provided with a soft-soldered contact arrangement according to the invention. For this purpose, as shown in Pig, 5 silicon substrate wafers are used with three different doping regions, such as, for example, an η-doped semiconductor region shown there, a p-doped semiconductor region and ^ -doped semiconductor regions. These substrate disks are also already provided with a nickel silicide layer on one surface each and are covered with an aluminum layer on the n + -doped parts thereof on the other surface opposite this, while the remaining parts of this surface carry SiOp regions. First, the aluminum layer is etched and activated, for example, with zincate stain underneath, an aqueous solution with a composition of 100 - 500 g / l NaOH, 20 - 100 g / l ZnO, 10 - 50 g / l. Seignette salt and 1-3 g / l FeCl * understood. ' The nickel silicide layer is then activated, for example with buffered hydrofluoric acid. The silicon substrate wafers are then introduced into a nickel bath at a temperature of 85 to 95 ° C. and, as shown for example in FIG. 6, for electroless nickel plating. Nickel is deposited on the aluminum layers and the nickel silicide layer while

9/110/3064 Β0980β/09549/110/3064 Β0980β / 0954

auf den SiOp-Bereichen kein Nickel aufwächst. Anschließend kann zum Schütze der Nickelschicht oder zum Zwecke der besseren Benetzung der Nickelschicht mit dem aufzubringenden Lot, auf der Nickelschicht zunächst eine Goldschicht angebracht werden. Die Aufbringung dieser Goldschicht erfolgt ebenfalls wie die Aufbringung der Nickelschicht durch stromlose Abscheidung in einem dazu geeigneten Bad mit einer Temperatur von 90 - 110 C, welches wie in Figur 6 dargestellt, angeordnet sein kann. Daran anschließend oder unmittelbar nach der Nickelbeschichtung der Halbleiterplatten erfolgt das Aufbringen einer Lotschicht. Dieses kann durch Eintauchen der vorbehandelten Halbleiterplatten in ein Bad aus geschmolzenem lot erfolgen. Hierzu kann ebenfalls eine Vorrichtung, wie sie in Pig. 6 dargestellt ist, verwendet werden. Als Lotschmelzen werden zum Beispiel bleienthaltende Schmelzen bei einer Temperatur um ca. 34O°C verwendet, welche zusätzlich 3 bis 6$ Zinn enthalten können. Das geschmolzene Lot benetzt wiederum nur die Nickel- beziehungsweise Goldschichten, während SiOp-Bereiche frei von Lotschichten bleiben. Die möglicherweise aufgebrachten Goldschichten lösen sich in dem benutzten bleihaltigen Lotschmelzen völlig auf. Durch eine nachfolgende Zerteilung der Halbleiterscheiben erhält man die gewünschten Halbleiterbauelemente.No nickel grows on the SiOp areas. Then it can be used to protect the nickel layer or for the sake of better Wetting of the nickel layer with the solder to be applied, first a gold layer is applied to the nickel layer will. This gold layer is also applied like the application of the nickel layer by electroless deposition in a suitable bath with one temperature from 90 - 110 C, which as shown in Figure 6, arranged can be. This is done afterwards or immediately after the semiconductor plates are nickel-plated Applying a layer of solder. This can be done by immersing the pretreated semiconductor wafers in a bath of molten lot done. A device such as that described in Pig. 6 can be used. as Solder melts are, for example, lead-containing melts at a temperature of around 340 ° C, which is also used May contain $ 3 to $ 6 tin. The molten solder wets again only the nickel or gold layers, while the SiOp areas remain free of solder layers. The possibly Applied gold layers dissolve completely in the lead-containing solder melt used. The desired semiconductor components are obtained by subsequently dividing the semiconductor wafers.

Anschließend sei noch einmal darauf hingewiesen, daß das erfindungsgemäße Verfahren durch gleichzeitige Kontaktierung mehrere Halbleiterscheiben und insbesondere auch gleichzeitige Kontaktierung beider Oberflächen einer Halbleiterscheibe erhebliche wirtschaftliche Vorteile bringt. Außerdem gibt dieses Verfahren die Möglichkeit der Rationalisierung und Automatisierung. Then it should be pointed out again that the inventive Method through simultaneous contacting several semiconductor wafers and in particular also simultaneous ones Contacting both surfaces of a semiconductor wafer brings considerable economic advantages. Also there is this Process the possibility of rationalization and automation.

6 Figuren
Patentansprüche6 figures
Claims

509808/0954
VPA 9/11O/3O64 - 9 - 509808/0954
VPA 9 / 11O / 3O64 - 9 -

Claims (11)

PatentansprücheClaims J Weichgelötete Kontaktanordnung für ein elektrisches Bauelement, insbesondere ein Halbleiterbauelement, das in einer Substratscheibe vorgesehen ist, bei dem auf mindestens der einen Oberfläche der Substratscheibe an zumindest einem Teil dieser Oberfläche eine Aluminiumschicht vorgesehen ist, gekennzeichnet durch eine auf der Aluminiumschicht vorgesehene Nickelschicht und eine auf der Nickelschicht aufgebrachte niedrigschmelzende Lotschicht.J Soft-soldered contact arrangement for an electrical component, in particular a semiconductor component, which is provided in a substrate wafer, in the case of which on at least one surface of the substrate wafer an aluminum layer is provided on at least part of this surface, marked by one provided on the aluminum layer Nickel layer and a low-melting solder layer applied to the nickel layer. 2. Kontaktanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Nickelschicht 1 bis 10 Gew.% Kupfer aufweist.2. Contact arrangement according to claim 1, characterized in that the nickel layer contains from 1 to 10 wt.% Copper. 3. Kontaktanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Aluminiumschicht zwischen 2 und 10 /um, insbesondere 6/um, dick ist.3. Contact arrangement according to claim 1 or 2, characterized in that the aluminum layer is between 2 and 10 / µm, in particular 6 / µm, thick. 4. Kontaktanordnung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die Nickelschicht 0,5 bis 2/um, insbesondere 1 /um, dick ist.4. Contact arrangement according to one of claims 1-3, characterized in that the Nickel layer is 0.5 to 2 / µm, in particular 1 / µm, thick. 5. Kontaktanordnung nach einem der Ansprüche 1-4, dadurch gekennzeich net, daß'die Lotschicht 30 bis 70 Aim, insbesondere 50/um, dick ist.5. Contact arrangement according to one of claims 1-4, characterized in that the solder layer is 30 to 70 Aim, in particular 50 / um, thick. VPA 9/110/3064 - 10 -VPA 9/110/3064 - 10 - 509808/0954509808/0954 6. Kontaktanordnung nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die Lotschicht mindestens teilweise Blei enthält.6. Contact arrangement according to one of claims 1-5, characterized in that the Solder layer at least partially contains lead. 7· Eontaktanordnung nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß die Lotschicht 3 bis 6 Gew.% Zinn aufweist.7 contact arrangement according to one of claims 1-6, characterized in that the solder layer comprises 3 to 6% by weight of tin. 8. Verfahren zur Herstellung der Kontaktanordnung8. Method of making the contact arrangement nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß die Nickelschicht nach einem Anätzen und einer Aktivierung der Aluminiumschicht in einem Nickelbad stromlos aufgebracht wird und daß auf der Nickelschicht die Lotschicht abgeschieden wird.according to one of claims 1-7, characterized in that that the nickel layer after etching and activation of the aluminum layer is applied electrolessly in a nickel bath and that the solder layer is deposited on the nickel layer will. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß nach dem Aufbringen der Nickelschicht eine 0,05 bis 0,2 /um dicke, insbesondere 0,1 /um dicke, Goldschicht aufgebracht wird, die sich nach dem Abscheiden der Lotschicht in dieser löst.9. The method according to claim 8, characterized in that that after the application of the nickel layer a thickness of 0.05 to 0.2 μm, in particular 0.1 μm thick, gold layer is applied, which dissolves in this after the deposition of the solder layer. 10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch geken-nzei c'hnet, daß das Abscheiden der Lotschicht durch Tauchen in ein Lotbad erfolgt.10. The method according to any one of claims 8 or 9, characterized geken-nzei c'hnet that the deposition of the solder layer done by dipping in a solder bath. 11. Verwendung der Verfahren nach einem der Ansprüche 8-10 zur Herstellung eines Halbleiterbauelements mit mindestens zwei Kontakten, dadurch gekennzeichnet, daß die andere der einen gegenüberliegenden Oberfläche der Substratscheibe eine Nickelsilicidschicht enthält und daß diese Nickelsilicidschicht mit einer 0,5 bis 2/um11. Use of the method according to any one of claims 8-10 for producing a semiconductor component with at least two contacts, characterized in that the other of the one opposite surface the substrate wafer contains a nickel silicide layer and that this nickel silicide layer with a 0.5 to 2 / .mu.m VPA 9/110/3064 509808/0954VPA 9/110/3064 509808/0954 dicken, insbesondere 1 yum dicken, Nickelschicht und ■' des weiteren mit einer darauf angeordneten 30 bis 70yum dicken, insbesondere 50 /um dicken, Schicht aus niedrigschmelzendem Lot versehen ist, wobei die Beschichtung mit Nickel und Lot der beiden gegenüberliegenden Oberflächen vorzugsweise gleichzeitig durchführbar ist und wobei vorzugsweise nach Aufbringen der Nickelschicht eine 0,05 bis 0,2/um dicke, insbesondere 0,1 /um dicke, Goldschicht vorgesehen ist.thick, thick particular 1 yum, nickel layer and 'thick ■ further provided with a thereon 30 to 70yum, in particular 50 / um thick layer is formed of low-melting solder, wherein the coating with nickel and solder of the two opposing surfaces is preferably carried out simultaneously and wherein a 0.05 to 0.2 μm thick, in particular 0.1 μm thick, gold layer is preferably provided after the nickel layer has been applied. VPA 9/110/3064VPA 9/110/3064 509808/0954509808/0954 LeerseiteBlank page
DE19732340423 1973-08-09 1973-08-09 Soft solder contacts for integrated circuits - chips coated with aluminium, then electroless nickel plated and solder-dipped Pending DE2340423A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19732340423 DE2340423A1 (en) 1973-08-09 1973-08-09 Soft solder contacts for integrated circuits - chips coated with aluminium, then electroless nickel plated and solder-dipped
DE19752522773 DE2522773A1 (en) 1973-08-09 1975-05-22 Soft soldered contact assembly for semiconductor component - has contact layers of two substrate disc surfaces serving as transistor contacts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732340423 DE2340423A1 (en) 1973-08-09 1973-08-09 Soft solder contacts for integrated circuits - chips coated with aluminium, then electroless nickel plated and solder-dipped

Publications (1)

Publication Number Publication Date
DE2340423A1 true DE2340423A1 (en) 1975-02-20

Family

ID=5889345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732340423 Pending DE2340423A1 (en) 1973-08-09 1973-08-09 Soft solder contacts for integrated circuits - chips coated with aluminium, then electroless nickel plated and solder-dipped

Country Status (1)

Country Link
DE (1) DE2340423A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2331885A1 (en) * 1975-11-11 1977-06-10 Bosch Gmbh Robert PROCESS FOR CARRYING OUT A METALLIZATION ON A SUBSTRATE
EP0144752A1 (en) * 1983-12-01 1985-06-19 EM Microelectronic-Marin SA Device for the electrolytic deposition of a conductive material on integrated-circuit wafers
FR2557365A1 (en) * 1983-12-23 1985-06-28 Ebauches Electroniques Sa Device for electrolytic deposition of a conductive material on integrated circuit boards.
DE4022545A1 (en) * 1990-07-16 1992-01-23 Siemens Ag Solder contact points prodn. on semiconductor contact layer - using structurised oxide film of e.g. silica or alumina as solder stop in simple, quick and economical technique
EP1154471A1 (en) * 1998-09-30 2001-11-14 Ibiden Co., Ltd. Semiconductor chip and manufacture method thereof
US6758387B1 (en) * 1999-10-20 2004-07-06 Senju Metal Industry Co., Ltd. Solder coated material and method for its manufacture

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2331885A1 (en) * 1975-11-11 1977-06-10 Bosch Gmbh Robert PROCESS FOR CARRYING OUT A METALLIZATION ON A SUBSTRATE
EP0144752A1 (en) * 1983-12-01 1985-06-19 EM Microelectronic-Marin SA Device for the electrolytic deposition of a conductive material on integrated-circuit wafers
FR2557365A1 (en) * 1983-12-23 1985-06-28 Ebauches Electroniques Sa Device for electrolytic deposition of a conductive material on integrated circuit boards.
DE4022545A1 (en) * 1990-07-16 1992-01-23 Siemens Ag Solder contact points prodn. on semiconductor contact layer - using structurised oxide film of e.g. silica or alumina as solder stop in simple, quick and economical technique
DE4022545C2 (en) * 1990-07-16 2002-08-08 Siemens Ag Method for applying solder contact points by dip soldering on a contact layer of a semiconductor chip
EP1154471A1 (en) * 1998-09-30 2001-11-14 Ibiden Co., Ltd. Semiconductor chip and manufacture method thereof
EP1154471A4 (en) * 1998-09-30 2006-03-08 Ibiden Co Ltd Semiconductor chip and manufacture method thereof
EP1942523A1 (en) * 1998-09-30 2008-07-09 Ibiden Co., Ltd. Semiconductor chip and semiconductor chip manufacturing method
US6758387B1 (en) * 1999-10-20 2004-07-06 Senju Metal Industry Co., Ltd. Solder coated material and method for its manufacture

Similar Documents

Publication Publication Date Title
DE2424857C2 (en) Process for producing a soldered connection by reflow soldering
DE3042085C2 (en) Semiconductor device
DE2116828A1 (en) Electrical (fuse) fuse link
DE2442159A1 (en) PROCESS FOR JOINING FLAT SIDES TOGETHER AND COMPONENTS PRODUCED BY THE PROCESS
DE2040180B2 (en) METHOD FOR PREVENTING MECHANICAL BREAKAGE OF A THIN ELECTRICALLY CONDUCTIVE LAYER COVERING THE SURFACE OF A SEMICONDUCTOR BODY
DE1766528B1 (en) ELECTRIC MODULAR COMPONENT
DE2454605C2 (en) Semiconductor component
DE1627762A1 (en) Method for manufacturing semiconductor components
DE2340423A1 (en) Soft solder contacts for integrated circuits - chips coated with aluminium, then electroless nickel plated and solder-dipped
DE1639262A1 (en) Semiconductor component with a large area electrode
DE2118375B2 (en) METHOD OF MAKING A PRINTED CIRCUIT CARD
DE3040867C2 (en) Method for manufacturing a semiconductor device
DE1564066B2 (en) Process for the production of electrical connections to contact layers on the surface of the semiconductor body of semiconductor arrangements
DE2528000A1 (en) Large area solder application - involves application of solder repellant grid over silvering paste and dip or flow soldering
DE2550512A1 (en) METHOD OF MANUFACTURING A METALLIZATION ON A SUBSTRATE
DE1952499A1 (en) Method for manufacturing a semiconductor component
DE2608813B2 (en) Low blocking zener diode
DE2207012C2 (en) Contacting semiconductor device with pN-junction by metallising - with palladium or nickel, alloying in window, peeling and gold or silver electroplating
DE1514881C3 (en) Method for contacting a semiconductor component
DE2138083B2 (en) Method for attaching the connecting wires of a ceramic capacitor
DE1285581C2 (en) Carrier with a microcircuit and method for its manufacture
DE2437197A1 (en) CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING THE SAME
DE1514230B2 (en) Semiconductor component and method for its manufacture
DE1246888C2 (en) PROCESS FOR PRODUCING RECTIFIER ARRANGEMENTS IN A BRIDGE CIRCUIT FOR SMALL CURRENTS
AT236531B (en) Flat electrical switching element and method of manufacturing the same

Legal Events

Date Code Title Description
OHW Rejection