DE2332798A1

DE2332798A1 - Controlled number readout and display - is from a memory and enables readout process to be monitored

Info

Publication number: DE2332798A1
Application number: DE19732332798
Authority: DE
Inventors: Rainer Koeppl
Original assignee: Tekade Felten and Guilleaume Fernmeldeanlagen GmbH
Current assignee: Tekade Felten and Guilleaume Fernmeldeanlagen GmbH
Priority date: 1973-06-28
Filing date: 1973-06-28
Publication date: 1975-01-09
Also published as: DE2332798B2

Abstract

The display and request process of numbes from a number memory is slowed down by a signal controlled by an evaluating unit connected to the memory. A request clock slower than the counter circulating clock interrupts the latter and handles the numbers consecutively, and the numbers are then processed and displayed separately. The advantage of the system is that the read-out process in the display unit can be followed because each number read out is illuminated.

Description

DEKADE Feiten & Guilleaume Den 25. 6. 1973DEKADE Feiten & Guilleaume June 25, 1973

Fernmeldeanlagen GmbH P 1220 - Kj/rü.Fernmeldeanlagen GmbH P 1220 - Kj / rü.

Verfahren und Schaltungsanordnung zum Anzeigen und kontrollierten Abfragen von Nummern aus einem Ziffernspeicher. Method and circuit arrangement for displaying and controlled querying of numbers from a digit memory .

Die Erfindung betrifft ein Verfahren, durch welches mittels eines von einer dem Speicher nachgeschalteten Auswerteeinheit gesteuerten Signals der Anzeige-.und Abfrageprozeß von Nummern aus einem Ziffernspeicher verlangsamt -wird und dabei in bekannter Weise ein Zähler mit Taktgenerator, ein Ziffernspeicher und eine Anzeigeeinheit mit dazugehörigen Decodern verwendet werden.The invention relates to a method by which by means of a The display and query process of numbers from a signal controlled by an evaluation unit connected downstream of the memory Digit memory is slowed down and doing so in a known manner Counter with clock generator, a digit memory and a display unit can be used with associated decoders.

Das Abfragen von Informationen aus einem Schreib-Lesespeicher geschieht für bestimmte Zwecke, z.B. das Herauslesen von Rufnummern, bekannterweise mittels eines umlaufenden Zählers, der durch einen Taktgenerator gesteuert wird. Die Taktfrequenz beträgt mindestens 1 kH, was zur Folge hat, daß das Hex-auslesen und die Anzeige so schnell erfolgen, daß der Ablauf des Vorganges mit dem Auge nicht mehr verfolgt werden kann.· Es entsteht ein stehendes Bild.Information is requested from a read-write memory for certain purposes, e.g. reading out phone numbers, known by means of a rotating counter, which is through a Clock generator is controlled. The clock frequency is at least 1 kH, which means that the hex read out and the display like this take place quickly so that the course of the process can no longer be followed with the eye. · The result is a still picture.

Als nachteilig wird empfunden, daß "bei dieser Anzeigeart keine Möglichkeit besteht, die Weitergabe.der Information zu verfolgen.It is felt to be disadvantageous that "with this type of display, none It is possible to follow the transfer of the information.

Aufgabe der Erfindung ist es daher, ein Verfahren anzugeben, durch welches mittels eines von einer dem Speicher nachgeschalteten Auswerteeinheit gesteuerten Signals der Anzeige- und Abfrageprozeß von Nummern aus einem Ziffernspeicher verlangsamt wird, so daß immer nur die gerade ausgegebene Stelle von der Anzeigeeinheit angesteuert wird und damit die Y/eitergabe der Information überprüfbar wird.The object of the invention is therefore to specify a method by means of which by means of a device connected downstream of the memory Evaluation unit controlled signal the display and query process of numbers from a digit memory is slowed down, so that the display unit only controls the position just output and thus the output of the information becomes verifiable.

Dieses Ziel wird nach dem erfindungsgemäßen Vorschlag dadurch erreicht, daß ein gegenüber dem Umlauftakt langsamerer Abfragetakt den Umlauftakt unterbricht und die Ziffern der Reihe nach ansteuert, die einzeln weiterverarbeitet und angezeigt werden.According to the proposal according to the invention, this goal is achieved by that a query cycle that is slower than the cycle cycle interrupts the cycle cycle and triggers the digits one after the other, which are individually processed and displayed.

409882/0671409882/0671

Ein Ausführungsbeispiel der Erfindung zeigt die Figur. In ihr ist 5 ein Speicher, der über vier Leitungen sowohl mit dem Zähler 4, als auch mit dem einen Decoder 6 der 7-Segmentanzeigeeinheit 8...8' verbunden ist, während vier weitere Leitungen zum zweiten Decoder 7 der Anzeigeeinheit 8...8¹ führen. Von diesen Leitungen sind auch die Ausgangsleitungen A abgezweigt. 2 ist der Umlauftaktgeber, der mit dem einen Eingang eines Odergatters verbunden ist, dessen Ausgang zum Zähler 4 führt. Gleichzeitig ist die eine Ausgangsleitung c des Abfragetaktgebers 1 mit dem zweiten Eingang des Odergatters 3 verbunden, während die andere Ausgangsleitung b des Abfragetaktgebers 1 eine Verbindung sowohl zum Umlauftaktgeber 2 als auch zum Zähler 4 herstellt. E ist eine dem Speicher 5 nachgeschaltete Auswerteeinheit, welche die herausgelesenen Daten weiterverarbeitet. Von ihr geht eine rückkoppelnde Verbindung d zum Eingang a des Abfragetaktgebers 1.The figure shows an embodiment of the invention. In it 5 is a memory which is connected via four lines to both the counter 4 and to one decoder 6 of the 7-segment display unit 8 ... 8 ', while four other lines to the second decoder 7 of the display unit 8 ... .8 ¹ lead. The output lines A are also branched off from these lines. 2 is the circulation clock that is connected to one input of an OR gate, the output of which leads to counter 4. At the same time, one output line c of the interrogation clock generator 1 is connected to the second input of the OR gate 3, while the other output line b of the interrogation clock generator 1 establishes a connection both to the circulation clock generator 2 and to the counter 4. E is an evaluation unit connected downstream of the memory 5, which further processes the data read out. A feedback connection d goes from it to input a of the interrogation clock 1.

Zur Erklärung der Punktionsweise dieser Schaltungsanordnung sei angenommen, daß der Speicher 5 die Rufnummern gespeichert hat, die ihm über die vier Eingangsleitungen i zugeführt worden sind. Der vom Umlauftaktgeber 2 getaktete Zähler 4 sendet in binärcodierter Form Abfragesignale zum Speicher 5. Die gespeicherten Ziffern werden der Reihe nach herausgelesen und über die Ausgangsleitungen A der weiteren Verarbeitung zugeführt und außerdem dem einen Decoder 7 der Anzeigeeinheit 8...8^f zugeleitet. Damit jeweils das ■richtige Anzeigeelement anspricht, γ/erden die vom Zähler 4 dem Speicher 5 zugeführten Abfrägesignale gleichzeitig dem zweiten Decoder 6 zugeführt, der das entsprechende Anzeigeelement freischaltet. Da der Zähler mit 1000 Hz getaktet wird, sind für die Anzeige einer z.B. sechszehnziffrigen'Rufnummer maximal 16 ms notwendig. Der Vorgang wiederholt sich in der Sekunde etwa 60mal und ergibt so ein stehendes Bild.To explain the way in which this circuit arrangement is punctured, it is assumed that the memory 5 has stored the call numbers which have been supplied to it via the four input lines i. The counter 4 clocked by the circulation clock 2 sends query signals in binary coded form to the memory 5. The stored digits are read out one after the other and fed to further processing via the output lines A and also fed to a decoder 7 of the display unit 8 ... 8 ^f . So that the correct display element responds in each case, the interrogation signals supplied by the counter 4 to the memory 5 are simultaneously fed to the second decoder 6, which enables the corresponding display element. Since the counter is clocked at 1000 Hz, a maximum of 16 ms is required to display a sixteen-digit number, for example. The process is repeated about 60 times per second, resulting in a still picture.

Dieser an sich bekannte Vorgang wird nun durch den erfindungsgemäßen Vorschlag dahin erweitert, daß nach erfolgter Weiterverarbeitung der herausgelesenen Daten von einer dem Speicher 5 nachgeschalteten Auswerteeinheit E ein Signal ausgesendet wird, das dem Abfragetaktgeber 1 über den Eingang a zugeführt wird und diesen veranlaßt, so lange diese Signale an seinem Eingang a liegen,This known process is now carried out by the invention Proposal has been expanded to the effect that, after the data read out has been further processed, a signal is sent out by an evaluation unit E connected downstream of the memory 5 which the interrogation clock generator 1 is supplied via input a and causes this as long as these signals are at its input a,

409882/0S71409882 / 0S71

über den Ausgang b ein Sperrpotential abzugeben, das den Umlauftaktgeber 2 sperrt und den Zähler 4 dynamisch auf Null setzt, d.h. ihn momentan auf Null zurückstellt und ihn dann freigibt, während gleichzeitig über den Ausgang c der Abfragetakt dem Odergatter 3 zugeführt wird, der nun den Zähler 4 in seinem im Vergleich zum Umlauftakt langsameren Abfragetakt weiterlaufen läßt. Durch diese Maßnahme wird erreicht, daß immer nur die gerade herausgelesene Ziffer zur Anzeige gebracht wird und die erlischt, ehe die nächste Ziffer zur Ausgabe kommt. Wenn so alle Ziffern der Rufnummer ausgegeben und angezeigt worden sind, kann dieser Vorgang nötigenfalls mehrere Male wiederholt werden. Danach werden von der dem Speicher 5 nachgeschalteten Auswerteeinheit E keine weiteren Signale an den Abfragetaktgeber 1 gesendet, der deshalb seihe Punktion einstellt. Dadurch wird der Umlauftaktgeber wieder freigegeben und der alte Zustand mit dem stehenden Bild in der Anzeigeeinheit wieder hergestellt.to output a blocking potential via output b, which sets the circulation clock 2 blocks and dynamically sets counter 4 to zero, i.e. it momentarily resets it to zero and then enables it, while at the same time the interrogation clock is fed to the OR gate 3 via the output c, which now compares the counter 4 allows the query cycle to continue running at a slower rate than the cycle cycle. This measure ensures that only the number that has just been read is displayed and that goes out, before the next number comes out. If all digits of the call number have been output and displayed, this can Repeat the process several times if necessary. Thereafter, from the evaluation unit E connected downstream of the memory 5, none further signals sent to the interrogation clock 1, which is why see puncture adjusts. This will set the circulation clock released again and the old status with the still image in the display unit restored.

Der Vorteil dieser Schaltungsanordnung nach der Erfindung besteht in der Möglichkeit, den AusIeseVorgang in der Anzeigeeinheit durch einzelnes Aufleuchten der gerade herausgelesenen Ziffern erkennbar zu machen und dadurch, da dieser Vorgang von einer dem Speicher nachgeschalteten Auswerteeinhe.it gesteuert wird, gewissermaßen eine Quittung für eine fehlerlose Übermittlung der ausgegebenen Daten zu erhalten.The advantage of this circuit arrangement according to the invention is the possibility of the AusIeseVorgang in the display unit by individually lighting up the digits that have just been read out and thereby, since this process is carried out by one of the Memory downstream evaluation unit is controlled, so to speak an acknowledgment for an error-free transmission of the output Get data.

409882/0671409882/0671

Claims

TEKADE Feiten & Guilleauine Ώβη June 25, 1973 Fernmeldeanlagen GmbH Γ 1220 - Kj / rü2 3 3 2 7 9 8 patent claims

1. A method, is slowed down by means of which controlled by means of a downstream of a memory evaluation signal of the display and query process of taking care of a number memory, and in a known W _e i ^se a counter with clock generator, a number memory and a display unit with the associated decoders are used, characterized in that a query cycle that is slower than the cycle cycle interrupts the cycle cycle and controls the digits one after the other, which are further processed and displayed individually.

2. Circuit arrangement for carrying out the method according to claim 1, characterized in that the control by the interrogation clock takes place via an OR gate (3) in such a way that the one input of the OR gate with the output (c) of the interrogation clock generator (1) and the second input of the OR gate (3) are connected to the output of the circulation clock (2) and the output of the OR gate (3) leads to the clock input of the counter (4), while the other output (b) of the interrogation clock (1) both z-to-circulation clock (2) as well as to the counter (4), which is connected in a known manner to the digit memory (5) and the display unit (8 ... 8 ') and their decoders (6 and 7) and also from one of the digit memories (5) downstream evaluation unit (E) via a connection (d) going to the interrogation clock generator (1), the slowing down of the reading and display process is caused.

409882/0671