DE2318519A1

DE2318519A1 - ARRANGEMENT FOR CONVERTING A PERIODICALLY APPEARING ANALOG SIGNAL INTO DIGITAL VALUES AND STORING THE DIGITAL VALUES

Info

Publication number: DE2318519A1
Application number: DE2318519A
Authority: DE
Inventors: Juergen Dipl Ing Lins
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1973-04-12
Filing date: 1973-04-12
Publication date: 1974-10-31
Also published as: DE2318519B2

Description

Anordnung zum Umsetzen eines periodisch auftretenden Analogsignals in Digitalwerte und zum Speichern der Digitalwerte Periodisch auftretende Analogsignale entstehen z.B. beim fernsehmäßigen Abtasten von Sinzelbildern. Im allgemeinen sollen die dabei entstehenden Videosignale gespeichert oder ausgewertet werden. Setzt man das analoge Signal in ein Digitalsignal um, so kann man es in die gebräuchlichen Bausteine der Digitaltechnik, z.B. einen Digitalrechner, eingeben und dort speichern oder verarbeiten.Arrangement for converting a periodically occurring analog signal in digital values and for storing the digital values periodically occurring analog signals arise e.g. when scanning individual images on television. Generally supposed the resulting video signals are stored or evaluated. If you set converts the analog signal into a digital signal, so it can be converted into the usual one Enter digital technology components, e.g. a digital computer, and save them there or process.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung zu schaffen, die ein periodisches Analogsignal in ein Digitalsignal umsetzt und dieses speichert.The present invention is based on the object of an arrangement to create that converts a periodic analog signal into a digital signal and this saves.

Dabei soll ein möglichst geringer Aufwand erforderlich sein.The least possible effort should be required.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß als Speicher für die Digitalwerte ein rückgekoppeltes Schieberegister vorgesehen ist, in dem die gespeicherten Digitalwerte mit der Periode des Analogsignals umlaufen und in dessen Rückkopplungsweg ein Addierer eingeschaltet ist, der zu dem jeweils rückgekoppelten Digitalwert das digitale Ausgangssignal eines Diskriminators addiert, das dieser aus der Differenzspannung zwischen dem umzusetzenden Analogsignal und der Ausgangsspannung eines mit dem jeweils rückgekoppelten Digitalwert des Schieberegisters angesteuerten Digital-Analog-Umsetzers bildet.According to the invention this object is achieved in that as a memory a feedback shift register is provided for the digital values in which the stored digital values circulate with the period of the analog signal and in whose feedback path an adder is switched on, which is connected to the respectively fed back Digital value adds the digital output signal of a discriminator that this from the difference voltage between the analog signal to be converted and the output voltage one controlled with the digital value fed back from the shift register Digital-to-analog converter forms.

Die durch Umsetzen eines Analogsignals gewonnenen Digitalwerte geben das Analogsignal nur für diskrete Zeitpunkte wieder. Im Falle eines Videosignals bedeutet dies, daß jeder Digitalwert die Helligkeit eines Bildpunktes angibt.Give the digital values obtained by converting an analog signal the analog signal only for discrete points in time again. in case of a Video signal, this means that each digital value represents the brightness of a pixel indicates.

Das Schieberegister muß daher so viele Stufen enthalten, wie das Bild Punkte haben soll. Damit mehrere Amplituden des Analogsignals unterschieden werden können, muß in jeder Schieberegisterstufe ein mehrstelliger Digitalwert gespeichert werden-können. Zweckmäßig werden hierzu mehrere Einzelschieberegisterparallel betrieben, wobei in den Stufen der Einzelschieberegister je eine Stelle eines Digitalwertes enthalten ist.The shift register must therefore contain as many stages as the picture Should have points. So that several amplitudes of the analog signal can be distinguished a multi-digit digital value must be stored in each shift register stage be-can. For this purpose, several individual shift registers are expediently operated in parallel, with one digit of a digital value in each of the stages of the individual shift registers is included.

Damit die gespeicherten Werte im Schieberegister während einer Periode des Analogsignals einmal umlaufen, wird die Umlauffrequenz zweckmäßig mit der Periode des Analogsignals synchronisiert, z.B. bei einem Fernsehsignal dadurch, daß die Synchronimpulse -abgetrennt und mit ihnen ein Start-Stop-Oszillator gestartet wird, der daraufhin eine bestimmte Impulszahl abgibt, die gleich der Anzahl derjenigen Bildpunkte in einer Zeile ist, deren Helligkeit gespeichert werden soll. Die Frequenz des Oszillators bestimmt den Abstand der Bildpunkte. Da die Digitalwerte im Schieberegister mit der Periode der Analogsignale umlaufen, erscheint am Ausgang des Schieberegisters und damit auf der Rückkopplungsleitung immer der Digitalwert, dessen zugehöriger Analogwert gerade vorliegt. Der Diskriminator vergleicht daher stets ein umzusetzendesAnalogsignal mit einem nach Digital-Analog-Umsetzung auf der Rückkopplungsleitung befindlichen, gespeicherten Digitalwert, der hinsichtlich der Periode des Analogsignals mit diesem in Phase ist. Dies bedeutet im Falle von Fernsehvideosignalen, daß das Videosignal eines Bildpunktes mit dem gespeicherten Wert für die Helligkeit dieses Bildpunktes verglichen wird. Im stationären Zustand sind diese Signale gleich. Der Addierer erhält daher vom Diskriminator den Wert Null und der Digitalwert bleibt unverändert. Anders ist es während der ersten Perioden des Analogsignals oder nach einer Änderung des Analogsignals, z.B. im Falle eines Videosignals nach einer Änderung des Bildinhaltes. In diesen Fällen weichen die dem Diskriminator zugeführten Signale voneinander ab, und er gibt in Abhängigkeit des Unterschiedes der Signale einen Digitalwert an den Addierer, das dieser dem auf dem Rückkopplungsweg befindlichen Digitalwert hinzufügt oder von diesem abzieht. Im einfachsten Falle stellt der Diskriminator fest, ob die zugeführte Analogspannung größer, etwa gleich oder kleiner als die Ausgangs spannung des Digital-Analog-Umsetzers ist, wobei er nicht nur dann Gleichheit meldet, wenn die Differenz der beiden Spannungen exakt gleich ist, sondern schon dann, wenn sie sich um weniger als einen vorgewählten Betrag unterscheiden. Ist die Eingangsspannung um mehr als dieser Betrag größer als die Ausgangsspannung des Digital-Analog-Umsetzers, so gibt der Diskriminator über einen ersten Ausgang "l"-Signal an den Addierer, ist sie um mehr als dieser Betrag kleiner, so gibt er über einen zweiten Ausgang "1"-Signal an den Addierer. Im ersten Fall addiert dieser das "1"-Signal zu dem ihm vom Ausgangsschieberegister und dessen Rückkopplungsweg zugeführten Digitalwert, im zweiten Fall subtrahiert er das 11111-Signal von dem Digitalwert. Dies bedeutet, daß die Digitalwerte mit jeder Periode des Analogsignals diesem angenähert werden. Sollen z.B. sechzehn Amplitudenstufen unterschieden werden, so sind maximal sechzehn Perioden notwendig, bis das Analogsignal umgesetzt und gespeichert ist.So that the values stored in the shift register during one period of the analog signal circulate once, the circulating frequency is expediently with the period of the analog signal, e.g. in the case of a television signal, in that the Sync pulses are separated and a start-stop oscillator is started with them, which then emits a certain number of pulses, which is equal to the number of those Pixels in a line, the brightness of which is to be saved. The frequency of the oscillator determines the distance between the pixels. Since the digital values in the shift register circulate with the period of the analog signals, appears at the output of the shift register and thus always the digital value on the feedback line, its associated one Analog value is currently available. The discriminator therefore always compares an analog signal to be converted with a digital-to-analog converter located on the feedback line, stored digital value with respect to the period of the analog signal with this is in phase. In the case of television video signals, this means that the video signal of a pixel with the stored value for the brightness of this pixel is compared. In the steady state these signals are the same. The adder therefore receives the value zero from the discriminator and the digital value remains unchanged. It is different during the first periods of the analog signal or after a change of the analog signal, e.g. in the case of a video signal after a change in the picture content. In these cases give way the signals fed to the discriminator from each other, and depending on the difference in the signals, it gives one Digital value to the adder, which this is on the feedback path Adds or subtracts a digital value. In the simplest case, the discriminator represents determines whether the supplied analog voltage is greater, approximately equal to or less than the The output voltage of the digital-to-analog converter is, where it is not only equality reports when the difference between the two voltages is exactly the same, but already if they differ by less than a preselected amount. is the input voltage is greater than the output voltage of the by more than this amount Digital-to-analog converter, the discriminator emits a "1" signal via a first output to the adder, if it is smaller by more than this amount, it gives over one second output "1" signal to the adder. In the first case, it adds the "1" signal to the digital value fed to it by the output shift register and its feedback path, in the second case it subtracts the 11111 signal from the digital value. This means, that the digital values are approximated with each period of the analog signal. If, for example, sixteen amplitude levels are to be distinguished, then there are a maximum of sixteen Periods are necessary until the analog signal is converted and saved.

Die neue Anordnung zeichnet sich zunächst dadurch aus, daß sie nur einen geringen Aufwand erfordert und gleichzeitig Analogsignale in Digitalwerte umsetzt und diese speichert.The new arrangement is initially characterized by the fact that it only Requires little effort and at the same time converts analog signals into digital values implements and stores them.

Ein weiterer Vorteil ist, daß durch die Art des über mehrere Perioden des Analogsignals dauernden Umsetzvorganges das Analogsignal gemittelt und dadurch das Rauschen unterdrückt wird. Dieser Vorteil läßt sich noch dadurch verbessern, daß zu Beginn eines Verschlüsselungs- und Speichervorganges der Bereich zwischen den vorgewählten Beträgen, in dem der Diskriminator Gleichheit feststellt, eng gehalten wird und später, wenn nur noch geringe Korrekturen an dem gespeicherten Digitalwert vorgenommen werden, der Bereich breiter gemacht wird.Another advantage is that due to the nature of the over several periods of the conversion process, the analog signal is averaged and thereby the noise is suppressed. This advantage can be further improved by that at the beginning of an encryption and storage process the area between The selected amounts in which the discriminator determines equality are kept close will and later, when only minor corrections are made to the stored digital value the area is made wider.

Anhand der Zeichnung, in der ein Ausführungsbeispiel der Erfindung dargestellt ist, werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen näher beschrieben und erläutert.Based on the drawing, in which an embodiment of the invention is shown, the invention and other advantages and additions are shown below described and explained in more detail.

Einem Eingang E wird ein periodisches Analogsignal, z.B.A periodic analog signal, e.g.

das beim fernsehmäßigen Abtasten eines Einzelbildes entstehende Videosignal zugeführt. Es gelangt auf eine Differenzschaltung DIF, in der von ihm die Ausgangsspannung eines Digital-Analog-Umsetzers DAU subtrahiert wird, dessen Eingang mit dem Ausgang eines rückgekoppelten Schieberegisters'SR verbunden ist. In den Rückkopplungsweg dieses Schieberegisters ist ein Addierer AD geschaltet, dem die Ausgangssignale eines gestrichelt umrandeten Diskriminators DIS über zwei Eingänge zugeführt sind. Liegt an dem einen Eingang "+" "7"-Signal, so erhöht der Addierer AD den ihm vom Schieberegister SR zugeführten Wert um Eins.the video signal produced when a single image is scanned on television fed. It reaches a differential circuit DIF, in which the output voltage from it of a digital-to-analog converter DAC is subtracted, the input of which is connected to the output a feedback shift register'SR is connected. In the feedback path this shift register is connected to an adder AD, to which the output signals a discriminator DIS outlined by dashed lines are supplied via two inputs. If the one input has a “+” “7” signal, then the adder AD increases the output from it Shift register SR supplied value by one.

Liegt auf dem anderen Eingang - "1"-Signal, so wird der in der Rückkopplungsleitung des Schieberegisters SR liegende Wert um Eins erniedrigt.If there is a "1" signal on the other input, then the one in the feedback line of the shift register SR is decreased by one.

Der Diskriminator DIS ist im wesentlichen ein Differenzverstärker mit zwei in Emitterschaltung betriebenen Verstärkertransistoren T1 und T2 sowie einem Transistor T3, dessen Emitter-Basis-Strecke für die beiden Verstärkertransistoren als gemeinsamer Emitterwiderstand dient. Dem Singang des Diskriminators DIS wird das Ausgangssignal der Differenzstufe DIF zugeführt. Zuvor wurden mittels eines Transistorschalters TS die Synchron- und Austastimpulse des Videosignals ausgetastet, und zwar in der Weise, daß während der Austastperiode die Amplitude des vor dem Austasten anliegenden Videosignals am Eingang des Diskriminators erhalten bleibt. Dies wird dadurch erreicht, daß die dem Diskriminator DIS zugewandte Elektrode des Transistorschalters TS ausschließlich an einem dem Diskriminator DIS vorgeschalteten Koppelkondensator CO liegt. Dieser Koppelkondensator bewirkt ferner, daß der Diskriminator nur Wechselspannungssignale verarbeitet und der Gleichspannungsanteil des umzusetzenden Analogsignals unbeachtet bleibt.The discriminator DIS is essentially a differential amplifier with two amplifier transistors T1 and T2 operated in emitter circuit as well as a transistor T3, whose emitter-base path for the two amplifier transistors serves as a common emitter resistor. The singang of the discriminator DIS becomes the output signal is fed to the differential stage DIF. Previously, a Transistor switch TS blanked the sync and blanking pulses of the video signal, in such a way that during the blanking period, the amplitude of the before Blanking the video signal present at the input of the discriminator is retained. This is achieved in that the discriminator DIS facing electrode des Transistor switch TS exclusively on one of the discriminators DIS upstream coupling capacitor CO is located. This coupling capacitor causes also that the discriminator only processes AC voltage signals and the DC voltage component of the analog signal to be converted is ignored.

Dies ist in vielen Fällen, insbesondere beim Speichern von Videosignalen von Vorteil, da dort im allgemeinen die Untergrundhelligkeit nicht interessiert.This is the case in many cases, especially when storing video signals an advantage, since the background brightness is generally not of interest there.

Das Eingangssignal gelangt ferner zu einem Amplitudensieb AS, in dem die Synchronimpulse abgetrennt werden. Die abgetrennten Synchronimpulse dienen dazu, eine Umlaufperiode des Schieberegisters gleich der Periode des Eingangs-Analogsignals, das ist im Falle eines Videosignals die Bildperiode, zu machen, da der Datenumlauf im Schieberegister und das Analogsignal synchron sein müssen. Mit jedem Synchronimpuls wird ein in einer Ablaufsteuerung ABL enthaltener Start-Stop-Oszillator gestartet, der daraufhin eine vorbestimmte Anzahl von Impulsen mit einer vorgewählten Frequenz auf den Takteingang des Schieberegisters SR gibt.The input signal also reaches an amplitude filter AS, in which the sync pulses are separated. The separated sync pulses are used to a circulation period of the shift register equal to the period of the input analog signal, In the case of a video signal, this is the frame period to be made as the data circulation in the shift register and the analog signal must be synchronous. With every sync pulse a start-stop oscillator contained in a sequence control ABL is started, which then sends a predetermined number of pulses at a preselected frequency to the clock input of the shift register SR.

Die Anzahl der Impulse ist z.B. gleich der Anzahl der in einer Zeile enthaltenen Bildpunkte, deren Helligkeit als Digitalwert dargestellt werden soll. Die Frequenz des Oszillators gibt den Abstand der Bildpunkte an, Bei einer bestimmten Anzahl von Bildpunkten können durch Erniedrigen der Frequenz die Bildpunkte über eine ganze Zeile verteilt werden. Durch Erhöhen der Frequenz rücken die Bildpunkte zusammen. Startet man den Oszillator nach dem Synchronimpuls mit einer einstellbaren Verzögerung, so können die Bildpunkte, deren Helligkeit als Digitalwert gespeichert wird, entlang der Zeilen verschoben werden. Man kann also durch Einstellen der Frequenz und der Zeitverzögerung entweder für einen kleinen Teil des Bildes mit hoher Auflösung oder für einen größeren Teil mit geringerer Auflösung Digitalwerte bilden. Während der Bildrücklaufimpulse sowie während einstellbarer Zeiten vor und nach diesen ist der Oszillator gesperrt, da während dieser Zeiten keine Bildinformationen gewonnen werden. Es wird damit vermieden, daß im Speicher SR-unnötiger Speicherplatz bereitgestellt werden muß.The number of impulses is e.g. the same as the number in one line contained pixels, the brightness of which is to be displayed as a digital value. The frequency of the oscillator indicates the distance between the pixels, at a certain point The number of pixels can exceed the pixels by lowering the frequency a whole row can be distributed. By increasing the frequency, the pixels move together. If you start the oscillator after the sync pulse with an adjustable one Delay, so the pixels, their brightness can be saved as a digital value will be moved along the lines. So you can by adjusting the frequency and the time delay for either a small portion of the high resolution image or form digital values for a larger part with a lower resolution. While the image return pulses as well as during adjustable times before and after these the oscillator locked because during this Times no picture information be won. This avoids having SR-unnecessary storage space in the memory must be provided.

Der Start-Stop-Oszillator kann in der Weise aufgebaut sein, daß die Synchronimpulse eine bistabile Kippstufe setzen, die ihrerseits den Oszillator startet. Die Oszillatorimpulse werden nicht nur auf den Takteingang des Schieberegisters SR, sondern auch in einen Zähler eingegeben, der bei Erreichen eines voreingestellten, Standes einen die Kippstufe zurücksetzenden Ausgangsimpuls abgibt. Die die Kippstufe setzenden Impulse brauchen nicht unmittelbar die Synchronimpulse sein, sondern es können auch Impulse sein, die durch Verzögerung der Synchronimpulse entstanden sind. Eine andere Möglichkeit ist, die Synchronimpulse einem Zähler zuzuführen und dessen Ausgangsimpulse zur Steuerung des Start-Stop-Oszillators heranzuziehen. Damit kann erreicht werden, daß nicht die Videosignale jeder Zeile in Digitalwerte umgesetzt werden, sondern nur diejenigen ausgewählter Zeilen, z.B. jeder sechsten Zeile.The start-stop oscillator can be constructed in such a way that the Synchronization pulses set a bistable multivibrator, which in turn starts the oscillator. The oscillator pulses are not only applied to the clock input of the shift register SR, but also entered into a counter which, when a preset, Status emits an output pulse that resets the flip-flop. The the tilt stage The setting impulses do not need to be the synchronous impulses directly, but rather it can also be pulses that are caused by delaying the sync pulses. Another possibility is to feed the sync pulses to a counter and its Use output pulses to control the start-stop oscillator. So that can it can be achieved that the video signals of each line are not converted into digital values but only those of the selected lines, e.g. every sixth line.

Ist ein Fernsehimpulsgeber eingesetzt, bei dem die Synchron- und Austastimpulse aus den Impulsen eines hochfrequenten Taktimpulsgenerators abgeleitet sind, so können aus diesem nach geeigneter Frequenzuntersetzung und Ausblenden mittels Torschaltung und einstellbarer Zähler die Taktimpulse für das Schieberegister SR gebildet werden.Is a television pulse generator used, in which the sync and blanking pulses are derived from the pulses of a high-frequency clock pulse generator, so can from this after a suitable frequency reduction and fading out by means of a gate circuit and adjustable counter, the clock pulses for the shift register SR are formed.

Zur Erläuterung der Funktion der neuen Anordnung sei zunächst angenommen, daß die Steuerelektrode des Transistors T2 auf Nullpotential liegt. Ferner ist angenommen, daß das.Schieberegister SR gelöscht ist, d.h., daß sämtliche Stufen den Wert Null enthalten. Der Digital-AnaloO-Umsetzer gibt daher die.Spannung Null ab, d.h. das umzusetzende Analogsignal gelangt, abgesehen von der Austastung der Synchronimpulse durch den Transistor TS, unverändert auf die Steuerelektrode des Transistors T1. Ist dieses Analogsignal größer als O Volt, so zieht der Transistor T Strom, der Transistor T2 wird gesperrt und an dessen Kollektor erscheint "7"-Signal. Dieses wird über ein Tor G1, das freigegeben sei, auf den Addierer AD gegeben und zu dem auf der Rückkopplungsleitung des Schieberegisters SR stehenden Wert hinzuaddiert. Da dieser Wert zunächst Null ist, wird in das Schieberegister SR der Wert Eins eingetragen.To explain the function of the new arrangement, it is initially assumed that that the control electrode of the transistor T2 is at zero potential. It is also assumed that the shift register SR is cleared, i.e. that all stages have the value zero contain. The digital-to-analog converter therefore outputs the voltage zero, i.e. the The analog signal to be converted arrives, apart from the blanking of the sync pulses through the transistor TS, unchanged on the control electrode of the transistor T1. If this analog signal is greater than 0 volts, the transistor T pulls Current, the transistor T2 is blocked and a "7" signal appears at its collector. This is given to the adder AD via a gate G1, which is released, and to the added value standing on the feedback line of the shift register SR. Since this value is initially zero, the value one is entered in the shift register SR.

Die in die erste Stufe des Schieberegisters eingeschriebene Eins wird von den Taktimpulsen im Schieberegister von Stufe zu Stufe geschoben und erscheint an dessen Ausgang in dem Augenblick wieder, in dem das entsprechende Analogsignal am Eingang E erscheint bzw. der zugehörige Bildpunkt abgetastet wird. Der Digital-Analog-Umsetzer DAU setzt die Eins in eine entsprechende Spannung um. Ist das zugeführte Analogsignal größer als diese, so wird wieder der Transistor T1 durchgeschaltet und der Transistor T2 gesperrt, so daß dem Addierer AD über seinen Eingang t'+" eine "1" zugeführt wird. Diese wird zu der am Ausgang des Schieberegisters SR liegenden Eins hinzuaddiert, so daß nunmehr in das Schieberegister eine Zwei eingeschrieben wird. Diese wird wieder durch das Schieberegister durchgeschoben, erscheint im richtigen Augenblick am Ausgang und wird nach Digital-Analog-Umsetzung mit dem am Eingang E anliegenden Analogsignal verglichen. Der vom Schieberegister ausgegebene Digitalwert wird so lange um Eins erhöht, bis die Ausgangsspannung des Digital-Analog-Umsetzers DAU gleich dem Eingangsanalogsignal ist. Entsprechend wird, wenn der vom Schieberegister ausgegebene Wert ein kleineres Analogsignal als das zugeführte ergibt, der Transistor T1 gesperrt und über eine Torschaltung G2 ein "'l"-Signal auf den Eingang - des Addierers AD gegeben, das bewirkt, daß das auf der Rückkopplungsleitung des Schieberegisters befindliche Signal um Eins erniedrigt wird. Auf diese Weise werden die Analogsignale schrittweise durch die Digitalwerte angenähert. Stimmen die vom Digital-Analog-Umsetzer DAU ausgegebene Spannung und die Eingangsspannung überein, so gibt die Differenzschaltung DIF keine Spannung ab, die Transistoren T1 und T2 werden mit gleicher Spannung angesteuert und an ihren Kollektoren tritt jeweils "O"-Signal auf. Der auf der Rückkopplungsleitung befindliche Digitalwert wird daher nicht verändert. Auf diese Weise werden alle durch die Impulse des Start-Stop-Oszillators bestimmten Amplituden der Analogsignale in Digitalwerte umgesetzt. Der Umsetzvorgang ist spätestens dann abgeschlossen, wenn die Anzahl der'Umläufe im Schieberegister gleich der Anzahl der aufzulösenden Spannungsstufen ist. Haben z.B. die Digitalwerte vier Stellen, können also sechzehn Spannungsstufen dargestellt werden, so sind sechzehn Umläufe erforderlich.The one written in the first stage of the shift register becomes shifted from stage to stage by the clock pulses in the shift register and appears at its output again at the moment when the corresponding analog signal appears at input E or the associated pixel is scanned. The digital-to-analog converter DAU converts the one into a corresponding voltage. Is the supplied analog signal greater than this, the transistor T1 is turned on again and the transistor T2 blocked, so that a "1" is fed to the adder AD via its input t '+ " will. This is added to the one at the output of the shift register SR, so that now a two is written into the shift register. This will pushed through the shift register again, appears at the right moment at the output and, after digital-to-analog conversion, is matched with the one present at input E. Analog signal compared. The digital value output from the shift register becomes like this increased by one for a long time until the output voltage of the digital-to-analog converter DAU is equal to the input analog signal. Correspondingly, if the from the shift register The output value results in a smaller analogue signal than the input, the transistor T1 blocked and a "'l" signal on the input - des via a gate circuit G2 Adder AD, which causes that on the feedback line of the shift register signal is decreased by one. In this way the analog signals gradually approximated by the digital values. Are those from the digital-to-analog converter correct DAU output voltage and the input voltage match, the differential circuit gives DIF does not depend on the voltage Transistors T1 and T2 are the same Voltage controlled and an "O" signal occurs at their collectors. Of the The digital value on the feedback line is therefore not changed. In this way, all are determined by the impulses of the start-stop oscillator Amplitudes of the analog signals converted into digital values. The repositioning process is at the latest then completed when the number of 'revolutions in the shift register is equal to the number the voltage levels to be resolved. For example, if the digital values have four digits, if sixteen voltage levels can be represented, then there are sixteen revolutions necessary.

Die Transistoren T1 und T2 geben nicht nur dann gleichzeitig "O"-Signal an die Tore G1 und G2 ab, wenn die Steuerspannung am Transistor T1 gleich der an der Basis des Transistors T2 anliegenden Vergleichsspannung ist, sondern auch dann, wenn sich diese beiden Spannungen um einen geringen Betrag unterscheiden. Dieser Betrag hängt vom Strom durch den Transistor T3 ab. Macht man den Betrag sehr klein, so werden die gespeicherten Digitalwerte stets nachkorrigiert, da im allgemeinen der Eingangsspannung ein Rauschsignal überlagert ist, auf das der Diskriminator anspricht. Der Kondensator C1 bewirkt zusammen mit einem Widerstand R1 und den WiderständenR5 und R6 eine abklingende Gegenkopplung des Diskriminators. Mit einem Transistor T4 kann das Verschlüsseln von Analogsignalen eingeschaltet werden. Hierzu wird der Transistor T4 gesperrt. Im durchgeschalteten Zustand erhält der Transistor T3 keinen Basisstrom und der Diskriminator ist außer Betrieb; so daß auf keinen der Eingänge "+" und "-" des Addierers AD "1"-Signalgelangt und die im Schieberegister SR gespeicherten Werte unverändert umlaufen. Zu Beginn der Verschlüsselung ist der Transistor T4 gesperrt und der Kondensator C1 kann, über die Widerstande R1, R5, R6 langsam aufgeladen werden. Dabei fließt ein abklingender Strom in die Basis des Transistors T3. Das hat zur Folge, daß der Schwellenabstand des Diskriminators eine gewisse Zeit Null ist und dann langsam anwächst. Während der Abstand Null ist, wird schon der Abgleichzustand in etwa erreicht. Korrekturen des Speicherinhaltes werden dann beim anschließenden Anwachsen des Schwellenabstandes nur noch durch das überlagerte Rauschsignal hervorgerufen.The transistors T1 and T2 not only then give the "O" signal at the same time to gates G1 and G2 when the control voltage on transistor T1 is equal to that on the base of the transistor T2 is applied comparison voltage, but also then, when these two voltages differ by a small amount. This The amount depends on the current through the transistor T3. If you make the amount very small, so the stored digital values are always corrected, since in general a noise signal is superimposed on the input voltage, and the discriminator acts on this appeals to. Capacitor C1 works together with resistor R1 and resistors R5 and R6 a decaying negative feedback of the discriminator. With a transistor T4 the encryption of analog signals can be switched on. For this purpose, the Transistor T4 blocked. In the switched-through state, the transistor T3 does not receive any Base current and the discriminator is out of order; so that on none of the entrances "+" and "-" of the adder AD "1" signal are received and those stored in the shift register SR Values circulate unchanged. At the beginning of the encryption the transistor is T4 blocked and the capacitor C1 can be slowly charged via the resistors R1, R5, R6 will. A decaying current flows into the base of transistor T3. That concludes to, that the threshold distance of the discriminator a is zero for a certain time and then slowly increases. While the distance is zero, will the balance state has already been approximately reached. Corrections to the memory contents are made then with the subsequent increase in the threshold distance only through the superimposed Noise signal caused.

Durch das Anwachsen des Schwellen'abstandes bleiben nur die maximalen Amplituden des überlagerten Rauschens gespeichert. Da sich dieser Vorgang über relativ lange Zeit hinzieht, erreicht man eine Einspeicherung eines Signalverlaufs, der aus der Summe des Nutzsignals und der halben Rauschhüllkurvenamplitude besteht. Dieser Verlauf entspricht sehr genau dem Verlauf des Nutzsignals, so daß das dem Eingangsignal überlagerte Rauschen in den Digitalwerten praktisch'nicht mehr enthalten ist.Due to the increase in the threshold distance, only the maximum amplitudes of the superimposed noise remain stored. Since this process takes a relatively long time a signal curve is saved that consists of the sum of the useful signal and half the noise envelope amplitude. This curve corresponds very precisely to the curve of the useful signal, so that the noise superimposed on the input signal is practically no longer contained in the digital values.

Bei zu großer Eingangsspannung kann der Fall eintreten, daß der höchstmögliche im Schieberegister SR speicherbare Digitalwert erreicht ist, die Ausgangsspannung des Digital-Analog-Umsetzers aber noch nicht die Eingangsspannung kompensiert.- In diesem Falle wird der Diskriminator DIS "1't-Signal auf den Eingang "+" des Addierers AD geben. Das Additionsergebnis wäre dann Null.' Ähnlichestritt ein, wenn der auf der Rückkopplungsleitung stehende Digitalwert Null ist, das Ausgangssignal des Digital-Analog-Umsetzers aber dennoch größer als das Eingangssignal ist.If the input voltage is too high, it can happen that the highest possible the digital value storable in the shift register SR is reached, the output voltage of the digital-to-analog converter has not yet compensated for the input voltage. In this case, the discriminator DIS “1't signal on the input“ + ”of the adder Give AD. The result of the addition would then be zero. ' Something similar occurs when the the digital value on the feedback line is zero, the output signal of the digital-to-analog converter but is still larger than the input signal.

In diesem Falle ergibt die Subtraktion den größten speicherbaren Digitalwert. Derartige Zustände führen zu fehlerhaften Verschlüsselungsergebnissen. Um dies zu vermeiden, sind zwei Decodierer DECo und DEC1 vorgesehen. Der Decodierer DECo gibt t'1"-Signal auf das Tor G2, wenn der Ausgangswert des Schieberegisters SR Null ist. Das Tor G2 ist dann gesperrt und weitere Subtraktionen sind nicht mehr möglich. Entsprechend sperrt der Decodierer DEC1 das Tor G1, wenn am Ausgang des Schieberegisters SR der höchstmögliche Digitalwert auftritt, so daß zu diesem keine Eins mehr hinzuaddiert werden kann.In this case the subtraction results in the largest storable digital value. Such conditions lead to incorrect encryption results. To do this two decoders DECo and DEC1 are provided. The DECo decoder gives t'1 "signal to gate G2 when the output value of the shift register SR is zero. Gate G2 is then blocked and further subtractions are no longer possible. Correspondingly, the decoder DEC1 blocks the gate G1 when at the output of the shift register SR the highest possible digital value occurs, so that no one is added to it can be.

Zur Anpassung der Amplitude des Eingangssignals an die Ausgangsspannung des Digital-Analog-Umsetzers wird die Amplitude des Eingangssignals auf einen Wert begrenzt, der gleich der Spannung ist, die der Digital-Analog-Umsetzer bei Zufuhr des größtmöglichen speicherbaren Digitalwertes abgibt. Damit ist erreicht, daß das Auflösungvermögen der Anordnung voll ausgenützt ist.To adapt the amplitude of the input signal to the output voltage of the digital-to-analog converter, the amplitude of the input signal is set to a value limited, which is equal to the voltage that the digital-to-analog converter when supplied of the largest possible storable digital value. This means that the The resolution of the arrangement is fully utilized.

Bisher wurde angenommen, .die Steuerelektrode des Transistors T2 liege auf konstantem Potential. Dies kann aber den Nachteil haben, daß, wenn dieses Potential nicht der Mittelwert zwischen dem positiven und negativen Spitzenwert des Eingangssignals ist, der eine Spitzenwert wegen Ubersteuerung des Addierers und des Schieberegisters nicht gespeichert wird und beim Spitzenwert entgegengesetzter Polarität der größtmögliche speicherbare Digitalwert bzw. der Digitalwert Null nicht erreicht wird. Um dies zu vermeiden, ist der Decoder DECoÜber ein Integrierglied R2, C2 und eine Diode D2 mit der Steuerelektrode des Transistors T2 verbunden. Die .steuerelektrode des Transistors Tl ist über ein Integrierglied R3, C3 und eine Diode D3 an den Decodierer DEC1 angeschlossen. Tritt am Ausgang des Schieberegisters SR die Ziffer IIOnauf, so gibt der Decodierer DEGOpositives Signal auf die Basis des Transistors TI, d.h. der Mittelwert des dem Transistor T1 zugeführten Signals wird angehoben, so daß die Analogsignale, die bisher den Digitalwert Null erzeugten, nun einen höheren Wert ergeben. Der negative Spitzenwert des Analogsignals kann daher noch verschlüsselt werden, wobei er den Wert Null ergibt. Wird umgekehrt der höchstmögliche speicherbare Wert erreicht, so erhöht der Decodierer DEC1 die Basisspannung des Transistors T2, was zur Folge hat, daß auf den Eingang "-" Impulse gegeben werden, welche sämtliche im Schieberegister SR1gespeicherten Werte erniedrigen, bis der positive Spitzenwert des Analogsignals in den größten speicherbaren Wert umgesetzt wird.It was previously assumed that the control electrode of transistor T2 was lying at constant potential. But this can have the disadvantage that if this potential not the mean value between the positive and negative peak value of the input signal is the one peak value due to overloading of the adder and the shift register is not saved and at the peak value of opposite polarity the largest possible storable digital value or the digital value zero is not reached. To this to avoid the decoder DECo over an integrator R2, C2 and a diode D2 connected to the control electrode of the transistor T2. The .control electrode of the The transistor Tl is connected to the decoder via an integrator R3, C3 and a diode D3 DEC1 connected. If the number IIOn occurs at the output of the shift register SR, so the decoder DEGO gives a positive signal to the base of the transistor TI, i. the mean value of the signal applied to the transistor T1 is raised so that the analog signals, which previously generated the digital value zero, now have a higher one Value. The negative peak value of the analog signal can therefore still be encrypted resulting in the value zero. Conversely, it becomes the highest possible storable Value is reached, the decoder DEC1 increases the base voltage of the transistor T2, which has the consequence that the input "-" pulses are given, which all Decrease the values stored in the shift register SR1 until the positive peak value of the analog signal is converted into the largest storable value.

-Die gezeigte und beschriebene Anordnung kann dazu yerwendet werden, Änderungen von Objekten oder der Anordnung von Objekten festzustellen. Hierzu werden zunächst die Objekte bzw. die Anordnung der Objekte mit einer Fernsehkamera aufgenommen und die entstehenden Videosignale in der beschriebenen Weise gespeichert. Danachwird an die Differenzschaltung DIF ein Schwellwertverstärker SW angeschlossen. Dieser Schwellwertverstärker kann auch der Diskriminator DIS sein. In diesem Falle müssen die Kollektoren der Transistoren T1 und T2 vom Transistor T4 entkoppelt sein, der Basis des Transistors T3 ein definierter Strom zugeführt und der Addierer gesperrt werden.-The arrangement shown and described can be used to Detect changes to objects or the arrangement of objects. To do this will be first recorded the objects or the arrangement of the objects with a television camera and the resulting video signals are stored in the manner described. After that will a threshold amplifier SW is connected to the differential circuit DIF. This The discriminator DIS can also be a threshold amplifier. In this case you have to the collectors of the transistors T1 and T2 be decoupled from the transistor T4, the A defined current is fed to the base of the transistor T3 and the adder is blocked will.

Bleibt das von der Fernsehkamera aufgenommene Bild unverändert, so gibt die Differenzschaltung kein Signal ab.If the image recorded by the television camera remains unchanged, so the differential circuit does not emit a signal.

Verändert sich aber das aufgenommene Bild, so erscheint am Ausgang der Differenzschaltung ein Signal, das, wenn die Veränderung des Bildes groß genug ist, den Schwellwertverstärker zum Ansprechen bringt. Mit diesem Meldesignal kann ein Alarm oder dergleichen ausgelöst werden.But if the recorded image changes, then appears at the exit the differential circuit sends a signal that if the change in the image is large enough is, brings the threshold amplifier to respond. With this message signal can an alarm or the like can be triggered.

Eine solche Anordnung kann z.B. zur Diebstahlsicherung von Gegenständen eingesetzt werden.Such an arrangement can be used, for example, to secure objects against theft can be used.

11 Patentansprüche 1 Figur11 claims 1 figure

Claims

Claims 1. Arrangement for implementing a periodically occurring Analog signal in digital values and for storing the digital values, characterized in that that a feedback shift register (SR) is provided as a memory for the digital values in which the stored digital values circulate with the period of the analog signal and in whose feedback path an adder (AD) is switched on, which is connected to the respective fed back digital value the digital output signal of a discriminator (DIS) that this is added from the differential voltage between the analog signal to be converted and the output voltage of a with the respective fed back digital value of the Shift register controlled digital-to-analog converter (DAU) forms.

2. Arrangement according to claim 1, characterized in that the discriminator (DIS) has two outputs, a first ("+"), via which it receives a digital value outputs when its input voltage is greater than a first specified value, and a second ("-") if the input voltage is less than a second predetermined one Value is, and that the adder (AD) in the way to the two outputs of the discriminator (DIS) is connected so that it transfers the values appearing at the first output to the on the feedback line of the shift register (SR) is added and the values appearing at the second output from those on the feedback line of the shift register (SR) are subtracted.

3. Arrangement according to claim 2, characterized in that the discriminator (DIS) emits a "1" signal via its two outputs.

4. arrangement according to one of claims 1 to 3, characterized in that that the discriminator (DIS) one of two transistors (T1, T2) in the emitter circuit built-up differential amplifier, whose common emitter resistance of the collector-emitter path of a transistor (T3) is formed whose collector current is adjustable.

5. Arrangement according to claim 4, characterized in that the outputs of the discriminator (DIS) the control electrode of the common emitter resistor for the transistors 21, T2) forming transistor (T3) is connected in such a way that that after switching on a decaying negative feedback arises.

6. order according to claim 5, characterized in that between the Discriminator (DIS) and the control electrode of the translator (T3) a rectifier (D) and a differentiating element (R1, C1) are connected.

7. Arrangement according to one of claims 1 to 6, characterized in that that at the output of the shift register (SR) a decoder (DECo) for the digital value Zero is connected, the adder (AD) for the subtraction when a zero occurs locks.

8. Arrangement according to one of claims 1 to 7, characterized in that that at the output of the shift register (SA) a decoder (DEC1) for the highest connected digital value storable in one stage of the shift register (SR) is, which when the highest digital value occurs, the adder (AD) for further Locks additions.

9. Arrangement according to one of claims 1 to 8, characterized in that that at decoders (DEC0, DEC1) for the digital value zero and the highest in one level des Schl @@@@ registers (SR) storable digital value of the differential amplifier with the transistors (Ti and T2) connected in such a way that the discriminator (DIS) applied differential voltage increased when the highest digital value is reached and is decreased when the digital value is zero.

10. Arrangement according to one of claims 1 to 9, characterized in that that in the signal path from the analog signal source to the adder a switch (T4) is switched on to interrupt the encryption and storage process and a comparison circuit is provided, which after completion of the storage of a Comparison signal the output signal of the digital-to-analog converter (DAU) with to be monitored Compares analog input signals and emits a message signal when the two compared Signals differ by more than a predetermined amount.

11. The arrangement according to claim 10, characterized in that the comparison circuit from the differential circuit, which determines the differential voltage between the to be converted Analog signal and the output voltage of the digital-to-analog converter (DAU) are generated, and consists of one of these downstream threshold levels (SW).