DE2307325C3

DE2307325C3 - Layer circuit with at least one soldering platform for soldering semiconductor components

Info

Publication number: DE2307325C3
Application number: DE19732307325
Authority: DE
Inventors: Friedrich Dipl.-Ing. 8031 Gilching; Stein Christian Dipl.-Ing. 8000 München Krieger
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1973-02-14
Publication date: 1976-04-08

Description

Die Erfindung betrifft eine Schichtschaltung mit mindestens einem Lotpodest zum Anlöten von Halbleiter-Bausteinen in Flip-Chip-Technik nach dem Wiederauflchmelzverfahren, dessen Grundfläche am Ende einer Leiterbahn durch eine quer auf der Leiterbahn liegende Schicht aus nicht verzinnbarem Material abgegrenzt ist.The invention relates to a layer circuit with at least one soldering platform for soldering semiconductor components in flip-chip technology after the remelting process, the base of which at the end of a Conductor track is delimited by a transverse layer on the conductor track made of non-tinnable material.

Das Anlöten von Halbleiterbausteinen in Schichtfcchaltungen nach dem Wiederaufschmelzverfahren erfordert an den Stellen der Verdrahtung, an denen die Anschlußpunkte der Halbleiterbausteine zu liegen kommen, gleichmäßig geformte Lotpodeste von bestimmter Fläche und Höhe. Werden diese Lotpodeste durch Verzinnen im Schwall- oder Tauchbad hergeittellt, so wird ihre Höhe und ihre Form durch die Abmessungen ihrer Grundflächen und durch die Oberflächenspannung des flüssigen Lotes bestimmt. Zur Herstellung gleichmäßig geformter Lotpodeste müssen daher ihre Grundflächen genau definiert werden, wobei die Form der Grundflächen nach Möglichkeit rund oder quadratisch sein sollte. Da die Breite der Lotpodeste durch die Breite der darunterliegenden Leiterbahnen bestimmt wird, besteht das wesentliche Problem darin, die am Ende der Leiterbahnen liegenden Lotpo- so deste zur Leiterbahn hin abzugrenzen.The soldering of semiconductor components in layered circuits according to the remelting process requires at the points of the wiring where the connection points of the semiconductor modules are to be located come, evenly shaped soldering platforms of a certain area and height. Will these soldering platforms produced by tinning in a surge or immersion bath, their height and shape are determined by the dimensions of their base and by the surface tension of the liquid solder. In order to produce evenly shaped soldering platforms their base areas are precisely defined, the shape of the base areas being round if possible or should be square. Because the width of the soldering platforms is determined by the width of the conductor tracks underneath is determined, the main problem is that of the solder pads located at the end of the conductor tracks at least to delimit the conductor track.

Es sind bereits Schichtschaltungen bekanntgeworden, in denen die Grundflächen der Lotpodeste genau definiert sind.Layer circuits have already become known in which the base areas of the soldering platforms are exactly are defined.

So werden in der US-PS 34 29 040 Schichtschaltungen beschrieben, in denen die Leiterbahnen mit einer nicht verzinnbaren Schicht derart überdeckt werden, daß an den Leiterbahnenden quadratische Flächen abgegrenzt werden, auf denen sich beim Verzinnen gleichmäßig geformte Lotpodeste bilden. Aus der DT-OS 21 65 246 sind Schichtschaltungen bekannt, bei welchen die gesamten Anschlußbereiche der Halbleiterbausteine durch fest aufgebrachte Schablonen aus einem nicht verzinnbaren Material abgedeckt werden. Die Grundflächen der Lotpodeste werden durch ent- ⁶S sprechende Löcher in den Schablonen definiert.For example, US Pat. No. 3,429,040 describes layered circuits in which the conductor tracks are covered with a non-tinnable layer in such a way that square areas are delimited at the conductor track ends on which uniformly shaped solder pods are formed during tinning. Layered circuits are known from DT-OS 21 65 246 in which the entire connection areas of the semiconductor modules are covered by stencils made of a non-tinnable material. The base areas of the soldering platforms are defined by ⁶ S corresponding holes in the templates.

In der Literaturstelle »IBM Technical Disclosure Bulletin«. Dezember 1968, Vol. 11, Nr. 7, S. 850, wird andererseits angegeben, wie die Grundfläche eines Lotpodests am Ende einer Leiterbahn durch eine Einschnürung der Leiterbahn abgegrenzt wird. Ähnliche Einschnürungen der Leiterbahnen sind auch aus der DT-OS 21 57 956 bekannt, wobei die Halspartien der Einschnürungen zusätzlich noch durch querliegende Dämme aus nicht verzinnbarem Material abgedeckt sein können.In the reference "IBM Technical Disclosure Bulletin". December 1968, Vol. 11, No. 7, p. 850, on the other hand indicated, like the base of a soldering platform at the end of a conductor track by a constriction the conductor track is delimited. Similar constrictions of the conductor tracks are also from the DT-OS 21 57 956 known, with the neck parts of the constrictions in addition through transverse Dams made of non-tinnable material can be covered.

Ferner werden in das DT-AS 20 44 494 Anschlußflächen zum Anlöten von Halbleiterbausteinen angegeben, die in zwei etwa quadratische über einen schmalen Steg miteinander verbundene Teilflächen aufgeteilt sind Auf den quadratischen Teilflächen bilden sich beim Verzinnen zwei gleichmäßig geformte Lotkuppen, wobei die innenliegende Kuppe als Anschlußfläche und die äußere als Lotreserve und zugleich als Meßpunkt dientIn addition, the DT-AS 20 44 494 specifies connection surfaces for soldering semiconductor components, which is divided into two roughly square partial areas connected to one another via a narrow web are Two evenly shaped solder tips are formed on the square partial surfaces when tinning, the inside dome as a connection surface and the outside as a solder reserve and at the same time as a measuring point serves

Das Überdecken der Leiterbahnen hat den Vorteil, daß die Leiterbahnen in ihrer vollen Breite unter der Überdeckung geführt werden. Als Nachteil ist jedoch der beschränkte Lotvorrat der Anschlußstellen anzusehen. Da bei jedem Austausch fehlerhafter Halbleiterbausteine zwangläufig Lot weggeschleppt wird und eine definierte Zufuhr neuen Lotes wegen der Kleinheit deT nebeneinanderliegenden Anschlußflächen nur unter äußerstem Aufwand möglich wäre, nimmt die Lotmenge der Lotpodeste mit jedem Austausch ab, wodurch das Anlöten neuer Halbleiterbausteine erschwert oder verhindert wird.Covering the conductor tracks has the advantage that the full width of the conductor tracks is under the Excess coverage. However, a disadvantage is the limited supply of solder at the connection points. Since every time defective semiconductor components are replaced, solder is inevitably carried away and a defined supply of new solder because of the small size of the adjacent connection surfaces only under If extreme effort would be possible, the amount of solder on the soldering platforms decreases with each replacement, which means the soldering of new semiconductor components is made difficult or prevented.

Die Einschnürung der Leiterbahnen hat den Vorteil, daß bei jedem Austausch eines Halbleiterbausteins Lot von der Leiterbahn über die Einschnürungsstelle zum Podest nachfließen kann und die Höhe der Lotpodeste auch nach mehrmaligem Austausch der Halbleiterbausteine gleich bleibt. Andererseits werden durch die Einschnürung der Leiterbahnen Engstellen geschaffen, die insbesondere bei Anwendung der Siebdrucktechnik zur Strukturherstellung Leiterbahnunterbrechungen begünstigen. The constriction of the conductor tracks has the advantage that solder is used every time a semiconductor module is replaced from the conductor track via the constriction point to the pedestal can flow and the height of the solder pedestals remains the same even after the semiconductor components have been replaced several times. On the other hand, by the constriction created bottlenecks in the conductor tracks, which are particularly important when using screen printing technology Structure production favor conductor interruptions.

Aufgabe der Erfindung ist es, Schichtschaltungen mit Lotpodesten anzugeben, die unter Vermeidung der vorstehend beschriebenen Nachteile ein einwandfreies Anlöten der Halbleiterbausteine ermöglichen.The object of the invention is to specify layered circuits with solder pads, which while avoiding the Disadvantages described above allow the semiconductor modules to be soldered properly.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in einer Schichtschaltung der eingangs erwähnten Art, die nicht verzinnbare Schicht die Leiterbahn nicht in ihrer vollen Breite überdeckt, so daß das Lot auf der Grundfläche des Lotpodests über einen schmalen Steg mit dem Lot auf der Leiterbahn verbunden ist.According to the invention, this object is achieved in that the above-mentioned in a layer circuit Kind, the non-tinnable layer does not cover the conductor path in its full width, so that the Solder on the base of the soldering platform connected to the solder on the conductor track via a narrow web is.

Vorzugsweise wird durch die nicht verzinnbare Schicht eine quadratische Grundfläche abgegrenzt, deren Seitenlänge der Leiterbahnbreite entspricht.A square base area is preferably delimited by the non-tinnable layer, its Side length corresponds to the conductor track width.

Eine weitere bevorzugte Lösung ist dadurch gekennzeichnet, daß die nicht verzinnbare Schicht aus mit Methoden der Dickschichttechnik aufgedruckter Glaspaste besteht.Another preferred solution is characterized in that the non-tinnable layer is made with methods the thick-film technique of printed glass paste.

Mit der angegebenen Lösung ergeben sich die Vorteile, daß man mit einfachen Mitteln ohne Minderung des Querschnitts der Leiterbahnen genau definierte Grundflächen und gleichmäßig geformte Lotpodeste erhält und daß bei einem Austausch der Halbleiterbausteine Lot von der Leiterbahn über den schmalen nicht überdeckten Steg zum Lotpodest nachfließen kann.With the solution given there are the advantages that you can use simple means without reduction of the cross-section of the conductor tracks, precisely defined base areas and uniformly shaped solder pads receives and that when exchanging the semiconductor components solder from the conductor track over the narrow one does not covered web can flow to the soldering platform.

An Hand der Zeichnungen soll die Erfindung näher erläutert werden.The invention is to be explained in more detail with reference to the drawings.

F i g. 1 zeigt eine Draufsicht auf eine bekannte Schichtschaltung, in der auf einem Substrat 1 dieF i g. 1 shows a plan view of a known layer circuit in which the

Grundflächen 3 der Lotpodeste durch eine quer auf den Leiterbahnen 2 liegende Schicht 4 aus nicht verzinnbarem Material abgegrenzt werden.Base areas 3 of the soldering platforms through a layer 4 of non-tinnable material lying transversely on the conductor tracks 2 Material to be delimited.

F i g. 2 zeigt eine Draufsicht auf eine ebenfalls bekannte Schichtschaltung, in der auf einem Substrat 1 die Grundflächen 3 der Lotpodeste durch eine Einschnürung 5 der Leiterbahnen 2 abgegrenzt werden.F i g. 2 shows a plan view of a likewise known layer circuit in which on a substrate 1 the base areas 3 of the soldering platforms are delimited by a constriction 5 of the conductor tracks 2.

F i g. 3 zeigt eine Draufsicht auf eine Schichtschaltung nach der Erfindung. Man erkennt auf einem nichtleitenden Substrat 1 die Leiterbahnen 2, an deren Enden die quadratischen Grundflächen 3 der Lotpodeste durch eine aufgedruckte Glasschicht 6 abgegrenzt sind.F i g. 3 shows a plan view of a layer circuit according to the invention. One recognizes on a non-conductive Substrate 1, the conductor tracks 2, at the ends of which the square bases 3 of the soldering platforms are delimited by a printed glass layer 6.

wobei jede Leiterbahn 2 über einen schmalen Steg 7 mit der entsprechenden Grundfläche 3 verbunden ist.each conductor track 2 being connected to the corresponding base area 3 via a narrow web 7.

F i g. 4 zeigt eine Seitenansicht der gleichen Schichtschaltung mit einem aufgesetzten Halbleiterbaustein, jedoch vor dem Erhitzen auf Löuemperatur. Man erkennt die auf dem Substrat 1 liegende Leiterbahn 2, deren Ende die quadratische Grundfläche 3 des Lotpodestes 8 bildet Die aufgedruckte Glasschicht 6 schnürt die auf der Leiterbahn 2 liegende Lotschicht 9 ein. Auf dem Lotpodest 8 ist die Anschlußfläche tu eines Halbleiterbausteins 11 angeordnet.F i g. 4 shows a side view of the same layer circuit with an attached semiconductor component; but before heating to the solution temperature. One recognizes the conductor track 2 lying on the substrate 1, the end of which forms the square base 3 of the soldering platform 8. The printed glass layer 6 constricts the solder layer 9 lying on the conductor track 2. The connection surface tu of a semiconductor module is on the soldering platform 8 11 arranged.

Hierzu 1 Blau ZeichnungenFor this 1 blue drawings

Claims

Patent claims:

1. Layer connection with at least one Loipodest for soldering semiconductor components in hip-chip technology after the remelting process, the base area of which is at the end of a conductor track is delimited by a layer of non-tinnable material lying across the conductor track, characterized in that the non-reducible layer (6) does not enter the conductor track (2) covers their full width, so that the solder on the base (3) of the soldering platform (8) over a narrow web (7) is connected to the solder (9) on the conductor track (2) "5

2. Layer circuit according to claim 1, characterized in that the non-tinnable layer (6) delimits a square base, the side length of which corresponds to the width of the conductor track.

3. Layer circuit according to claim 1, characterized in that that the non-tinnable layer (6) is printed on using thick-film technology Consists of glass paste.