DE2264516C3

DE2264516C3 - Device for scanning information on an information carrier

Info

Publication number: DE2264516C3
Application number: DE19722264516
Authority: DE
Inventors: Joseph Francis Cheltenham Pa. Schanne (V.SLA.)
Original assignee: Ausscheidung aus: 22 21 447 RCA Corp, New York, N.Y. (VStA.)
Priority date: 1971-04-30
Filing date: 1972-05-02
Publication date: 1978-02-16

Description

Die Erfindung betrifft eine Einrichtung zum Abtasten von Information auf einem Informationsträger, der entlang der Länge eines Abtastteiles abwechselnde Zonen zweier verschiedener Reflexionsvermögenswerte aufweist, wobei der spezielle Reflexionsvermögenswert jeder Zone den Wert von in dieser Zone aufgezeichneten Binärbits darstellt und wobei die Länge jeder Zone die Anzahl von Bits in dieser Zone darstellt und einer Strecke entspricht, die gleich einem ganzzahligen Vielfachen einer der Länge eines einzigen Bits entsprechenden Einheitsstrecke N ist, mit einer Anordnung zum Erzeugen eines Ausgangssignals bei jedem Wechsel des Reflexionsvermögens des Informationsträgers von einem Wert zum andern.The invention relates to a device for scanning information on an information carrier which along the length of a scanning part has alternating zones of two different reflectance values, the specific reflectivity value of each zone being the value of binary bits recorded in this zone and the length of each zone being the number of Represents bits in this zone and corresponds to a distance which is equal to an integer multiple of a unit distance N corresponding to the length of a single bit, with an arrangement for generating an output signal each time the reflectivity of the information carrier changes from one value to another.

Einrichtungen zum Automatisieren von Ausgabenkontrollzählern in Supermärkten, Kaufhäusern usw. sind bekannt. Eine bekannte Einrichtung dieser Art (US-PS 36 22 758) arbeitet mit binärcodierten Etiketten oder Auszeichnungsschildern, die an Gegenständen oder Artikeln befestigt sind, um die Preise der Artikel auszuzeichnen. Durch optische Abtastung der Artikel, d. h., der codierten Etiketten, werden codierte Signale erhalten, die nach Decodierung die Preise der Artikel angeben. Auf diese Weise wird automatisch der Gesamtkaufpreis ermittelt, ohne daß die Preise zahlreicher Artikel von Kassiererinnen oder sonstigen Kontrollpersonen abgelesen und in einer Registrierkasse registriert werden müssen. Jedoch ist bei manchen derartigen Einrichtungen keine Identifizierung oder Kennzeichnung der Artikel vorgesehen, so daß keine Lagerbestands- oder Inventarkontrolle gegeben ist.Devices for automating expense control counters in supermarkets, department stores, etc. are known. A known device of this type (US-PS 36 22 758) works with binary-coded labels or Award tags attached to objects or articles to show the prices of the articles to be distinguished. By optically scanning the articles, i. that is, the coded tags become coded signals received, which after decoding indicate the prices of the articles. That way, the Total purchase price determined without the prices of numerous items from cashiers or other Control persons must be read and registered in a cash register. However, it is with some such facilities provided no identification or marking of the article, so none Inventory or inventory control is given.

Um einen Artikel in einem modernen Kaufhaus, Supermarkt usw. zu identifizieren, muß man ein Etikett sehr dicht mit Informationsdaten codieren, damit man irgendeinen bestimmten von zehntausenden von Artikeln, die in solchen Betrieben gelagert sein können, kenntlich machen oder bezeichnen kann. Wenn in einem verhältnismäßig kleinen Etikett eine große Menge von Kennungsinformationsdaten enthalten ist, muß man eine geeignete Codierung wählen, die es ermöglicht, daß das Abtastgerät durch Informationen taktgesteuert wird, die vom Etikett abgeleitet werden, und daß außerdem das Etikett von sonstigen Informationen auf dem Artikel unterscheidbar ist.In order to identify an item in a modern department store, supermarket, etc., one must have a label encode very densely with information data so that you can find any particular one of tens of thousands of articles, which can be stored in such establishments, can be identified or identified. If in a relatively small label contains a large amount of identification information data, one must choose a suitable coding that allows the scanner to be clocked by information which are derived from the label, and that also the label from other information the article is distinguishable.

!n der DT-PS 22 12 809 ist eine Einrichtung zum Abtasten von Information auf einem Informationsträger in Form einer Codemarke vorgeschlagen. Die dabei abgetastete Codemarke besitzt entlang einem abgetasteten Teil Zonen zweier unterschiedlicher Reflexionsvermögen. Das spezielle Reflexionsvermögen einer jeweiligen Zone stellt einen Binärwert der Information ao dar. Die Länge jeder Zone gibt die Anzahl von Bits in dieser Zone an, wobei die Länge ein ganzzahliges Vielfaches einer Einheitslänge N ist, welche der Länge oder Breite eines einzelnen Bits entspricht Die Abtasteinrichtung erzeugt beim Abtasten der Codemar-Ϊ5 ke bei jedem Übergang von der Zone eines Reflexionsvermögens zu der eines anderen ein Signal.In DT-PS 22 12 809 a device for scanning information on an information carrier in the form of a code mark is proposed. The code mark scanned in the process has zones of two different reflectivities along a scanned part. The specific reflectivity of a respective zone represents a binary value of the information ao. The length of each zone indicates the number of bits in this zone, the length being an integral multiple of a unit length N , which corresponds to the length or width of a single bit generates a signal when scanning the code mark Ϊ5 ke at each transition from the zone of one reflectivity to that of another.

Die Aufgabe der Erfindung ist es, eine Einrichtung der eingangs genannten Art so auszugestalten, daß bei der Abtastung des Informationsträgers entstehende Storno signale als, solche erkannt werden.The object of the invention is to design a device of the type mentioned so that in the Scanning the information carrier resulting cancellation signals are recognized as such.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Kennzeichenteils des Patentanspruchs gelöstAccording to the invention, this object is achieved by the features of the characterizing part of the patent claim solved

Mit Hilfe der erfindungsgemäßen Lösung ist es möglich, festzustellen, ob zwei aufeinanderfolgende, bei der Abtastung entstehende Signale, die jeweils einem Übergang von einem Reflexionsvermögen zu einem anderen entsprechen, um einen geringeren Abstand auseinanderiiegen, als es der Einheitslänge N entspricht. Da bei einer richtigen Abtastung die einem Bit der Informatiot. entsprechenden Einheitslänge N der Mindestabstand zwischen einem Wechsel des Reflexionsvermögens ist, zeigt ein geringerer Abstand zwischen zwei aufeinanderfolgenden Signalen das Vorliegen einer Störung an.With the aid of the solution according to the invention, it is possible to determine whether two successive signals generated during the scanning, each corresponding to a transition from one reflectivity to another, are spaced apart by a smaller distance than corresponds to the unit length N. Because with a correct scan the one bit of information. corresponding unit length N is the minimum distance between a change in reflectivity, a smaller distance between two successive signals indicates the presence of a disturbance.

Nachstehend wird eine bevorzugte Ausführungsform der Erfindung an Hand der Zeichnungen im einzelnen beschrieben. Es zeigtA preferred embodiment of the invention is described in detail below with reference to the drawings described. It shows

F i g. 1 das Schema einer Artikelidentifizierungseinrichtung zum Ablesen von codierten Etiketten,F i g. 1 the scheme of an article identification device for reading coded labels,

Fig.2 eine bildliche Darstellung eines typischen Kennzeichnungsetiketts, wie es in der Einrichtung nach F i g. 1 Verwendung findet undFig. 2 is a pictorial representation of a typical identification label as used in the facility of FIG F i g. 1 is used and

F i g. 3 das Blockschaltschema einer Schaltungsanordnung zum Ablesen der Etiketten nach F i g. 2.F i g. 3 shows the block diagram of a circuit arrangement for reading the labels according to FIG. 2.

Die in Fig. 1 gezeigte Etikettenabtaststation enthält eine Artikelhandhabungsstation, die beispielsweise einen Ausgabekontrollzähler 12 mit beweglichem Oberteil 14 zum Transportieren von Gegenständen oder Artikeln 16 über einen Abtastschlitz 18 im Oberteil 14 enthalten kann. Das Oberteil 14 kann beispielsweise aus zwei nebeneinander angeordneten Förderbändern 20 und 22, die den Schlitz 18 bilden, bestehen. Statt dessen kann, wie gezeigt, der Schlitz in einer starren Platte 15, die den Zwischenraum zwischen den Förderbändern überspannt, vorgesehen sein. Die Förderbänder 20 und 22 transportieren die Artikel über den Schlitz 18 hinweg. Der Schlitz 18 kann z. B. ungefährThe label scanning station shown in Fig. 1 includes an article handling station, for example an output control counter 12 with movable Upper part 14 for transporting objects or articles 16 via a scanning slot 18 in the upper part 14 may contain. The upper part 14 can, for example, consist of two conveyor belts arranged next to one another 20 and 22, which form the slot 18, exist. Instead, as shown, the slot may be rigid in one Plate 15, which spans the space between the conveyor belts, may be provided. the Conveyor belts 20 and 22 transport the articles across the slot 18. The slot 18 can, for. B. approximately

6 mm breit und 15 cm tief sein, wobei die Tiefe des Schlitzes in die Zeichenebene der F i g. 1 gerichtet ist JJm der besseren Übersichtlichkeit willen sind in F i g. 1 die übrigen Teile des Oberteils 14 und dessen Seitenschienen nicht gezeigt Der Schlitz 18 ist so bemessen, daß sichergestellt ist, daß ein Artikel 16 von einer unter dem Oberteil 14 angeordneten optischen Lesestation abgetastet werden kann.6 mm wide and 15 cm deep, the depth of the slot being in the plane of the drawing in FIG. 1 is directed For the sake of clarity, FIG. 1 the remaining parts of the upper part 14 and its Side rails not shown. The slot 18 is sized to ensure that an article 16 of an optical reading station arranged under the upper part 14 can be scanned.

Die Lesestation 24 enthält eine Lichtquelle 26, z. B. einen Laser oder eine anderweitige Lichtquelle, die ein Lichtbündel 33 im sichtbaren oder nahezu sichtbaren Bereich des Spektrums aussendet, das durch eine Fokussierlinse 30 in einen sehr feinen Abtastfleck fokussiert wird. Das Lichtbündel 28 wird von einem Mehrflächenspiegel 32 aufgefangen und auf den Schlitz 18 gerichtet Die Lichtquelle 26 kann beispielsweise ein Helium-Neon-Laser sein, der so gepumpt wird, daß er ein kontinuierliches Laserstrahlbündel aus monochromatischem Rotlicht mit einer Wellenlänge von annähernd 6328 A erzeugt.The reading station 24 includes a light source 26, e.g. B. a laser or some other light source that produces a light beam 33 in the visible or almost visible Emits region of the spectrum that through a focusing lens 30 in a very fine scanning spot is focused. The light bundle 28 is captured by a multi-surface mirror 32 and onto the slit 18 directional The light source 26 can be, for example, a helium-neon laser which is pumped so that it a continuous laser beam of monochromatic red light with a wavelength of approximately 6328 A generated.

Der Spiegel 32 wird durch einen Motor 34 mit einer im wesentlichen konstanten Drehzahl um eine Welle 38 gedreht und ist so angeordnet, daß er das LichtbUndel 28 auffängt und durch den Schlitz 118 im Oberteil 14 richtet. Der Spiegel 32 kann gegenüber dem Schlitz 18 versetzt angeordnet sein, so daß durch den Schlitz 18 fallender Schmutz usw. nicht auf den Spiegel 32 auftrifft. Die Drehung des Spiegels 32 bewirkt eine Folge von Lichtstrahlabtastungen oder -Projektionen durch den Schlitz 18 jeweils in einer Richtung allgemein quer zur Laufrichtung des Artikels 16. Die Anzahl und Größen der Flächen des Spiegels 32 sind so gewählt, daß jeweils immer nur ein Abtastfleck auf der Unterseite des Artikels 16 erzeugt wird.The mirror 32 is driven about a shaft 38 by a motor 34 at a substantially constant speed rotated and is arranged so that it the light beam 28 catches and directs through the slot 118 in the upper part 14. The mirror 32 can be offset with respect to the slot 18 be arranged so that dirt, etc. falling through the slot 18 does not impinge on the mirror 32. the Rotation of mirror 32 causes a series of light beam scans or projections through the Slot 18 each in a direction generally transverse to the direction of travel of the article 16. The number and sizes the surfaces of the mirror 32 are chosen so that there is always only one scanning spot on the underside of the Article 16 is generated.

Auf der Unterseite oder dem Boden jedes Artikels 16 ist ein codiertes Kennzeichen 36, das an Hand der F i g. 2 im einzelnen beschrieben wird, befestigt. Das codierte Kennzeichen 36 kann beispielsweise ein mittels Klebmittel 39 auf den Artikel 16 aufgeklebtes Etikett oder aber auch ein Aufdruck auf dem Artikel 16 sein. In der nachstehenden Beschreibung ist vorausgesetzt, daß es sich bei dem Kennzeichen 36 um ein codiertes Papieretikett handelt.On the underside or the bottom of each article 16 is a coded identifier 36, which is shown in FIG. 2 will be described in detail attached. The coded identifier 36 can for example be a means Adhesive 39 can be a label stuck to the article 16 or else an imprint on the article 16. In The description below assumes that the identifier 36 is encoded Paper label.

Die Lesestation 24 enthält außerdem ein optisches Filter 40 und eine lichtempfindliche Aufnahmevorrichtung, beispielsweise eine Photomultiplierröhre (Photoelektronenvervielfacherröhre) 42, die hintereinander und vom Schlitz 18 versetzt angeordnet sind. Sie dienen dazu, vom Kennzeichen 36 reflektiertes Diffuslicht zu erfassen oder wahrzunehmen. Diffuses statt direktem Licht wird deshalb aufgenommen, weil direktes Licht dazu neigt, das Kennzeichen 36 unleserlich zu machen. Das optische Filter 40 ist dem von der Lichtquelle 26 ausgesandten monochromatischen Licht (falls eine monochromatische Lichtquelle verwendet wird) weitgehend angepaßt und filtert Umgebungslicht mit Wellenlängen, die nicht innerhalb des Durchlaßbereichs des Filters 40 liegen, heraus.The reading station 24 also contains an optical filter 40 and a photosensitive recording device, for example a photomultiplier tube (photoelectron multiplier tube) 42, which are arranged one behind the other and offset from the slot 18. You serve to detect or perceive diffuse light reflected from the label 36. Diffuse instead of direct Light is received because direct light tends to make the label 36 illegible. The optical filter 40 is the monochromatic light emitted by the light source 26 (if a monochromatic light source is used) largely adapted and filters ambient light with wavelengths, which are not within the passband of the filter 40, out.

Die Photomultiplierröhre 42 wandelt das diffuse Licht im von der Abtastung des Artikels 16 stammenden Ablesesignal in ein elektrisches Signal um, dessen Amplitude der vom Etikett reflektierten Lichtmenge entspricht. Ein der Photomultiplierröhre 42 nachgeschalteter Verstärker 44 verstärkt dieses elektrische Signal. Der Verstärker 44 ist an ein Verbrauchergerät 45, das in F i g. 3 gezeigt ist, angekoppelt.The photomultiplier tube 42 converts the diffuse light from the scanning of the article 16 The reading signal is converted into an electrical signal, the amplitude of which is the amount of light reflected from the label is equivalent to. An amplifier 44 connected downstream of the photomultiplier tube 42 amplifies this electrical output Signal. The amplifier 44 is connected to a consumer device 45, which is shown in FIG. 3 is coupled.

F i g. 2a zeigt ein maschinell lesbares Etikett 36 zur Artikelkennzeichnung. Ein solches Etikett ist besonders für die Verwendung in Supermärkten geeignet, wo das Etikett an den einzelnen Verkaufsartikeln befestigt oder auf die Verkaufsartikel aufgedruckt wird. Das Etikett kann codierte Informationen über den Preis, das Gewicht den Herstellercode oder eine eindeutige Codezahl für die einzelnen Markennamen, Warenartikel und Größen oder beliebige Kombinationen dieser Angaben enthalten. Das Etikett kann runde Form haben, um die Abtastvorrichtung nach r i g. 1 in die ίο Lage zu setzen, es ohne Rücksicht auf die Orientierung in einer Linie, beispielsweise der gestrichelten Linie 1-1, »abzulesen«. Das Etikett weist einen Einleitungs- oder Präambelabschnitt 42', einen Datenabschnitt 44' und einen Endabschnitt 46' auf.F i g. 2a shows a machine-readable label 36 for item identification. Such a label is special suitable for use in supermarkets where the label is attached to the individual sales items or is printed on the sales item. The label can have encoded information about the price that Weight the manufacturer code or a unique code number for the individual brand names, goods items and contain sizes or any combination of these indications. The label can be round in shape have to move the scanning device to r i g. 1 in the ίο position to put it without regard to the orientation "read" in a line, for example the dashed line 1-1. The label has an introductory or Preamble portion 42 ', a data portion 44' and an end portion 46 '.

Der Datenabschnitt 44 kann eine Anzahl von Ziffern enthalten, die in Form von Ringen zweier verschiedener Reflexionsvermögenswerte binär codiert sind. Beispielsweise kann ein schwarzes Ringband eine binäre »1« und ein weißes Ringband eine binäre »0« darstellen. Man kann beliebige zwei Farben mit wesentlich verschiedenen Reflexionsvermögenswerten für die optische Abtastvorrichtung, die für das Ablesen der Etiketten verwendet wird, verwenden. Der Datenabschnitt enthält eine Anzahl von Bändern mit jeweils einer gegebenen Einheitsbreite N, gemessen längs eines beliebigen Durchmessers, z.B. der Linie 1-1. Beispielsweise kann als Einheitsbreite N eines Bandes 1,27 mm gewählt werden. In diesem Fall verkörpert ein schwarzer Ring 50 mit einer Breite von 2,54 mm (d. h.The data portion 44 may contain a number of digits that are binary coded in the form of rings of two different reflectance values. For example, a black ring band can represent a binary "1" and a white ring band a binary "0". Any two colors with substantially different reflectivity values can be used for the optical scanner used to read the labels. The data section contains a number of bands, each of a given unit width N, measured along any diameter, e.g., line 1-1. For example, 1.27 mm can be selected as the unit width N of a band. In this case, a black ring 50 with a width of 2.54 mm (ie

zwei Bänder) zwei benachbarte 1-Bits. Ein weißer Ring 52 mit einer Breite von 1,27mm (d.h. ein Band) verkörpert ein einzelnes O-Bit. Die Abtastvorrichtung überstreicht das Etikett mit einem Punktlichtstrahl. Das reflektierte Licht wird wahrgenommen und in ein elektrisches Signal umgewandelt. Da die Bewegungsgeschwindigkeit des Lichtpunkts bekannt ist, ist die Zeit zwischen Übergängen von Schwarz nach Weiß oder von Weiß nach Schwarz ein Maß für die Breite einer Weiß- oder einer Schwarzfläche sowie für die Anzahl von 1- oder O-Bits, und sie wird von der Abtasteinrichtung beim Decodiervorgang verwertet.two bands) two adjacent 1-bits. A white ring 52 with a width of 1.27mm (i.e. one band) embodies a single O-bit. The scanning device strokes the label with a point beam of light. The reflected light is perceived and turned into a electrical signal converted. Since the speed of movement of the point of light is known, it is time between transitions from black to white or from white to black a measure of the width of a White or black area as well as for the number of 1 or 0 bits, and it is determined by the scanning device utilized during the decoding process.

Der Datenabschnitt kann in Gruppen zu je vier aneinandergrenzenden Bändern unterteilt sein, wobei jede Gruppe eine Dezimalziffer verkörpert. Die Anzahl dieser Gruppen kann beliebig sein. Beispielsweise stellt F i g. 2b einen Datenabschnitt aus fünf Dezimalziffern in binärcodierter Dezimalform, und zwar die Zahl 64626 dar. Die Figur ist der Einfachheit halber mit Balken statt mit Ringen dargestellt. Die Strichelchen 54 und 56 markieren die Grenzen zwischen benachbarten Bitstellen bzw. Dezimalziffernstellen. Es ist möglich, eine solche Datengruppierung zu entwickeln, daß viele benachbarte Bänder von einer Farbe sind. Dies wäre kein Problem für die optische Abtasteinrichtung, wenn die Breite jedes Datenbandes genau eingehalten werden könnte und das Etikett stets einen bekannten festen Abstand von der Ableseeinrichtung hätte.The data section can be divided into groups of four contiguous bands, where each group embodies a decimal digit. There can be any number of these groups. For example, represents F i g. 2b shows a data section made up of five decimal digits in binary-coded decimal form, namely the number 64626 The figure is shown with bars instead of rings for simplicity. The little dashes 54 and 56 mark the boundaries between neighboring bit positions or decimal digits. It is possible to have one to develop data grouping such that many adjacent bands are of one color. This would be no problem for the optical scanning device if the width of each data band is strictly adhered to and the label would always have a known fixed distance from the reading device.

In der Praxis ist jedoch keine der beiden obigen Bedingungen erfüllt. Der Druck ist nicht perfekt. Ferner kann sich das Etikett auf einer ebenen Fläche unmittelbar über dem Schlitz 18 befinden, oder es kann beispielsweise auf dem konkav gewölbten Boden einer Sprühdose angebracht sein. Es muß daher irgendein Taktgabeschema in das Etikett eingebaut sein. Es wurdeIn practice, however, neither of the above two conditions is met. The print is not perfect. Further the label may or may not be on a flat surface immediately above the slot 18 for example, be attached to the concave bottom of a spray can. So it has to be some Timing scheme must be built into the label. It was

(15 gefunden, daß dies dadurch erreicht werden kann, daß man die Anzahl von aufeinenderfolgenden 1- oder O-Bits (d. h. Schwarz- oder Weißbändern) in einer Dezimalziffer beschränkt.(15 found that this can be achieved by the number of consecutive 1 or 0 bits (i.e. black or white bands) in a Decimal digit limited.

table

Dezimalzahldecimal number iilslcllciilslcllc OO 11 22 33 44th 55 66th 77th 88th 99 2^J 2 ^y OO OO OO OO OO 11 11 11 11 ιι BinärBinary 2-'2- ' OO OO 11 11 II. OO OO OO ]] II. darstellungdepiction 2¹ 2 ¹ 11 ]] OO OO II. OO 11 11 OO ÜÜ 2"2 " OO 11 OO 11 OO II. ηη 11 ηη 11

Die Tabelle zeigt ein Codeschema, in dem bei keiner der zehn Dezimalziffern mehr als zwei benachbarte 1 -Bits oder O-Bits vorhanden sind. Es sind daher in zwei benachbarten Dezimalziffern niemals mehr als vier benachbarte Bits des gleichen Wertes vorhanden. Das heißt, ein Übergang von Weiß nach Schwarz oder von Schwarz nach Weiß tritt stets nach nicht mehr als vier Bändern auf. Es wurde gefunden, daß ein Abtastgerät konstruiert werden kann, das mit sämtlichen in vier benachbarten Bändern einer gegebenen Farbe zu erwartenden Aufbautoieranzen einwandfrei arbeitet. Das Gerät kann so eingerichtet werden, daß jedesmal, wenn ein Übergang von Weiß nach Schwarz oder von Schwarz nach Weiß erfolgt, rückgestellt oder die Phase nachgestellt wird.The table shows a code scheme in which none of the ten decimal digits have more than two adjacent ones 1 bits or O bits are available. There are therefore never more than four in two adjacent decimal digits adjacent bits of the same value are present. That is, a transition from white to black or from Black to white always occurs after no more than four bands. It has been found that a scanning device can be constructed to do that with all of the four adjacent bands of a given color Expected build-up works flawlessly. The device can be set up so that every time if there is a transition from white to black or from black to white, reset or the phase is adjusted.

Während an sich ein beliebiger Code, der nicht mehr als η aufeinanderfolgende 1- oder O-Bits (n = 2 im angegebenen Beispiel), für die Einrichtung nach F i g. 1 brauchbar ist, eignet sich der Code nach der Tabelle besonders gut. Er kann leicht in einen Standard-Binärcode mit schaltungstechnischen Mitteln oder mit Hilfe eines Rechenprogramms umgewandelt werden, indem man den folgenden beiden Regeln folgt: Wenn das 2³-Bit eine 0 ist, ergibt sich der Standard-Binärwert durch Subtrahieren des binären Äquivalentes der Dezimalzahl 2 von dem in der Tabelle angegebenen Wert. Wenn das 2³-Bit eine 1 ist, ist das binäre Äquivalent der Dezimalzahl 4 zu subtrahieren.While in itself any code that does not contain more than η consecutive 1 or O bits (n = 2 in the example given), for the device according to FIG. 1 is useful, the code according to the table is particularly suitable. It can easily be converted into a standard binary code by circuitry or with the help of a computer program by following the following two rules: If the 2 ³ bit is a 0, the standard binary value is obtained by subtracting the binary equivalent of the decimal number 2 of the value given in the table. If the 2 ³ bit is a 1, then the binary equivalent of the decimal number is 4 to subtract.

Aus F i g. 2a sieht man, daß dem Datenabschnitt ein Präambelabschnitt 42' vorausgeht und ein Endabschnitt 46' folgt. Der Präambelabschnitl besteht aus einer großen Zahl, beispielsweise mindestens fünf benachbarten Bändern des einen Reflexionsvermögenswertes, die von den Daten durch ein Band des anderen Reflexionsvermögenswertes mit einer Einheitsbreite (Breiteneinheit) getrennt sind. Fig.2a zeigt einen äußeren Schwarzring und einen benachbarten inneren Weißring; jedoch kann man ebenso gut auch die entgegengesetzten Farben wählen. Ein äußerer Ring mit einer Breite von mindestens fünf Einheiten ist vorgesehen, damit die optische Abtasteinrichtung ihn nicht mit Daten verwechselt, die mehr als vier benachbarte Einheiten des gleichen Reflexionsvermögenswertes aufweisen. Da das innere Band mit einer Breite von einer einzigen Einheit den entgegengesetzten Reflexionsvermögenswert hat wie das äußere Band, ist sichergestellt, daß ein Übergang erfolgt und daher der Taktgeber der optischen Abtasteinrichtung rückgestellt wird, so daß er mit der Taktgabe beginnt wenn die Abtastung der anschließenden Daten einsetztFrom Fig. 2a it can be seen that the data section is preceded by a preamble section 42 'and an end section 46 'follows. The preamble section consists of a large number, for example at least five adjacent ones Bands of one reflectivity derived from the data by a band of the other reflectivity are separated by a unit width (unit of width). Fig.2a shows an outer Black ring and an adjacent inner white ring; however, one can just as easily do the opposite Choose colors. An outer ring with a width of at least five units is provided so that the optical scanning device does not confuse it with data that is more than four adjacent units of the have the same reflectivity value. Because the inner band with a width of a single unit has the opposite reflectivity value as the outer tape, it is ensured that a Transition takes place and therefore the clock of the optical scanner is reset so that it the clock starts when the subsequent data is sampled

Der Endabschnitt 46' in F i g. 2a besteht (im Anschluß an das letzte Datenband) aus einem Weißband, einem Schwarzband, emem Weißband und einem Zentrum 58 aus mindestens sieben Schwarzbändern zur Mitte. Das Zentrum 58 muß eine ausreichende Anzahl von Breiteneinheiten (Einheitsbreiten) aufweisen, um sicherzustellen, daß der Abtastpunkt durch das Zentrum läuft während der Behälter und das daran befestigte Etikett an der Abtasteinrichtung in Richtung quer zur Abtastrichtung vorbeilaufen. Es wurde gefunden, daß ein Zentrum aus mindestens sieben Bändern für die Abtasteinrichtung angemessen ist. Das das innere Zentrum des entgegengesetzten Reflexionsvermögenswertes umgebende Band mit der Breite einer einzigen Einheit stellt sicher, daß ein Übergang erfolgt, wenn der Abtastpunkt von den Daten zum Zentrum oder vomThe end portion 46 'in FIG. 2a consists (following the last data band) of a white band, a Black band, a white band and a center 58 of at least seven black bands to the center. The Center 58 must have a sufficient number of units of width (unit widths) to ensure that the scanning point runs through the center while the container and the label attached to it pass the scanning device in the direction transverse to the scanning direction. It was found that a center of at least seven bands is appropriate for the scanner. That the inside Center of the opposite reflectivity value surrounding band with the width of a single Unit ensures that a transition occurs when the sample point is from the data to the center or from the

ίο Zentrum zu den Daten übergeht.ίο Center moves on to the data.

Ein Problem ergibt sich, wenn eine Abtastspur parallel zu einem echten Durchmesser, jedoch außerhalb des Schwarzzentrums liegt. Tatsächlich kann ein Fehler bei der Decodierung entstehen, wenn die Abtastspur in einem gegebenen Abstand bei einem bestimmten Code liegt. Wenn beispielsweise das letzte Informationsband schwarz ist und die Spur durch dieses Band, jedoch nicht durch das nächste Weißband oder durch das Zentrum läuft, so erscheint dieses letzte Schwarzinformationsband als das Zentrum. Der Tatsache, daß die Spur nicht durch das Zentrum läuft, könnte theoretisch dadurch Rechnung getragen werden, daß die Anzahl von festen und variablen Informationsbändern gezählt wird. Dies reicht jedoch nicht aus, um Fehler zu erkennen, da einige Informationsbänder nahe dem Zentrum aufgrund der exzentrischen Lage der Abtastspur soweit gestreckt oder gedehnt erscheinen können, daß scheinbar zusätzliche Datenbänder sich ergeben. Tatsächlich ist es möglich, daß eine solche exzentrische Spur genau wie eine Spur durch das Zentrum eines Etiketts aussieht, das auf eine andere Zahl codiert ist.A problem arises when a scanning track is parallel to a real diameter but outside it of the black center. In fact, a decoding error can occur if the Scan track lies at a given distance at a specific code. For example, if the last Information band is black and the track through this band, but not through the next white band or runs through the center, this last band of black information appears as the center. The fact, that the track does not run through the center could theoretically be taken into account that the number of fixed and variable information bands is counted. However, this is not enough to Errors to be detected as some bands of information close to the center due to the eccentric location of the The scanning track can appear stretched or stretched to such an extent that additional data bands appear result. Indeed, it is possible that such an eccentric trail just like a trail through the Center of a label that is coded to a different number.

Um eine solche fehlerhafte Decodierung zu verhindern, ist nahe dem Zentrum des Etiketts ein festes Muster aus abwechselnden Datenbändern von je einer einzigen Breiteneinheit vorgesehen, so daß ein Fehler in der Taktgebung aufgrund einer exzentrischen Spurlage wahrgenommen und zurückgewiesen werden kann. Dieses Muster kann aus einem Weißband, einem Schwarzband, einem Weißband und dann dem mittleren Schwarzzentrum bestehen. Wie noch beschrieben werden wird, muß, wenn eines der Bänder für die Abtasteinrichtung als Doppelband erscheint, eine exzentrische Ablesung erfolgt sein, so daß dann diese Abtastung zurückgewiesen wird.To prevent such erroneous decoding, a tight one is placed near the center of the label Patterns of alternating data bands of a single width unit each are provided, so that an error in the timing can be perceived and rejected due to an eccentric track position. This pattern can consist of a white band, a black band, a white band and then the middle one Black center exist. As will be described, if any of the tapes for the Scanning device appears as a double band, an eccentric reading must have taken place, so that then this Scan is rejected.

Das in Fig.3 gezeigte System unterzieht die vom Etikett 36 (F i g. 2) abgelesene Information einer Reihe von Gültigkeitskontrollen, um sicherzustellen, daß ein Etikett und nicht der Untergrund auf dem Artikel, an dem das Etikett befestigt ist abgelesen wird und daß die Abtastspur durch oder nahezu durch das Zentrum des Etiketts verläuft Das System enthält außerdem eine Taktschaltung, die durch die vom Etikett 36 abgelesenen Daten synchronisiert wird.The system shown in Figure 3 subjects the dated Label 36 (Fig. 2) read a series of validity checks to ensure that a Label and not the background on the article to which the label is attached is read and that the The system also includes a tracing trace through or nearly through the center of the label Clock circuit which is synchronized by the data read from the label 36.

In F i g. 3 ist der Ausgang des optischen Abtasters 10 (mit der Einrichtung nach F i g. 1 bis einschließlich zum Verstärker 44) an die Eingänge zweier Obergangsdetektoren 60 und 62 angeschlossen. Der Verstärker 44 (F i g. 1) im Abtaster 10 kann beim Abtasten eines Etiketts 36 durch das Lichtbündel 28 ein Signal von z. B. der Form des Signals 64 erzeugen. Das heißt er kann, wenn das Lichtbündel 28 einen Schwarzring erfaßt eine verhältnismäßig hohe Spannung, willkürlich bezeichnet als binäre »1«, und wenn das Lichtbündel 28 einen Weißring erfaßt, eine verhältnismäßig niedrige Spannung, willkürlich bezeichnet als binäre »0«, erzeugen. Der Übergangsdetektor 60, der in beliebiger herkömmlicher Weise ausgebildet sein kann, erzeugtIn Fig. 3 is the output of the optical scanner 10 (with the device of FIG. 1 up to and including the Amplifier 44) connected to the inputs of two transition detectors 60 and 62. The amplifier 44 (Fig. 1) in the scanner 10 when a label 36 is scanned by the light beam 28, a signal of z. B. the shape of the signal 64. That is to say, if the light beam 28 detects a black ring, it can relatively high voltage, arbitrarily designated as a binary "1", and if the light beam 28 is a White ring detected, generate a relatively low voltage, arbitrarily designated as a binary "0". The transition detector 60, which can be configured in any conventional manner, is generated

immer dann einen kurzzeitigen Impuls, wenn ein Übergang von Weiß nach Schwarz auftritt. Der ähnlich aufgebaute Übergangsdetektor 62 erzeugt immer dann einen kurzzeitigen Impuls, wenn ein Übergang von Schwarz nach Weiß auftritt. Die Ausgangssignale der Übergangsdetektoren 60 und 62 gelangen zum Setzeingang (S) bzw. Rücksetzeingang (R) eines ersten Flipflops 66. Die Übergangsdetektoren sind außerdem an ein ODER-Glied 68 angeschlossen, das immer dann einen Impuls erzeugt, wenn ein Übergang von Schwarz nach Weiß oder von Weiß nach Schwarz auftritt.a brief impulse whenever a transition from white to black occurs. The similarly constructed transition detector 62 always generates a brief pulse when a transition from black to white occurs. The output signals of the transition detectors 60 and 62 reach the set input (S) and reset input (R) of a first flip-flop 66. The transition detectors are also connected to an OR gate 68, which always generates a pulse when a transition from black to white or occurs from white to black.

Der 1-Ausgang des Flipflops 66 ist an den Dateneingang eine: umkehrbaren Schieberegisters 70 angeschlossen. Dieses Schieberegister ist in herkömmlicher Weise so ausgebildet, daß bei Empfang eines Schiebeimpulses die Daten in ihm je nach dem Wert eines zu diesem Zeitpunkt zugeleiteten Steuersignals entweder nach links oder nach rechts verschoben werden. Das Schieberegister 70 muß eine ausreichende Kapazität haben, um den gesamten vom Etikett 36 abgelesenen Datenabschnitt sowie bestimmte Informationsbits im Präambel- und im Endabschnitt der Daten aufzunehmen.The 1 output of the flip-flop 66 is a reversible shift register 70 at the data input connected. This shift register is designed in a conventional manner so that upon receipt of a Shift pulse the data in it depending on the value of a control signal supplied at that point in time moved either to the left or to the right. The shift register 70 must have a sufficient Have capacity to hold the entire data section read from the label 36 as well as certain bits of information to be included in the preamble and in the end of the data.

Der 1-Ausgang des Flipflops 66 ist außerdem an UND-Glieder 72 und 74 angeschlossen. Die UND-Glieder 72 und 74 haben je drei Normaleingänge und einen Sperreingang (letzterer angedeutet durch einen Kreis). Ein derartiges Verknüpfungsglied erzeugt ein 1-Ausgangssignal (hohes Ausgangssignal) nur dann, wenn es an seinen drei Normaleingängen je eine »1« und an seinem Sperreingang eine »0« (Niedrigsignal) empfängt. Das UND-Glied 7? empfängt an seinen drei Normaleingängen ein Abtast- oder Auswertesignai (STROBE), ein Registerausgangssignal und ein Steuersignal sowie an seinem Sperreingang ein Signal vom Flipflop 66. Das UND-Glied 74 empfängt an seinen drei Normaleingängen ein Signal STROBE (Abtast- oder Auswertesignal), ein Signal vom Flipflop 66 und ein Steuersignal sowie an seinem Sperreingang ein Ausgangssignal vom Register.The 1 output of flip-flop 66 is also connected to AND gates 72 and 74. The AND terms 72 and 74 each have three normal inputs and one blocking input (the latter indicated by a circle). Such a logic element generates a 1 output signal (high output signal) only when it is receives a "1" at each of its three normal inputs and a "0" (low signal) at its blocking input. The AND element 7? receives at its three normal entrances a sampling or evaluation signal (STROBE), a register output signal and a control signal as well as on its blocking input receives a signal from the flip-flop 66. The AND gate 74 receives at its three normal inputs a signal STROBE (sampling or evaluation signal), a signal from flip-flop 66 and a control signal as well as on its blocking input receives an output signal from the register.

Die ersten verschiedenen Bitstellen im Schieberegister 70 sind mit bestimmten UND-Gliedern und anderen Elementen verdrahtet, um Gruppen von Informationsbits Gültigkeitskontrollen zu unterziehen. Beispielsweise sind die ersten sechs Bitstellen des Schieberegisters 70 an ein UND-Glied 78 angeschlossen. Die Bitstelle 1 ist an einen Sperreingang des UND-Gliedes 78 angeschlossen. Die übrigen Stellen sind an Normaleingänge angeschlossen. Der Zweck dieses UND-Gliedes ist es, auch die Präambel eines Etiketts zu prüfen, die, wie bereits erwähnt, aus mindestens fünf 1 -Bits (5 Schwarzbändern) mit einem anschließenden O-Bit (Weißband) besteht.The first different bit positions in shift register 70 are with certain AND gates and others Elements wired to validate groups of information bits. For example the first six bit positions of the shift register 70 are connected to an AND gate 78. The bit position 1 is connected to a blocking input of the AND gate 78. The other places are at normal inputs connected. The purpose of this AND gate is to also check the preamble of a label, which, As already mentioned, from at least five 1-bits (5 black bands) with a subsequent O-bit (White ribbon) exists.

Die ersten vier Bitstellen des Schieberegisters 70 sind auf die Eingänge eines 4 :16-Codierers 80 geschaltet. Dabei handelt es sich um einen Standardcodierer, der einen 4-Bit-Code in einen l-aus-16-Code (einer der sechzehn Ausgänge hoch, die übrigen fünfzehn niedrig) umwandelt Die zehn Ausgänge des Codierers 80, die den zehn zulässigen der sechzehn möglichen vier Bit-Kombinationen gemäß Tabelle 1 entsprechen, sind an die zehn Eingänge eines ODER-Gliedes 82 angeschlossen. Das ODER-Glied 82 ist an einen Sperreingang eines UND-Gliedes 84 angeschlossen.The first four bit positions of the shift register 70 are connected to the inputs of a 4:16 encoder 80. This is a standard encoder that converts a 4-bit code into a 1-of-16 code (one of the sixteen outputs high, the remaining fifteen low) converts the ten outputs of encoder 80 to the correspond to the ten permissible of the sixteen possible four bit combinations according to Table 1 connected to the ten inputs of an OR gate 82. The OR gate 82 is at one Blocking input of an AND gate 84 connected.

Die ersten vier Bitstellen des Schieberegisters 70 sind ferner an ein Schaltwerk 86 angeschlossen, das aktiviert wird, wenn der Endabschnitt 46' einschließlich des ersten Schwarzbandes des Zentrums 58, d.h. 0101, in den Bitstellen 4, 3, 2 bzw. 1 des Schieberegisters 70 ansteht.The first four bit positions of the shift register 70 are also connected to a switching mechanism 86, which is activated when the end portion 46 'including the first black band of the center 58, i.e. 0101, in the bit positions 4, 3, 2 and 1, respectively, of the shift register 70 pending.

Das ODER-Glied 68 ist ausgangsseitig an einen der Eingänge eines UND-Gliedes 88 und an eine Verzögerungsstufe 89 mit einer Verzögerung von 500 Nanose^s künden angeschlossen. Die Verzögerungsstufe ist ein monostabiler Multivibrator (Monoflop). Im vorliegenden Fall erzeugt die Verzögerungsstufe normalerweise eine »0« (niedrig^ an ihrem (^-Ausgang und eine »1« (hoch) an ihrem (^-Ausgang. Kurz nach Empfang eines Impulses vom ODER-Glied 68 erzeugt die Verzögerungsstufe an ihrem Q-Ausgang eine »1« (hoch), und diese »1« bleibt für die Dauer des Verzögerungsintervalls, im vorliegenden Fall 500 Nanosekunden, erhalten. Das Verzögerungsintervall ist so bemessen, daß esThe OR gate 68 has its output side connected ^s herald one of the inputs of an AND gate 88 and to a delay stage 89 with a delay of 500 Nanose. The delay stage is a monostable multivibrator (monoflop). In the present case, the delay stage normally generates a “0” (low ^ at its (^ output and a “1” (high) at its (^ output). Shortly after receiving a pulse from the OR gate 68, the delay stage generates its Q output a “1” (high), and this “1” is retained for the duration of the delay interval, in the present case 500 nanoseconds

■5 kürzer ist als diejenige Zeit, die das Lichtbündel 28 (Fig. 1) benötigt, um über ein Band des Etiketts 36 zu laufen.■ 5 is shorter than the time that the light beam 28 (Fig. 1) is required to run over a tape of the label 36.

Im Betrieb wird das UND-Glied 88 bei Empfang eines Impulses voraktiviert; jedoch ist zu dem Zeitpunkt, da die Verzögerungsstufe auf »1« schaltet oder kippt, der Impuls beendet, so daß das UND-Glied 88 nicht aktiviert wird. Wenn dagegen innerhalb 500 Nanosekunden zwei aufeinanderfolgende Übergänge auftreten, tritt der zweite dem Eingang 88a zugeleitete Impuls zu einer Zeit auf, wo der Eingang 886 hoch (hochpegelig) ist, so daß das UND-Glied 88 aktiviert und dadurch das Schaltwerk oder die Verknüpfungsschaltung nach Fig.3 rückgestellt wird, wie noch beschrieben wird. Dieser zweite Impuls wird, wenn er in weniger als 500 Nanosekunden auftritt, als ein Störimpuls interpretiert. Wenn der zweite Übergang mehr als 500 Nanosekunden nach dem ersten auftritt, bleibt das UND-Glied 88 gesperrt. Zwar wird der Eingang 88a zu diesem Zeitpunkt hoch, jedoch ist das Verzögerungs-Monoflop in seinen ursprünglichen Zustand zurückgekippt, so daß der Eingang 886 niedrig ist.In operation, the AND gate 88 is preactivated when a pulse is received; however, at the time is there the delay stage switches to "1" or tilts, the pulse ends, so that the AND gate 88 does not is activated. If, on the other hand, two successive transitions occur within 500 nanoseconds, the second pulse applied to input 88a occurs at a time when input 886 is high (high level) is, so that the AND gate 88 is activated and thereby the switching mechanism or the logic circuit after Fig. 3 is reset, as will be described. This second pulse will if it is in less than 500 Nanosecond occurs, interpreted as a glitch. If the second transition is more than 500 nanoseconds after the first occurs, the AND gate 88 remains blocked. It is true that the entrance 88a becomes this Time high, but the delay monoflop has flipped back to its original state, so that input 886 is low.

Der Ausgang des ODER-Gliedes 68 ist ferner an einen Eingang eines ODER-Gliedes 90 einer Taktschaltung 91 angeschlossen. Das Ausgangssignal des ODER-Gliedes 90 gelangt zu einem Monoflop 92 und zu einem Verzögerungsglied 94 mit einer Verzögerung von 100 Nanosekunden. Der Ausgang des Monoflops 92 ist an ein Verzögerungsglied 93 mit einer Verzögerung von 900 Nanosekunden und an ein Verzögerungs-Monoflop 95 mit einer Verzögerung von 400 Nanosekunden angeschlossen. Die Verzögerung von 900 Nanosekunden ist im Hinblick auf die Geschwindigkeit, mit welcher das Lichtbündel 28 (Fig. 1) das Etikett 36 abtastet, so gewählt, daß sie etwas langer ist als diejenige Zeit, die das Lichtbündel braucht, um längs einer Mittellinie 1 (F i g. 2) die Strecke eines Bandes zu überstreichen. Die Verzögerung von 400 Nanosekunden ist aus Gründen, die bei der Beschreibung der Wirkungsweise der Schaltungsanordnung deutlich werden, so bemessen, daß sie der Differenz zwischen den Verzögerungen des Verzögerungsgliedes 93 und des Verzögerungs-Monoflops 89 entspricht Der Ausgang des Verzögerungsgliedes 93 und der Q-Ausgang des Verzögerungs-Monoflops 95 sind je an einen Eingang eines UND-Gliedes 96 angeschlossen. Der Ausgang des UND-Gliedes 96 ist auf den zweiten Eingang des ODER-Gliedes 90 zurückgeschaltet Das Ausgangssigna] des Verzögerungsgliedes 94 ist ein Taktsignal (CLOCK). Das Signal CLOCK gelangt zu einem Verzögerungsglied 98 mit einer Verzögerung von 150 Nanosekunden. Das Ausgangssignal dieses Verzögerungsgliedes ist ein Signal STROBE. Die Verzögerungsglieder 93,94 und 98 enthalten jeweils, wie üblich, die erforderlichenThe output of the OR gate 68 is also connected to an input of an OR gate 90 of a clock circuit 91 connected. The output signal of the OR gate 90 reaches a monoflop 92 and a delay element 94 with a delay of 100 nanoseconds. The output of the monoflop 92 is to a delay element 93 with a delay of 900 nanoseconds and to a delay monoflop 95 connected with a delay of 400 nanoseconds. The delay of 900 nanoseconds is with regard to the speed at which the light beam 28 (Fig. 1) scans the label 36, so chosen that it is a little longer than the time that the light beam needs to sweep the stretch of a band along a center line 1 (FIG. 2). the Delay of 400 nanoseconds is for reasons that are included in the description of the operation of the Circuit arrangement are clearly dimensioned so that they are the difference between the delays of the The delay element 93 and the delay monoflop 89 corresponds to the output of the delay element 93 and the Q output of the delay monoflop 95 are each connected to an input of an AND element 96. The output of AND gate 96 is switched back to the second input of the OR gate 90. The output signal] of the delay element 94 is a clock signal (CLOCK). The CLOCK signal arrives at a delay element 98 a delay of 150 nanoseconds. The output signal of this delay element is a Signal STROBE. The delay elements 93, 94 and 98 each contain, as usual, the required

Zuformungs- und Verstärkerschaltungen, so daß sie Signale von solcher Spannung, Leistung und Form aussenden, wie sie für die Schaltglieder oder Schaltwerke, denen sie zugeleitet sind, gebraucht werden. Das Signal CLOCK gelangt zum Schieberegister 70, wo es die Bits in diesem Schieberegister voranschiebt, sowie zum ^-Eingang eines Zählers 100, dessen Zählwert durch jedes Signal CLOCK um 1 verändert wird.Shaping and amplifying circuits so that they can generate signals of such voltage, power and shape send out as they are needed for the switching elements or switching mechanisms to which they are sent. The Signal CLOCK goes to shift register 70 where it advances the bits in that shift register as well to the ^ input of a counter 100, the count value of which is changed by 1 by each CLOCK signal.

Die Taktschaltung 91 erzeugt bei Empfang jedes Impulses vom ODER-Glied 68 einen CLOCK-Impuls und einen STROBE-Impuls. Die Taktschaltung erzeugt somit diese Impulse jedesmal, wenn ein Übergang von Schwarz nach Weiß oder von Weiß nach Schwarz auftritt. Zwischen Übergängen treten CLOCK- und STROBE-Impuise wegen des Einflusses des Verzögerungsgliedes 93 alle 900 Nanosekunden auf. Wie bereits im Zusammenhang mit Fig.2 erwähnt, ist bei der Abtastung eines Etiketts das Bandmuster so beschaffen, daß die Taktschaltung 91 mindestens alle 4 Bänder mit einem vom Etikett abgelesenen Übergang synchronisiert wird.The clock circuit 91 generates a CLOCK pulse upon receipt of each pulse from the OR gate 68 and a STROBE pulse. The clock circuit thus generates these pulses every time there is a transition from Occurs black to white or from white to black. CLOCK and STROBE pulses due to the influence of the delay element 93 every 900 nanoseconds. As already Mentioned in connection with Fig. 2, when a label is scanned, the tape pattern is designed in such a way that that the clock circuit 91 synchronizes at least every 4 bands with a tag read transition will.

Das Signal STROBE gelangt zu jedem der UND-Glieder 72, 74, 78, 84 und einem UND-Glied im Schaltwerk 86.The signal STROBE reaches each of the AND gates 72, 74, 78, 84 and an AND gate in Rear derailleur 86.

Der Zähler 100, dem das Signal CLOCK zugeführt ist, ist ein herkömmlicher Binärzähler, der unter Steuerung durch ein entsprechendes Steuersignal entweder nach oben oder nach unten zählt. Der Zähler ist an zwei Codierer 101 und 102 angeschlossen. Der Codierer 101 erzeugt immer dann einen Impuls CTAn, wenn der Zählwert des Zählers ein ganzzahliges Vielfaches der dezimalen 4 ist. Der Codierer 102 erzeugt immer dann ein Signal CT24, wenn der Zählwert des Zählers 24 ist. Diese Zahl ist gleich der Anzahl von Datenbändern \Z Ziffern, 4 Bänder pro Ziffer) plus den ersten vier Bändern des Endabschnitts 46' des Etiketts 36. Ein Austragssignal CO erscheint, nachdem der Zähler den Zählwert 0 erreicht hat und anschließend einen weiteren Erniedrigungsimpuls empfängt.The counter 100, to which the signal CLOCK is fed, is a conventional binary counter which, under the control of a corresponding control signal, counts either up or down. The counter is connected to two encoders 101 and 102. The encoder 101 generates a pulse CTAn whenever the count value of the counter is an integer multiple of the decimal 4. The encoder 102 generates a signal CT24 whenever the count value of the counter is 24. This number is equal to the number of data bands (Z digits, 4 bands per digit) plus the first four bands of the end section 46 'of the label 36. A discharge signal CO appears after the counter has reached the count value 0 and then receives a further decrease pulse.

Das Signal CTAn bildet ein Eingangssignal des UND-Gliedes 84. Das Signal CT24 gelangt zum Schaltwerk 86 und zu UND-Gliedern 113 und 104, wobei letzteres an den S-Eingang eines Flipflops 105 angeschlossen ist. Der 1-Ausgang des Flipflops 105 ist an den Zähler 100 angeschaltet, um die Zählrichtung, d. h. nach oben oder unten, des Zählers zu steuern. Der !-Ausgang des Flipflops 105 ist ferner an das Schieberegister 70 angeschaltet, um die Richtung der Verschiebung des Registerinhalts unter Steuerung durch Schiebeimpulse, d.h. nach links oder rechts, zu steuern. Wenn das Flipflop 105 rückgesetzt ist, verschiebt das Schieberegister nach rechts und zählt der Zähler nach oben. Wenn das Flipflop 105 gesetzt ist, verschiebt das Schieberegister nach links und zählt der Zähler nach unten. Schließlich ist der 1-Ausgang des Flipflops 105 an jedes der UND-Glieder 72 und 74 angeschlossen, um diese UND-Glieder zu sperren, wenn das Schieberegister nach rechts verschiebtThe signal CTAn forms an input signal of the AND element 84. The signal CT24 reaches the switching mechanism 86 and to AND elements 113 and 104, the latter being connected to the S input of a flip-flop 105. The 1 output of the flip-flop 105 is connected to the counter 100 in order to control the counting direction, ie up or down, of the counter. The! Output of the flip-flop 105 is also connected to the shift register 70 in order to control the direction of the shifting of the register contents under the control of shift pulses, ie to the left or to the right. When the flip-flop 105 is reset, the shift register shifts to the right and the counter counts up. When flip-flop 105 is set, the shift register shifts left and the counter counts down. Finally, the 1 output of flip-flop 105 is connected to each of AND gates 72 and 74 in order to disable these AND gates when the shift register shifts to the right

Der 0-Ausgang des Flipflops 105 ist an das UND-Glied 84 angeschlossen, um dieses zu sperren, wenn der Zähler nach unten zählt Die Signale CO und CT24 gelangen zu den Eingängen eines ODER-Gliedes 106. Das Ausgangssignal dieses ODER-Gliedes und das Signal STROBE sind einem UND-Glied 108 zugeführt, dessen Ausgang an den S-Eingang eines Flipflops 110 angeschlossen ist Der 0-Ausgang der Flipflops 110 ist an das UND-Glied 96 angeschlossen, um zu verhindern, daß dieses UND-Glied aktiviert wird, wenn das Flipflop 110 gesetzt ist. Ein Übergangsimpuls vom ODER-Glied 68 gelangt zum Ä-Eingang des Flipflops 110, so daß dieses rückgesetzt wird.The 0 output of the flip-flop 105 is connected to the AND gate 84 in order to block it, when the counter counts down The signals CO and CT24 reach the inputs of an OR element 106. The output signal of this OR element and the signal STROBE are fed to an AND element 108, whose output is connected to the S input of a flip-flop 110. The 0 output of the flip-flop 110 is connected to the AND gate 96 in order to prevent that this AND gate is activated when the flip-flop 110 is set. A transition pulse from the OR gate 68 reaches the λ input of flip-flop 110, so that it is reset.

Der 1-Ausgang des Flipflops 110 ist an ein MonoflopThe 1 output of flip-flop 110 is a monoflop

> 111 angeschlossen, das immer dann einen kurzdauernden Impuls erzeugt, wenn das Flipflop gesetzt wird. Ferner ist der !-Ausgang des Flipflops 110 an einen Eingang eines UND-Gliedes 112 angeschlossen. Das Ausgangssignal des Monoflops gelangt zu einem> 111 connected, which is always a short-term one Pulse generated when the flip-flop is set. Furthermore, the! Output of the flip-flop 110 is connected to a Input of an AND gate 112 connected. The output signal of the monoflop arrives at a

in UND-Glied 113 und einem UND-Glied 114. Die Signale CT24 bzw. CO sind dem anderen Eingang dieser UND-Glieder zugeführt. Die Ausgangssignale der UND-Glieder 113 und 114 gelangen zu einem Verzögerungs-ΜοηοΠορ 116 bzw. einem Verzögern rungs-Monoflopll8.in AND gate 113 and an AND gate 114. The signals CT24 and CO are fed to the other input of these AND gates. The output signals of the AND gates 113 and 114 arrive at a delay ΜοηοΠορ 116 or a delay rungs monoflop 8.

Das Verzögerungs-Monoflop 116 erzeugt an seinem (^-Ausgang normalerweise eine »0« und bei Empfang einer »I« vom UND-Glied 113 eine »1« für die Dauer von 6,0 Mikrosekunden. Das UND-Glied 113 erzeugt eine »1«, wenn das Monoflop 111 einen Impuls zu einem Zeitpunkt aussendet, wo der Zähler 100 den Zählwert 24 hat (CT24 = 1). Dies geschieht, wenn das Lichtbündel 28 den Zentrumteil des Etiketts 36 erreicht. Wenn das Lichtbündel durch oder nahezu durch die Mitte des Etiketts (d.h. in der Nähe der Linie 1-1, Fig.2a) läuft, tritt während der Zeit, wo das Verzögerungs-Monoflop 116 gesetzt ist, kein Übergang auf. Falls ein Übergang auftritt, wird eine Fehlerschaltung getriggert, wie noch beschrieben wird.The delay monoflop 116 normally generates a "0" at its (^ output and when received an "I" from the AND gate 113 a "1" for a period of 6.0 microseconds. The AND gate 113 generates a "1" if the monoflop 111 sends out a pulse at a point in time when the counter 100 has the count value 24 has (CT24 = 1). This happens when the light beam 28 reaches the center portion of the label 36. When the light beam passes through or nearly through the center of the Label (i.e. near the line 1-1, Fig.2a) occurs during the time when the delay monoflop 116 is set, no transition occurs. If a transition occurs, an error circuit is triggered as before is described.

Das Verzögerungs-Monoflop 118 erzeugt an seinem (^-Ausgang normalerweise eine »0« und bei Empfang einer »1« vom UND-Glied 114 eine »1« für eine Dauer von 3,2 Mikrosekunden. Das UND-Glied wird bei Empfang des Ausgangssignals des Monoflops 111, wenn CO= 1, aktiviert. Das Signal CO= 1 erscheint, wenn der Zähler vom Zählwert 0 auf den Zählwert — 1 übergeht, was dann geschieht, wenn das Lichtbündel 28 über ein Etikett gelaufen ist und den breiten äußeren Schwarzring erreicht hat. Wie in Verbindung mit dem Verzögerungs-Monoflop 116 erwähnt, sollte kein Übergang für 3,2 Mikrosekunden erscheinen.The delay monoflop 118 normally generates a "0" at its (^ output and when received a "1" from the AND gate 114 a "1" for a period of time of 3.2 microseconds. The AND gate is on receipt of the output signal of the monoflop 111, if CO = 1, activated. The signal CO = 1 appears when the counter changes from count value 0 to count value - 1, what happens when the light beam 28 has run over a label and the wide outer black ring has reached. As mentioned in connection with the delay monoflop 116, no Transition appear for 3.2 microseconds.

Das 1-Ausgangssignal am (^-Ausgang des Verzögerungs-Monoflops 116 und das Ausgangssignal am (^-Ausgang des Verzögerungs-Monoflops 118 gelangen zu einem ODER-Glied 119. Die Ausgangssignale der ODER-Glieder Π9 und 68 sind einem UND-Glied 120 zugeführt. Der (^-Ausgang des Verzögerungs-Monoflops 118 ist an ein Monoflop 121 angeschlossen, das immer dann einen kurzdauernden Impuls erzeugt, wenn das Verzögerungs-Monoflop in seinen stabilen Zustand zurückkippt (am Ende des Verzögerungsintervalls von 3,2 Mikrosekunden). Das Ausgangssignal des Monoflops 121 bildet das zweite Eingangssignal des UND-Gliedes HZ Das mit VALID READ (»gültige Lesung«) bezeichnete Ausgangssignal des UND-Gliedes 112 wird einer Steuerschaltung 130 zugeleitet Die Ausgangssignale der UND-Glieder 72,74,84,88,112 und 120 sind Eingängen eines ODER-Gliedes 122 zugeführt das an den Ä-Eingang des Flipflops 79 angeschlossen ist Der 0-Ausgang des Flipflops 79 ist an den Rücksetzeingang des Flipflops 105 und des Zählers 100 angeschlossen. Der Zähler zählt nicht, während das Flipflop rückgesetzt ist
Bei der nachstehenden Beschreibung der Wirkungsweise der Schaltungsanordnung nach Fig.3 wird folgendes vorausgesetzt: Es wird vorausgesetzt, daß bei den einzelnen Schaltgliedern oder Schaltungsstufen die Signale jeweils links oder oben einlaufen und rechtsThe 1 output signal at the (^ output of the delay monoflop 116 and the output signal at the (^ output of the delay monoflop 118 go to an OR gate 119. The output signals of the OR gates Π9 and 68 are an AND gate 120 The (^ output of the delay monostable multivibrator 118 is connected to a monostable multivibrator 121, which generates a brief pulse whenever the delay monostable multivibrator flips back into its stable state (at the end of the delay interval of 3.2 microseconds) The output signal of the monoflop 121 forms the second input signal of the AND element HZ. The output signal of the AND element 112, labeled VALID READ, is fed to a control circuit 130 The inputs of an OR gate 122 are supplied which is connected to the λ input of the flip-flop 79. The 0 output of the flip-flop 79 is connected to the reset input of the flip-flop 105 and the counter 100 lose. The counter does not count while the flip-flop is reset
In the following description of the mode of operation of the circuit arrangement according to FIG. 3, the following is assumed: It is assumed that the signals in the individual switching elements or circuit stages come in on the left or on the top and on the right

oder unten auslaufen. Ausnahmen sind durch Pfeile kenntlichgemacht. Ein relativ hochvoltiges Signal, auch eine »1« genannt, entspricht der Abtastung eines Schwarzbandes des Etiketts 36, während ein relativ niedervoltiges Signal, auch eine »0« genannt, der Abtastung eines Weißbandes des Etiketts entspricht. Ein ODER-Glied erzeugt ein hohes Ausgangssignal (1), wenn eines oder mehrere seiner Eingangssignale hoch sind. Ein UND-Glied erzeugt ein hohes Ausgangssignal (1), wenn alle seine Eingangssignale hoch (1) sind. Ein niedriges Signal an einem mit einem kleinen Kreis markierten Eingang eines UND-Gliedes oder eines ODER-Gliedes bedeutet, daß dieses Signal innerhalb des betreffenden ODER- oder UND-Gliedes als hohes Signal wirkt. Flipflops werden durch hohe Signale gesetzt und rückgesetzt. Wenn ein Flipflop gesetzt ist, erzeugt es an seinem i-Ausgang ein hohes und an seinem O-Ausgang ein niedriges Signal.or expire below. Exceptions are indicated by arrows. A relatively high voltage signal, too a "1" called corresponds to the scanning of a black band of the label 36, while a relative Low-voltage signal, also known as a "0", corresponds to the scanning of a white tape on the label. A OR gate produces a high output (1) when one or more of its inputs are high are. An AND gate produces a high output (1) when all of its inputs are high (1). A Low signal at an input of an AND gate or an input marked with a small circle OR gate means that this signal within the relevant OR or AND gate as a high Signal works. Flip-flops are set and reset by high signals. When a flip-flop is set, it generates a high signal at its i output and a low signal at its 0 output.

Bei der Beschreibung der Wirkungsweise der Schaltungsanordnung nach F i g, 3 ist vorausgesetzt, daß die Flipflops 79,105 und 110 anfänglich rückgesetzt sind und daß der Zähler 100 den Zählwert 0 hat. Wenn dann der optische Abtaster 10 über einen Artikel 16 (F i g. 1) tastet, sendet der Verstärker 44 eine Folge von abwechselnden hochvoltigen und niedervoltigen Signalen, entsprechend den Farbänclerungen bei der Abtastung des Artikels durch das Lichtbündel 28. Diese Farbänderungen können sich dadurch ergeben, daß der Lichtstrahl über Bilder, Zeichen oder Textmaterial auf einem Behälter tastet oder daß v.r ein Etikett 36 abtastet. Die Übergangsdetektoren 60 und 62 erzeugen daher laufend, jedoch aperiodisch Impulse, die Änderungen von relativ dunklen zu relativ hellen Bereichen auf dem Behälter entsprechen. Ein Impuls vom einen oder anderen dieser Detektoren aki.iviert das ODER-Glied 68 und das ODER-Glied 90, so daß das Monoflop 92 und das Verzögerungsglied 94 getriggert werden. Der bei Empfang eines Impulses vom ODER-Glied 90 vom Monoflop 92 erzeugte Impuls gelangt in das Verzögerungsglied 93 (Verzögerungsleitung) und setzt das Verzögerungs-Monoflop 95. Während des Zeitintervalls (400 Nanosekunden), wo das Verzögerungs-Monoflop 95 gesetzt ist, sperrt das niedrig;e ^-Ausgangssignal das UND-Glied 96. 900 Nanosekunden nach dem Eintreten des Impulses vom Monoflop 42 in das Verzögerungsglied 93 erreicht der Impuls dessen Ausgang (das ferne Ende der Verzögerungsleitung). Wenn das Verzögerungs-Monoflop 95 zu diesem Zeitpunkt nicht gesetzt ist, werden das UND-Glied 96 aktiviert, das ODER-Glied 90 aktiviert, das Monoflop 92 getriggert, und der Zyklus wiederholt sich. Es sei jetzt angenommen, daß ein Übergang zum Zeitpunkt ίο und ein zweiter Übergang zum Zeitpunkt t\ auftritt, wobei t\ ein beliebiger Zeitpunkt zwischen fo + 500 Nanosekunden und ta + 900 Nanosekunden ist. Dann tritt (wenn man die Verzögerungen des ODER-Gliedes 90 und des Monoflops 92 außer Betracht läßt) ein Impuls in das Verzögerungsglied 93 ein, wodurch das Verzögerungs-Monoflop 95 gesetzt und das UND-Glied 96 gesperrt wird. Zum Zeitpunkt fo+400 Nanosekunden kippt das Verzögerungs-Monoflop zurück und wird das UND-Glied 96 erneut voraktiviert Sodann läuft zum Zeitpunkt f] ein zweiter Impuls in das Verzögerungsglied 93 ein und setzt das Veraögerungs-Monoflop 95, wodurch das UND-Glied 96 für eine Dauer von 400 Nanosekunden wieder gesperrt wird. Zum Zeitpunkt Ib+900 Nanosekunden, wenn der erste Impuls, d.h. derjenige Impuls, der zum Zeitpunkt to in das Verzögerungsglied eingelaufen ist, dessen Ausgang erreicht, ist daher das UND-Glied 96 gesperrt. Dies ist erwünscht, da Impulse vom UND-Glied 96 nur dann erwünscht sind, wenn während der letzten 900 Nanosekunden kein tatsächlicher Übergang aufgetreten ist. In dem hier betrachteten Beispielsfall ist dagegen ein Impuls zum Zeitpunkt fi, der innerhalb 900 Nanosekunden nach dem zum Zeitpunkt ίο aufgetretenen Impuls liegt, aufgetreten, so daß kein Impuls vom UND-GliedIg In describing the operation of the circuit arrangement according to F, 3 it is assumed that the flip-flops 79, 105 and 1 10 is initially reset, and that the counter 100 has the counted value 0th When the optical scanner 10 then scans over an article 16 (FIG. 1), the amplifier 44 sends a sequence of alternating high-voltage and low-voltage signals, corresponding to the color changes when the article is scanned by the light beam 28. These color changes can result from this result that the light beam scans over images, characters or text material on a container or that vr scans a label 36. The transition detectors 60 and 62 therefore continuously, but aperiodically, generate pulses which correspond to changes from relatively dark to relatively light areas on the container. A pulse from one or the other of these detectors activates the OR element 68 and the OR element 90, so that the monoflop 92 and the delay element 94 are triggered. The pulse generated by the monoflop 92 when a pulse is received from the OR gate 90 goes into the delay element 93 (delay line) and sets the delay monoflop 95. This blocks during the time interval (400 nanoseconds) where the delay monoflop 95 is set low; e ^ output signal the AND gate 96. 900 nanoseconds after the entry of the pulse from the monoflop 42 in the delay element 93, the pulse reaches its output (the far end of the delay line). If the delay monoflop 95 is not set at this point in time, the AND gate 96 is activated, the OR gate 90 is activated, the monoflop 92 is triggered, and the cycle is repeated. It is now assumed that a transition occurs at time ίο and a second transition occurs at time t \ , where t \ is any time between fo + 500 nanoseconds and ta + 900 nanoseconds. Then (if the delays of the OR element 90 and the monostable multivibrator 92 are disregarded) a pulse enters the delay element 93, as a result of which the delay monoflop 95 is set and the AND element 96 is blocked. At the time fo + 400 nanoseconds, the delay monoflop flips back and the AND element 96 is preactivated again blocked again for a period of 400 nanoseconds. At time Ib + 900 nanoseconds, when the first pulse, that is to say the pulse that entered the delay element at time to , reaches its output, AND element 96 is therefore blocked. This is desirable because pulses from AND gate 96 are only desirable if no actual transition has occurred during the past 900 nanoseconds. In the example case considered here, on the other hand, a pulse occurred at time fi, which is within 900 nanoseconds after the pulse that occurred at time ίο , so that no pulse from the AND element

ίο 96 erwünscht ist.ίο 96 is desired.

Wie erinnerlich, wird, wenn innerhalb 500 Nanosekunden nach dem Zeitpunkt ίο ein zweiter Impuls auftritt, das UND-Glied 88 aktiviert, wodurch das System rückgestellt wird.As you can remember, if there is a second pulse within 500 nanoseconds after the point in time ίο occurs, the AND gate 88 is activated, whereby the system is reset.

Da das Verzögerungsglied 93 über das UND-Glied 96 auf das ODER-Glied 90 rückgekoppelt ist, ist sichergestellt, daß ein impuls vom ODER-Glied 90 mindestens alle 900 Nanosekunden auftritt, gleichgültig ob vom Übergangsdetektor 60 oder vom Übergangsdetektor 62 ein Übergangssignal empfangen wird oder nicht, vorausgesetzt, daß das UND-Glied 96 durch das Flipflop 110 und das Verzögerungs-Monoflop 95 voraktiviert ist. Wie erinnerlich entsprechen die 900 Nanosekunden der maximalen Zeit, die das Lichtbündel bzw. der Abtaststrahl 28 (Fig. 1) braucht, um über ein Band des Etiketts 36 zu laufen. Nach einer kurzen Verzögerung von 100 Nanosekunden erzeugt das Verzögerungsglied 94 einen CLOCK-Impuls. Aufgrund der kurzen Verzögerung kann das Signal vom optischenSince the delay element 93 is fed back to the OR element 90 via the AND element 96, it is ensured that a pulse from the OR element 90 occurs at least every 900 nanoseconds, regardless of whether a transition signal is received from the transition detector 60 or from the transition detector 62 not, provided that the AND gate 96 is preactivated by the flip-flop 110 and the delay one-shot 95. As can be remembered, the 900 nanoseconds correspond to the maximum time that the light bundle or the scanning beam 28 (FIG. 1) needs to run over a strip of the label 36. After a short delay of 100 nanoseconds, the delay element 94 generates a CLOCK pulse. Due to the short delay, the signal from the optical

ic Abtaster 10 sich stabilisieren, bevor auf es eingewirkt wird. Der CLOCK-Impuls bewirkt eine Rechtsverschiebung der Daten im Schieberegister 70 und die Eingabe eines neuen Informationsbits vom Daten-Flipflop 66. Dieses Flipflop ist, je nachdem, welcher deric pickup 10 stabilize before acting on it. The CLOCK pulse causes the data in the shift register 70 to be shifted to the right and a new information bit to be entered from the data flip-flop 66. This flip-flop is, whichever is the

is Übergangsdetektoren 60 oder 62 zuletzt einen Impuls erzeugt hat, entweder gesetzt oder rückgesetzt. Das heißt, wenn das Flipflop 66 gesetzt ist, so zeigt dies an, daß vom Abtaster 10 ein schwarzes oder verhältnismäßig dunkles Signal empfangen wird, und wenn dasis transition detectors 60 or 62 last a pulse generated, either set or reset. That is, when flip-flop 66 is set, this indicates that a black or relatively dark signal is received by the scanner 10, and if that

4G Flipflop rückgesetzt ist, so zeigt dies an, daß vom Abtaster 10 ein verhältnismäßig helles oder weißes Signal empfangen wird.4G flip-flop is reset, this indicates that from Scanner 10 a relatively bright or white signal is received.

Die Daten werden bei ihrem Einlaufen in das Schieberegister 70 vom UND-Glied 78 laufend überwacht. Dieses UND-Glied wird vom Signal STROBE jeweils kurze Zeit (150 Nanosekunden), nachdem ein CLOCK-Impuls Daten in das Schieberegister 70 vorgeschoben hat, abgetastet. Immer wenn die ersten sechs Bits im Schieberegister 70 Daten enthalten, die fünf Schwarzbändern und einem anschließenden Weißband entsprechen (d. h. die Schieberegisterstellen 2 bis 6 Einsen und die Schieberegisterstelle 1 eine Null enthalten), wird angenommen, daß der Abtaster über den Präambelabschnitt 42' des Etiketts 36 getastet hat.The data is continuously monitored by the AND gate 78 as it enters the shift register 70. This AND element is activated by the STROBE signal for a short time (150 nanoseconds) after a CLOCK pulse has advanced data into shift register 70 is sampled. Whenever the first six bits in shift register 70 contain data, the five black bands and a subsequent white band (i.e., shift register locations 2 through 6 are ones and shift register location 1 is a zero it is assumed that the scanner has scanned the preamble portion 42 'of the label 36.

Wenn dann das Verzögerungsglied 98 das Signal STROBE aussendet, wird das UND-Glied 78 aktiviert und das Flipflop 79 gesetztWhen the delay element 98 then sends out the signal STROBE, the AND element 78 is activated and the flip-flop 79 is set

Wenn das UND-Glied 78 aktiviert und folglich das Flipflop 79 gesetzt ist, so ist dies eine Anzeige dafür, daß der Abtaster über den Präambelabschnitt eines Etiketts getastet haben kann. Weitere Kontrollen bestätigen oder widerlegen diese Annahme, Wenn das Flipflop 79 gesetzt ist, bewirkt das niedrige Ausgangssignal an seinem 0-Ausgang, daß das Rückstellsignal vom Zähler 100 entfernt wird, so daß der Zähler vorrücken kann, wenn an seinem S-Eingang die einzelnen aufeinanderfolgenden CLOCK-Signale eintreffen. Angenommen, der Abtaster tastet tatsächlich über ein Etikett soWhen AND gate 78 is activated and consequently flip-flop 79 is set, this is an indication that the scanner may have scanned the preamble portion of a label. Further controls confirm or refute this assumption. If the flip-flop 79 is set, the low output signal at its 0 output causes the reset signal to be removed from the counter 100 so that the counter can advance when the individual successive ones on its S input CLOCK signals arrive. Suppose the scanner actually scans a label like this

werden die auf den Präambelabschnitt folgenden Datenbits Bit für Bit unter Steuerung durch die einzelnen CLOCK-Impulse in das Schieberegister 70 eingegeben. Während dieser Abtastung wird die Taktschaltung 91 durch Übergänge in den Daten, die aufgrund der richtigen Wahl von Datenbitgruppierungen in der bereits erläuterten Weise nach nicht mehr als vier CLOCK-Impulsen auftreten müssen, periodisch, nachsynchronisiert Wenn der Zähler den Zählwert 4 erreicht, was anzeigt, daß die ersten vier Datenbits empfangen sind, wird das UND-Glied 84 durch das STROBE-Signal abgetastet Wenn die ersten vier Stellen des Schieberegisters eine der zehn gültigen Bitkombinationen nach Tabelle 1 enthalten, ist das Ausgangssignal des ODER-Gliedes 82 hoch, so daß das UND-Glied 84 gesperrt ist. Wenn irgendeine der anderen 4-Bit-Kombinationen in diesem Schieberegister anwesend ist, wie es wahrscheinlich ist, wenn der Abtaststrahl das Untergrundmaterial statt eines Etiketts oder einen genügend weit von der Mitte des Etiketts entfernten Etikettbereich abtastet, ist das Ausgangssignal des ODER-Gliedes 82 niedrig und wird das UND-Glied 84 aktiviert. Wenn das UND-Glied 84 aktiviert ist, wird durch das resultierende hohe Ausgangssignal des ODER-Gliedes 122 das Flipflop 79 rückgesetzt und dadurch der Zähler 100 zurückgestellt. Immer wenn das Flipflop 79 rückgesetzt ist, wird durch eine Bitkombination, von der angenommen wird, daß sie den Präambelabschnitt darstellt, das UND-Glied 78 wieder aktiviert, so daß das Flipflop 79 dann gesetzt wird.the data bits following the preamble section are processed bit by bit under the control of the individual CLOCK pulses into the shift register 70 entered. During this scan, the clock circuit 91 is driven by transitions in the data, the due to the correct choice of data bit groupings in the manner already explained after no more than four CLOCK pulses must occur, periodically, resynchronized When the counter reaches the count 4, indicating that the first four data bits are received, the AND gate 84 is sampled by the STROBE signal If the first four If the shift register contains one of the ten valid bit combinations according to Table 1, that is The output of the OR gate 82 is high so that the AND gate 84 is disabled. If any of the other 4-bit combinations is present in this shift register, as is likely if the Scans the substrate instead of a label or one far enough from the center of the label scans distant label area, the output of OR gate 82 will be low and will be AND gate 84 activated. When AND gate 84 is activated, the resulting high The output signal of the OR gate 122 resets the flip-flop 79, thereby resetting the counter 100. Whenever flip-flop 79 is reset, a combination of bits is assumed to be represents the preamble section, the AND gate 78 is activated again, so that the flip-flop 79 is then set will.

Wenn der Zähler 100 den Zählwert 8, d.h. 4x2 erreicht, wird das UND-Glied 84 wieder abgetastet. Wie bereits erläutert, wird, wenn die ersten vier Bitstellen des Schieberegisters 79 eine gültige Bitkombination gemäß Tabelle 1 enthalten, das UND-Glied 84 gesperrt. Andernfalls wird das UND-Glied aktiviert und das Flipflop 79 rückgesetzt. Dieser Vorgang dauert an, bis der Zähler den Zählwert 24 erreicht.When the counter 100 has the count 8, i.e. 4x2 reached, the AND gate 84 is scanned again. As already explained, if the first four bit positions of the shift register 79 contain a valid bit combination according to Table 1, the AND gate 84 is blocked. Otherwise the AND element is activated and the flip-flop 79 is reset. This process continues until the counter reaches the count value 24.

Der Zählwert 24 ist aus drei Gründen von Bedeutung. Erstens zeigt irgendein von 0 abweichender Zählwert an, daß die Präambel wahrgenommen wurde; zweitens zeigt er an, daß fünf Gruppen von je vier Datenbits abgelesen und als gültige 4-Bit-Kombinationen ermittelt worden sind; und drittens zeigt er an, daß die ersten vier Bitstellen des Schieberegisters 70 Signale enthalten sollten, die Weiß, Schwarz, Weiß, Schwarz, d.h. den ersten vier Bändern des Endabschnittes 46' des Etiketts 36 entsprechen. Ist, wenn das Signal »Zählwert 24« (CT24) und das Signal »STROBE« zum Schaltwerk 86 gelangen, diese Kombination nicht anwesend, so erzeugt das Schaltwerk 86 ein Ausgangssignal.Count 24 is important for three reasons. First, shows any count other than zero to the fact that the preamble was observed; second, it indicates that there are five groups of four data bits each have been read and determined to be valid 4-bit combinations; and third, it indicates that the first four Bit positions of the shift register 70 should contain signals representing white, black, white, black, i.e. the first four bands of the end portion 46 'of the label 36 correspond. Is when the signal "count value 24" (CT24) and the signal "STROBE" reach the switching mechanism 86, this combination is not present, see above the switching mechanism 86 generates an output signal.

In einer von vielen möglichen Ausführungsformen kann das Schaltwerk 86 ein erstes UND-Glied mit zwei an die Bitstellen 1 und 3 des Schieberegisters 70 angeschlossenen Normaleingängen und zwei an die Bitstellen 2 und 4 des Schieberegisters 70 angeschlossenen Sperreingängen sowie ein zweites UND-Glied mit zwei mit den Signalen STROBE und Zählwert 24 beaufschlagten Normaleingängen und einem an den Ausgang des oben erwähnten ersten UND-Gliedes angeschlossenen Sperreingang enthalten. Bei dieser oder anderen möglichen Anordnungen von Schaltgliedern erzeugt das Schaltwerk 86 an seinem Ausgang ein hohes Signal, wenn es an seinen Eingängen (a) Signale STROBE und Zählwert 24 und (b) irgendeine von hoch, niedrig, hoch, niedrig abweichende Signalkombination von den Bitsteüer! 1,2 3 und 4 des SCrIiSbSTe⁰IStCrS 70In one of many possible embodiments, the switching mechanism 86 can have a first AND element with two normal inputs connected to bit positions 1 and 3 of the shift register 70 and two blocking inputs connected to bit positions 2 and 4 of the shift register 70, as well as a second AND element with two the signals STROBE and count value 24 applied to normal inputs and a blocking input connected to the output of the above-mentioned first AND element. In this or other possible arrangements of switching elements, the switching mechanism 86 generates a high signal at its output when it receives any signal combination deviating from high, low, high, low from the bit controller at its inputs (a) signals STROBE and count value 24 and (b) ! 1,2 3 and 4 of the SCrIiSbSTe ⁰ IStCrS 70 empfängt, und andernfalls ein niedriges Signal. Das resultierende hohe Signal vom Schaltwerk 86 bewirkt, daß das FHpflop 79 über das ODER-Glied 122 rückgesetzt wird, wodurch der Zähler 100 auf denreceives, otherwise a low signal. The resulting high signal from switching mechanism 86 causes that the FHpflop 79 is reset via the OR gate 122, whereby the counter 100 to the Zählwert 0 zurückgestellt wird, so daß der gesamte Vorgang von neuem beginnen muß.Count value 0 is reset, so that the entire process must start over.

Es wurde gefunden, daß, wenn die Schaltungsanordnung nach Fig.3 nicht mit dem oben beschriebenen Schaltwerk 86 ausgerüstet ist und folglich die zuletztIt has been found that if the circuit arrangement according to FIG. 3 does not match that described above Switching mechanism 86 is equipped and consequently the last

ίο erläuterte Gültigkeitskontrolle nicht durchführt, bestimmte beim Abtasten entlang der Linie 2-2 (Fig.2a) entstehende Datenkombinationen zur Folge haben können, daß alle übrigen beschriebenen Gültigkeitskontrollen auch dann positiv ausfallen, wenn eine unrichtigeίο explained validity check not carried out, certain when scanning along the line 2-2 (Fig.2a) Resulting combinations of data can have the consequence that all other described validity checks turn out to be positive even if one is incorrect Ablesung des Etiketts erfolgt ist Daraus ergibt sich, daß, wenn die Schaltungsanordnung das Schaltwerk 86 enthält und dieses Schaltwerk während der Abtastung nicht aktiviert wird, eine starke Gewähr dafür gegeben ist, daß die Abtastung über ein Etikett und durch dasThe label has been read off. It follows that when the circuit arrangement controls the switching mechanism 86 and this switching mechanism is not activated during the scanning, a strong guarantee is given is that the scan is over a label and through the

Zentrum dieses Etiketts erfolgt istCenter of this label is done

Durch das Signal CT24 am ODER-Glied 106 in Verbindung mit dem Signal STROBE am UND-Glied 108 wird das UND-Glied 108 aktiviert so daß das FHpflop 110 gesetzt wird Wenn das Flipflop 110 gesetztBy the signal CT24 at the OR gate 106 in connection with the signal STROBE at the AND gate 108 the AND gate 108 is activated so that the flip-flop 110 is set when the flip-flop 110 is set ist, wird durch das resultierende niedrige Signal an seinem 0-Ausgang das UND-Glied % gesperrt Dadurch wird verhindert, daß der Monoflop 92 Signale CLOCK und STROBE erzeugt während andererseits nicht verhindert wird, daß Signale CLOCK undis, the AND gate% is blocked by the resulting low signal at its 0 output This prevents the monoflop 92 from generating CLOCK and STROBE signals while on the other hand signals CLOCK and

STROBE durch Übergänge, dargestellt durch ein hohes Ausgangssignal des ODER-Gliedes 68, erzeugt werden. Indem das 1-Ausgangssignal des Flipflops UO hoch wird, sendet das Monoflop 111 einen Impuls aus, der über das aktivierte UND-Glied 113 das Verzögerungs-STROBE can be generated by transitions represented by a high output from OR gate 68. By the 1 output signal of the flip-flop UO goes high, the monoflop 111 sends out a pulse that via the activated AND element 113 the delay Monoflop 116 triggert. Wenn das Lichtbündel tatsäch lich durch das Zentrum eines Etiketts gelaufen ist sollte für mindestens 6 Mikrosekunden nach dem Setzen des Verzögerungs-Monoflops 116 kein übergang auftreten. Durch einen etwaigen vorzeitigen Übergang wird das UND-Glied 120 aktiviert, das durch das Verzögerungs-Monoflop 116 über das ODER-Glied 119 voraktiviert ist. Das aktivierte UND-Glied 120 aktiviert das ODER-Glied 122, wodurch das Flipflop 79 rückgesetzt wird, was, wie bereits erJäutert, zur Folge hat, daß der gesamte Abtastvorgang erneut ausgelöst wird.Monoflop 116 triggers. If the light beam is actually Lich ran through the center of a label should be for at least 6 microseconds after the Delay monoflop 116 no transition will occur. A possible early transition will make this AND gate 120 activated, which is preactivated by the delay monoflop 116 via the OR gate 119 is. The activated AND gate 120 activates the OR gate 122, whereby the flip-flop 79 is reset becomes, which, as already mentioned, has the consequence that the the entire scanning process is triggered again.

Wie bereits erwähnt zeigt die Erzeugung eines Signals Zählwert JA vom Zähler 100 (und des dazugehörigen Signals STROBE von der Taktschaltung 31) an, daß fünf Sätze von Datenbits erfolgreich im Schieberegsiter 70 gespeichert worden sind. Angenommen, das Auftreten des Endabschnitts (des Zentrums) des Etiketts ist erfolgreich erfaßt worden, so ist das System nach Fig.3 nunmehr in den Stand gesetzt. Daten aus der anderen Hälfte des Etiketts herauszuhoAs noted, the generation of a count YES signal from counter 100 (and the associated STROBE signal from clock circuit 31) indicates that five sets of data bits have been successfully stored in slider 70. Assuming that the occurrence of the end portion (the center) of the label has been successfully detected, the system according to FIG. 3 is now enabled. Get data from the other half of the label len (was geschieht, wenn die Abtastung über die andere Hälfte des Etiketts weiterläuft). Der an den Steuereingang des Schieberegisters 70 und an den Zähler 100 angeschlossenen 1-Ausgang des Flipflops 105 bewirkt daher, daß das Schieberegister, wenn es CLOCK-Impullen (what happens when scanning over the other Half of the label continues). The to the control input of the shift register 70 and to the counter 100 connected 1 output of flip-flop 105 therefore causes the shift register when there is a CLOCK pulse se empfängt, von rechts nach links verschiebt und daß der Zähler, wenn er CLOCK-Impulse empfängt nach unten statt nach oben zählt.se receives, shifts from right to left and that the counter, when it receives CLOCK pulses, counts down instead of up.

Der Übergang vom schwarzen Zentrumsabschnitt zum umgebenden Weißband bewirkt, wenn er nichtThe transition from the black center section to the surrounding white band causes if it does not

vorzeitig auftritt, daß der Übergangsdetektor 62 einen Impuls erzeugt, was zur Folge hat, daß ein CLOCK-Impuls und ein STROBE-Impuls erzeugt werden und das Füpflop 110 nlckgesetzt wird, so daß die Taktschaltungoccurs prematurely that the transition detector 62 generates a pulse, with the result that a CLOCK pulse and a STROBE pulse are generated and that Füpflop 110 is reset, so that the clock circuit

die Aussendung beabstandeter CLOCK- und STROBE-lmpulssignale wiederaufnehmen kann. Wenn der Abtaster über die rechte Hälfte des Etiketts tastet, wird die abgelesene Information mit der im Schieberegister 70 gespeicherten Information an den UND-Gliedern 72 und 74 verglichen. (Wenn die Bits im Register 70 nach links verschoben werden, gelangt jedes solche von der Bitstelle 1 des Registers 70 ausgelesene Bit auch zur böchststelligen Stufe, so daß die Bits im Register 70 umlaufen.) Besteht irgendeine Abweichung zwischen den Daten im Schieberegister und den am Flipflop 66 erscheinenden Daten, so wird (Os tine oder das andere der UND-Glieder 72 und 74 aktiviert Das resultierende hohe Ausgangssignal des ODER-Gliedes 122 bewirkt, daß das Flipflop 79 rückgesetzt und der Abtastungswahrnehmvorgang in der bereits beschriebenen Weise erneut eingeleitet wird.resume transmission of spaced CLOCK and STROBE pulse signals. If the The scanner scans over the right half of the label the read information with the information stored in the shift register 70 at the AND gates 72 and 74 compared. (If the bits in register 70 are shifted to the left, each one gets from the Bit position 1 of the register 70 also reads out to the second-digit level, so that the bits in register 70 Is there any discrepancy between the data in the shift register and the data on flip-flop 66 appearing data, then (Os tine or the other the AND gates 72 and 74 activated The resulting high output of the OR gate 122 causes that the flip-flop 79 is reset and the scan sensing process in the manner already described is initiated again.

Der Zähler erreicht den Zählwert 0, wenn das Lichtbündel 28 das Etikett vollständig durchlaufen hat und das einzelne Präambel-Weißband erfaßt Dieser Zählwert 0, wenn er zu diesem Zeitpunkt auftritt, zeigt an, daß die im Schieberegister 70 gespeicherte Information (d. h. die Information auf der linken Seite eines Etiketts 36) mit der Information auf der rechten Seite dieses Etiketts übereinstimmt Wenn der Strahl den äußeren Schwarzring erfaßt, versucht das resultierende CLOCK-Signal den Zähler 100 zu erhöhen, so daß das Signal CO erzeugt wird. Dies ist ein starkes Indiz dafür, daß ein Etikett richtig abgetastet und gelesen worden ist. Es bleibt jedoch noch eine letzte Gültigkeitskontrolle.The counter reaches the count value 0 when the light beam 28 has completely passed through the label and the single preamble white band is detected. This count shows 0 if it occurs at this time indicates that the information stored in shift register 70 (i.e., the information on the left a label 36) with the information on the right Side of this label matches. When the beam detects the outer black ring, the resulting CLOCK signal attempts to increment counter 100 so that the signal CO is generated. This is a strong indication that a label has been properly scanned and read has been. However, there remains one final validity check.

Durch Vereinigung des Signals CO über das ODER-Glied 106 mit dem Signal STROBE wird das UND-Glied 108 aktiviert und das Flipflop UO gesetzt. Das niedrige O-Ausgangssignal des Flipflops UO sperrt das UND-Glied 96, wodurch die Erzeugung von CLOCK- und STROBE-Impulsen verhindert wird. Das Signal am 1-Ausgang des Flipflops 110 triggert das Verzögerungs-Monoflop 118 über das Monoflop 111 und das aktivierte UND-Glied 114. Durch das hohe Signal am (^-Ausgang des Verzögerungs-Monoflops wird das UND-Glied 120 über das ODER-Glied 119 voraktiviert Wenn ein Übergang vor dem Zurückkippen des Verzögerungs-Monoflops 118 auftritt, wird durch das resultierende hohe Signal vom ODER-Glied 68 das UND-Glied 120 aktiviert woraufhin das ODER-Glied 122 das Rückstellsignal erzeugt.By combining the signal CO via the OR gate 106 with the signal STROBE this becomes AND gate 108 is activated and the flip-flop UO is set. The low 0 output signal of the flip-flop UO blocks the AND gate 96, whereby the generation of CLOCK and STROBE pulses is prevented. The The signal at the 1 output of the flip-flop 110 triggers the delay monoflop 118 via the monoflop 111 and the activated AND gate 114. By the high signal at the (^ output of the delay monoflop the AND gate 120 is via the OR gate 119 pre-activated If a transition occurs prior to the flip-back of the delay monoflop 118, will activated by the resulting high signal from the OR gate 68, the AND gate 120 whereupon the OR gate 122 generates the reset signal.

Die 3,2-Mikrosekunden-Verzögerung des Verzögerungs-Monoflops 118 ist kürzer als diejenige Zeit, die das Lichtbündel 28 braucht, um über den äußerenThe 3.2 microsecond delay of the delay monoflop 118 is shorter than the time it takes the light beam 28 needs to pass through the outer Schwarzring eines Etiketts 36 zu laufen. Ein bei gesetztem Verzögerungs-Monoflop auftretender Obergang zeigt daher an, daß ein Etikett fehlerhaft ist oder daß etwas anderes als ein Etikett abgetastet wurde.Black ring of a label 36 to run. A at A transition that occurs when the delay monoflop is set therefore indicates that a label is faulty or that something other than a label was scanned.

Wenn das Verzögerungs-Monoflop 118 zurückkippt wird durch Vereinigung des resultierenden Ausgangssignals vom Monoflop 121 mit einem 1-Ausgangssignal vom Flipflop HO das UND-Glied 112 aktiviert, so daß ein Rückstellsignal am ODER-Glied 122 und ein SignalWhen the delay one-shot 118 flips back by combining the resulting output from the one-shot 121 with a 1 output from the flip-flop HO the AND gate 112 activated, so that a reset signal at the OR gate 122 and a signal

ίο VALID READ (gültige Ablesung) erzeugt werden. Dieses Signal kann auf verschiedene Weise verwendet werden. Beispielsweise kann es einer Datenverarbeitungsanlage (nicht gezeigt) zugeleitet werden, die bewirkt daß die Information im Schieberegister 70 zurίο VALID READ can be generated. This signal can be used in a number of ways. For example, it can be forwarded to a data processing system (not shown) which causes the information in shift register 70 to be used Datenverarbeitungsanlage herausgeschoben wird. Statt dessen kann es auch veranlassen, daß die Information aus dem Schieberegister 70 in ein anderes Speicherschieberegister für irgendeinen geeigneten Verwendungszweck geschoben wird.Data processing system is pushed out. Instead of it can also cause the information from shift register 70 to be shifted to another storage shift register for any suitable use.

Vorstehend sind somit eine Reihe von Gültigkeitskontrollen, die bei der Abtastung eines Etiketts 36 (F i g. 2) durchgeführt werden, beschrieben worden. Als erstes erfolgt eine laufende Kontrolle am UND-Glied 88, um sicherzustellen, daß zwei Obergänge nicht zuA series of validity checks which are carried out when a label 36 (Fig. 2) have been described. First, there is an ongoing check on the AND element 88 to make sure that two transitions are not too

2s dicht beieinanderliegen. Sodann erfolgt eine laufende Kontrolle am UND-Glied 78, um zu ermitteln, ob die Präambel eines Etiketts abgetastet worden ist. Als nächstes erfolgt jeweils bei Empfang von vier aufeinanderfolgenden Informationsbits im SchieberegiClose together for 2s. Then there is an ongoing one Check on AND gate 78 to determine if the preamble of a label has been scanned. When next takes place when four successive information bits are received in the slide control ster 70 eine Kontrolle am UND-Glied 84, um zu ermitteln, ob eine der zehn zulässigen Datenkombinationen gemäß Tabelle 1 vorhanden ist Wenn der Zähler einen Zählwert erreicht, der anzeigt, daß das abtastende Lichtbündel das erste Band des Zentrums in der Mittester 70 a control at AND gate 84 to determine whether one of the ten permitted data combinations according to Table 1 is present If the counter reaches a count indicating that the scanning Light bundle the first band of the center in the middle des Etiketts erfaßt haben sollte, erfolgt eine Kontrolle am Schaltwerk 86, um zu ermitteln, daß das eindeutige Weiß-Schwarz-Weiß-Schwarz-Muster vom Schieberegister empfangen worden ist Außerdem erfolgt eine Kontrolle am UND-Glied 120, um zu ermitteln, daß dasshould have detected the label, a control is carried out at the switching mechanism 86 to determine that the unique white-black-white-black pattern has been received by the shift register Check the AND gate 120 to determine that the Lichtbündel die Mitte oder nahezu die Mitte des Etiketts durchlaufen hat, indem festgestellt wird, daß keine Übergänge im Zentrumsteil des Etiketts vorhanden sind. Sodann erfolgt an den UND-Gleidern 72 und 74 eine Kontrolle, um sicherzustellen, daß die von außenLight beam the center or near the center of the label by noting that there are no transitions in the center portion of the label are. A check is then carried out on the AND gates 72 and 74 to ensure that the from outside zur Mitte des Etiketts abgelesenen Daten Bit für Bit mit den von der Mitte des Etiketts nach außen abgelesenen Daten übereinstimmen. Schließlich erfolgt auch eine Kontrolle am UND-Glied 120, um sicherzustellen, daß das Lichtbündel den äußeren Schwarzring des Etikettsdata read towards the center of the label bit by bit with that read from the center of the label outward Data match. Finally, there is also a check on AND gate 120 to ensure that the light beam the outer black ring of the label durchläuft.passes through.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Claim:

Device for scanning information on an information carrier having along the length of a scanning part alternating zones of two different reflectance values, the specific reflectivity value of each zone being the value of binary bits recorded in that zone and the length of each zone being the number of bits in that zone and corresponds to a distance which is equal to an integer multiple of a unit distance N corresponding to the length of a single bit, with an arrangement for generating an output signal each time the reflectivity of the information carrier changes from one value to another, characterized by an arrangement (88, 89 , 122, 79, 105), which upon receipt of two output signals which are separated from one another by a period of time which is shorter than the time required for scanning a distance N along the scanning part of the information carrier, indicates that interference and no information are scanned.