DE2264178A1

DE2264178A1 - SATISFACTION CONTROLLED TRANSISTOR PACKAGE INVERTER

Info

Publication number: DE2264178A1
Application number: DE19722264178
Authority: DE
Inventors: Josef Dipl Ing Preis
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1972-12-29
Filing date: 1972-12-29
Publication date: 1974-07-11
Also published as: DE2264178B2

Description

Sättigungsgesteuerter Transistor-Gegentaktwechselrichter Die Erfindung bezieht sich auf einen Transistor-Gegentaktwechselrichter mit Sättigungssteuerung unter Verwendung eines aus dem Hauptübertrager gespeisten sekundärseitig an die Basis-Emitterstrecken der Schalttransistoren angeschlossenen Steuerübertragers mit Sättigungskern.Saturated-controlled transistor push-pull inverter The invention refers to a transistor push-pull inverter with saturation control using a secondary side fed from the main transformer to the Base-emitter paths of the switching transistors connected to the control transformer Saturation core.

Eine derartige Schaltung ist bekannt (DT-PS 1 244 283).Such a circuit is known (DT-PS 1 244 283).

Gleichspannungswandler mit in Gegentakt geschalteten Transistoren arbeiten mit einem Transformator, an den eine rechteckförmige Wechselspannung angelegt wird. Die Schalttransistoren müssen so gesteuert werden, daß die an den Transformator gelegten positiven und negativen Spannungszeitflächen möglichst gleich groß sind. Durch fehlende oder unzureichende Symmetrierung bedingte Spannungshalbwellen mit unterschiedlichen Spanmmgszeitflächen ergeben ungleiche Magnetisierungsstromhalbwellen und treiben den Kern des Lasttransformators einseitig bis in den S2ttigunsbereich. Zur Vermeidung dieser unerwünschten Sättigungserscheinungen können gepaarte Bauteile verwendet oder die Betriebsinduktivität des Transformators niedrig ausgelegt und der magnetische Kreis mit einem Luftspalt versehen werden. Der Nachteil der zuletzt genannten Itia3nahmen besteht darin, daß die Transformatoren größer zu bemessen sind als sie für vollkommen gleiche Halbwel]en ausgelegt werden müßten.DC / DC converter with push-pull transistors work with a transformer to which a square-wave alternating voltage is applied will. The switching transistors must be controlled in such a way that they are connected to the transformer placed positive and negative voltage-time areas are as large as possible. Voltage half-waves caused by missing or insufficient balancing with different voltage time areas result in unequal magnetizing current half-waves and drive the core of the load transformer on one side up to the S2ttigunsbereich. To avoid these undesirable saturation phenomena, you can use paired components used or the operating inductance of the transformer is designed to be low and the magnetic circuit can be provided with an air gap. The disadvantage of the last The assumptions mentioned are that the transformers should be sized larger are than they would have to be interpreted for completely identical half-worlds.

Zur Erzielung symmetrischer Spannungshalbwellen ist auch bereits ein ';Jechselrichter in Halbbrückenschaltung bekannt, bei dem die einer besonderen Wicklung entnommene Transformatorspannung dazu benutzt wird, über Dioden die an der Betriebsspannung liegenden Spannungsteilerkondensatoren, von deren Ladungszustand die Symmetrie der Spannungshalbwellen abhängt, möglichst gleich aufzuladen (Electronics, 15.9.61, Seiten 62 bis 65).To achieve symmetrical voltage half-waves, a '; Inverter in half-bridge circuit known in which the one special winding The transformer voltage taken is used to connect the operating voltage via diodes lying voltage divider capacitors, of whose state of charge the symmetry of the Voltage half-waves, to be charged as immediately as possible (Electronics, 9/15/61, Pages 62 to 65).

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Symmetrierung sättigungsgesteuerter Wechselrichter anzugeben, die mit einem eigenen Steuerübertrager mit Sättigungskern ausgebildet sind.The invention is based on the object of a circuit arrangement specify for balancing saturation-controlled inverters that are marked with a own control transformer with saturation core are formed.

Diese Aufgabewird gemäß der Erfindung dadurch gelöst, daß der Steuerübertrager mit einer symmetrischen Zusatzwicklung versehen ist und daß den Kollektorströmen der Schalttransistoren proportionale Spannungen gebildet werden, deren Differenz nach Verstärkung in einem Differenzverstärker mit zwei inversen Ausgängen entgegengesetzt gerichtete Gleichstromdurchflutungen in den symmetrischen Teilen der Zusatzwickung des Steuerübertragers hervorruft.This object is achieved according to the invention in that the control transmitter is provided with a symmetrical additional winding and that the collector currents of the switching transistors proportional voltages are formed, their difference opposite after amplification in a differential amplifier with two inverse outputs Directed direct current flows in the symmetrical parts of the additional winding of the tax transferor causes.

Der Differenzverstärker ist dabei so ausgelegt, daß sich bei Symmetrie der Spannungszeitflächen am Hauptübertrager die durch die Zusatzwicklung des Steuerübertragers hervorgerufenen Gleichstromdurchflutungen im Steuerübertrager kompensieren. Außerdem ist der Arbeitspunkt der Transistoren im Differenzverstärker bei entsprechender Bemessung der Zusatzwicklung so gewählt, daß die in der Zusatzwicklung des Steuerübertragers induzierte Wechselspannung kleiner als die Kollektor-Emitterspannungen an den Transistoren des Differenzverstärkers ist.The differential amplifier is designed so that there is symmetry of the voltage-time areas on the main transformer due to the additional winding of the control transformer Compensate for direct current flows in the control transformer. aside from that is the operating point of the transistors in the differential amplifier with corresponding Dimensioning of the additional winding selected so that that in the additional winding of the control transformer induced alternating voltage lower than the collector-emitter voltages on the transistors of the differential amplifier.

Weitere Einzelheiten der Erfindung werden anhand eines in der Figur dargestellten Ausführungsbeispieles näher erläutert.Further details of the invention are based on a in the embodiment illustrated in the figure explained in more detail.

Die Figur zeigt einen im Gegentakt arbeitenden selbsterregten Transistorwechselrichter mit einem Hauptübertrager Ül und zwei Schalttransistoren Ts) und Ts4. Die Primärwicklung a1 des Hauptübertragers ist über eine Mittelanzapfung und über die an die Wicklungsenden der Primärwicklung angeschlossenen Kollektor-Emitterstrecken der Sc-halttransistoren mit einer Betriebsspannungsquelle UB verbunden. Parallel zur Primärwicklung al des Hauptübertragers ist die Primärwicklung a2 eines Steuerübertragers Ü2 mit einem Sättigungskern angeschlossen. Die Basis-Emitterstrecken der Schalttransistoren Ts3, Ts4 sind an die init einer Mittelanzapfur.g versehene Sekundärwicklung b2 des SteuerübertrGge?s angeschaltet An den Sekundärwicklungen bi, cl des llauptübertragors werden Ausgangsspannungen U3 und U4 erhalten.The figure shows a self-excited transistor inverter operating in push-pull with a main transformer Ül and two switching transistors Ts) and Ts4. The primary winding a1 of the main transformer is via a center tap and via the one to the winding ends Collector-emitter paths of the Sc-hold transistors connected to the primary winding connected to an operating voltage source UB. Parallel to the primary winding al des The main transformer is the primary winding a2 of a control transformer Ü2 with a Saturation core connected. The base-emitter paths of the switching transistors Ts3, Ts4 are connected to the secondary winding b2 of the control unit, which is provided with a center tap switched on Output voltages are applied to the secondary windings bi, cl of the main transformer U3 and U4 received.

Insbesondere bei hoher Arbeitsfrequenz und bei ungünstigen Bauteiletoleranzen können in dieser Schaltung Unsymmetrien auftreten, die dazu führen, daß der Haupttransformator Ül infolge des dann gegebenen Gleichstromanteils der anliegenden Spannung einseitig in seinen Sättigungsbereich gelangt. Hierbei treten im Kollektorkreis des langsamer schaltenden Schalttransistors am Ende seiner Durchlaßphase Stromspitzen auf, die dann abgeschaltet vwerden~müssen, wobei die Schaltverluste den Schalttransistor .neist unzulässig hoch beanspruchen. Um dies zu vermeiden, ist eine Zusatzschaltung vorgesehen, die den steuernden Sättigungskern entsprechend der gegebenen Unsymmetrie zusätzlich so beeinflußt, daß diese auf einen vernachlässigbaren ert zurückgeht.In particular with a high working frequency and with unfavorable component tolerances unbalances can occur in this circuit, which lead to the main transformer Ül unilaterally due to the then given direct current component of the applied voltage reaches its saturation area. In this case, the slower occurs in the collector circuit switching transistor at the end of its on phase current peaks on, the must then be switched off, with the switching losses affecting the switching transistor .neist impermissibly high stress. To avoid this, there is an additional circuit provided that the controlling saturation core according to the given asymmetry additionally influenced in such a way that this goes back to a negligible ert.

Zu diesem Zweck werden die Kollektorströme der beiden Schalttransistoren mit Hilfe von Stromwandlern W1, W2 in proportionale Gleichspannungen U1, U2 umgeformt.For this purpose, the collector currents of the two Switching transistors converted into proportional DC voltages U1, U2 with the aid of current transformers W1, W2.

Die Primärwicklungen der beiden Stromwandler liegen im Kollektorkreis der Schalttransistoren Ts3 und Ts4, die sekundärseitig nach Gleichrichtung an den Kondensatoren C1 und C2 einer Integrierschaltung erhaltenen Gleichspannungen U1 und U2 sind gegeneinander geschaltet.The primary windings of the two current transformers are in the collector circuit of the switching transistors Ts3 and Ts4, the secondary side after rectification to the DC voltages U1 obtained from capacitors C1 and C2 of an integrating circuit and U2 are connected to one another.

Ihre Differenz steuert den Eingang des temperaturstabilen Differcnzverstärkers mit den Transistoren Ts1 1 und Ts2. Der Differenzverstärker wird von einem Ausgang des Wechselrichters mit der Spannung U4 über eine Gleichrichterschaltung Gl mit der stabilisierten Hilfsspannung Uz gespeist. Die Belastung des Differenzverstärkers besteht aus einer symmetrischen Zusatzwicklung I, II des Steuerübertragers Ü2 mittels der im Wechselrichter auftretenden Unsymrietrien durch Steuerung des Sättigungskreises ausgeregelt werden. Die symmetrisch ausgebildete Zusatzwicklung I, II ist an inverse Ausgänge dl, d2 des Differeverstrkers angeschlossen und wird bei symmetrischen SpaImungszeitfZächen am Hauptübertrager von zwei gleich großen Strömen J1, J2 in entgegengesetzten Richtungen durchflossen, so daß die Summe der zusätzlichen, durch J1, J2 gegebenen Durchflutung in diesem Falle null ist.Their difference controls the input of the temperature-stable differential amplifier with the transistors Ts1 1 and Ts2. The differential amplifier is from an output of the inverter with the voltage U4 via a rectifier circuit Eq fed by the stabilized auxiliary voltage Uz. The load on the differential amplifier consists of a symmetrical additional winding I, II of the control transformer Ü2 by means of the asymmetries occurring in the inverter by controlling the saturation circuit be adjusted. The symmetrically designed additional winding I, II is an inverse Outputs dl, d2 of the differential amplifier are connected and are used in the case of symmetrical relaxation time areas at the main transformer of two equally large currents J1, J2 in opposite directions flowed through, so that the sum of the additional, given by J1, J2 in this case is zero.

Bei gestörter Schaltsymmetrie des Wechselrichters dagegen, z.B. bei zu langsam schaltendem Transistor Ts3, wird die stromproportionale Spannung U1 größer als U2, so daß der Transistor Tsl des Differenzverstärkers weiter in seinen Durchlaßbereich gesteuert wird, während Ts2 mehr in den Sperrzustand gelangt. Dadurch steigt J1 an, während gleichzeitig J2 auf einen entsprechend kleineren Wert zurückgeht. Es ergibt sich eine resulierende Durchflutung J1 . wI - J2 . wII, welche den Sättigungskern zusätzlich so beeinfluBt, daß er während der Durchlaßphase von Ts3 schneller, während der Sperrphase dagegen verzögert in den Sättigungsbereich gelangt. Ts3 wird somit in gewünschter Weise früher ausgeschaltet, bzw. später eingeschaltet, so daß die Unsymmetrie auf eim zulässiges Maß zurückgeht.On the other hand, if the switching symmetry of the inverter is disturbed, e.g. with If the transistor Ts3 is switching too slowly, the voltage U1, which is proportional to the current, is greater as U2, so that the transistor Tsl of the differential amplifier continues into its pass band is controlled, while Ts2 gets more in the lock state. This increases J1 while at the same time J2 goes back to a correspondingly smaller value. It there is a resulting flooding J1. wI - J2. wII, which is the saturation core is also influenced in such a way that it occurs during the passage phase by Ts3 reaches the saturation range faster, during the blocking phase, on the other hand, with a delay. Ts3 is thus switched off earlier or switched on later in the desired manner, so that the asymmetry goes back to an allowable amount.

3 Patentansprüche 1 Figur3 claims 1 figure

Claims

Claims U transistor push-pull inverter with saturation control using a secondary side fed from the main transformer to the Base-emitter paths of the switching transistors connected to the control transformer Saturation core, d a d u r c h e -k e n n n z e i c h n e t that the control transmitter (Ü2) is provided with a symmetrical additional winding (I, II) and that the collector currents of the switching transistors (Ts3, Ts4) proportional voltages are formed whose Difference after amplification in a differential amplifier (Tsl, Ts2) with two inverses Outputs (di, d2) oppositely directed direct current flows into the causes symmetrical parts of the additional winding (I, II) of the control transformer.

2. transistor push-pull inverter according to claim 1, d a d u r c h e k e n n n n z e i c h n e t that with asymmetry of the voltage-time areas on the main transformer (Ü1) which is caused by the additional winding of the control transformer (Ü2) Compensate for direct current flows in the control transformer.

3. Transistor push-pull inverter according to one of claims 1 or 2, d u r c h e k e n n -z e i c h n e t that the in the additional winding of the control transformer (12) induced, the alternating voltage is smaller than the colletor emitter voltages at the transistors (Tsl, Ts2) of the differential amplifier.