DE2241479A1

DE2241479A1 - CIRCUIT ARRANGEMENT FOR BINARY CODED MESSAGE TRANSFER IN REMOTE INFORMATION NETWORKS

Info

Publication number: DE2241479A1
Application number: DE19722241479
Authority: DE
Inventors: Wolf Dipl Ing Herold
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1972-08-23
Filing date: 1972-08-23
Publication date: 1974-03-07

Description

Schaltungsanordnung für die binär-codierte Nachrichtenübertragung in Fernmeldenetzen Die-Erfindung betrifft eine Schaltungsanordnung für die binär-codierte Nachrichtenübertragung in Fernmeldenetzen mittels einer für alle Vermittlungsstellen einheitlichen Taktfrequenz, bei der bei jeder Vermittlungsstelle für die- Erzeugung einer Taktfrequenz ein spannungsgesteuerter Oszillator vorgesehen ist, dessen Steuerspannung abhängig ist von den Stellgrössen, die aus dem Phasenvergleich der Taktfrequenz des eigenen Oszillators mit dem empfangenen Streckentakt sowohl in der Vermittlungsstelle selbst als auch bei den anderen Vermittlungsstellen abgeleitet sind.Circuit arrangement for binary-coded message transmission in telecommunications networks The invention relates to a circuit arrangement for the binary-coded Message transmission in telecommunications networks by means of one for all exchanges uniform clock frequency at each exchange for the generation a clock frequency a voltage-controlled oscillator is provided, the control voltage depends on the manipulated variables that are derived from the phase comparison of the clock frequency of its own oscillator with the received line clock both in the exchange are derived themselves as well as at the other exchanges.

In der Auslegeschrift 1 294J990 ist ein Verfahren zur Erzeugung einer einheitlichen Taktfrequenz in Nachrichtenübertragungsanlagen mit mehreren Endstellen beschrieben, bei der bei jeder Endstelle ein spannungsgesteuerter Oszillator vorgesehen ist, der durch eine aus einem Phasenvergleich der Amtstakte der einzelnen Endstellen abgeleitete Spannung gesteuert ist. Es übernehmen dabei in jeder Endstelle Phasenregelschleifen eine Phasenmittelung. Für den Phasenvergleich zwischen dem eigenen Amtstakt und jedem Strekkentakt ist bei jeder Endstelle eine Phasenvergleichsschaltung vorgesehen, deren Ausgangssignal durch einen Tiefpass gesiebt und als Stellgrösse für den Oszillator ausgenutzt ist. Ausserdem werden die Stellgrössen in digitaler Form zur jeweils korrespondierenden Endstelle auf dem gleichen Übertragungsweg, auf dem der Nachrichtenaustausch stattfindet, übertragen. Die Rückwandlung der von der korrespondierenden Endstelle empfangenen digitalen Stellgrösse erfolgt in einem Decodierer, dessen Ausgangssignal ebenfalls zur Phasenmittelung durch Summierung zu den Ausgangssignalen aller Phasenvergleichsschleifen herangezogen wird.In Auslegeschrift 1 294J990 is a method for generating a uniform clock frequency in communication systems with several terminals described, with a voltage-controlled at each terminal Oscillator is provided, which is carried out by a phase comparison of the office clocks the voltage derived from the individual terminals is controlled. Take it over phase averaging in each terminal point. For the phase comparison there is one at each end point between one's own exchange rate and each line rate Phase comparison circuit provided, the output signal through a low pass is screened and used as a manipulated variable for the oscillator. Also be the manipulated variables in digital form for the respective corresponding terminal the same transmission path on which the message exchange takes place. The reconversion of the digital received from the corresponding terminal The manipulated variable takes place in a decoder whose output signal is also used for phase averaging used by summing to the output signals of all phase comparison loops will.

Es stellt sich dadurch unabhängig von den festen Laufzeiten der Übertragungswege und den Einschaltbedingungen ein synchroner Amtstakt ein, der dem Mittelwert der Leerlauffrequenzen aller Amtstakte entspricht. Die Phasenvergleichsschaltungen verarbeiten dabei nur einen Bereich von 2x . Es sind daher Kippstufen, die in einem Bereich von 2s linear arbeiten, als Phasenvergleichsschaltungen anwendbar. It is therefore independent of the fixed transit times of the transmission paths and the switch-on conditions a synchronous exchange clock that corresponds to the mean value of the Corresponds to idle frequencies of all exchange clocks. Process the phase comparison circuits only a range of 2x. There are therefore flip-flops that are in one area work linearly from 2s, can be used as phase comparison circuits.

Ein konstanter Anteil der Streckenlaufzeiten übt an sich auf die Nachrichtenübertragung keinen schwerwiegenden Einfluss aus, durch die konstante Laufzeit gehen lediglich bei der Inbetriebnahme einer Strecke die ersten Zeichen verloren. Es können sich jedoch in Abhängigkeit von den Umweltbedingungen die Laufzeiten der Übertragungswege ändern. Diese Änderungen können Phasenunterschiede, die den Bereich von 2s übersteigen, zwischen den Amtstakten erzeugen, so dass Nachrichtenverluste entstehen können. Verluste bei der codierten Nachrichtenübertragung sind nur durch Pufferspeicher vermeidbar, deren Kapazität für den Ausgleich der im Netz während des Betriebes entstehenden Laufzeitänderungen ausreichen muss. Jede Laufzeitänderung im Netz bewirkt dabei in allen Vermittlungs stellen eine Phasenverschiebung, so dass zu ihrem Ausgleich in allë Vermittlungsstellen eine entsprechende Speicherkapazität zur Verfügung stehen muss.A constant proportion of the route travel times has an inherent effect on the transmission of messages do not have a serious impact, only go through the constant running time The first characters are lost when a route is started up. It can however, depending on the environmental conditions, the transit times of the transmission paths change. These changes can cause phase differences that exceed the range of 2s, between the exchange clocks, so that messages can be lost. Losses in coded message transmission are only due to buffer memory avoidable, their capacity for balancing the network during operation resulting changes in runtime must be sufficient. Every change in runtime in the network causes doing this in all switching put a phase shift so that to compensate for them A corresponding storage capacity is available in all exchanges got to.

Der Erfindung liegt die Aufgabe zugrunde; in Fernmeldenetzen mit binär-codierter Nachrichtenübertragung den für den Ausgleich der durch Laufzeitänderungen in den Übertragungsstrecken hervorgerufenenPhasenverschiebungen erforderlichen Aufwand an Pufferspeichern unter Anwendung eines Verfahrens der Phasenmittelung der Amts- und Streckentakte weitgehend zu verkleinern und zu erreichen, dass nur am Ende jeder sich in ihrer Laufzeit ändernden Übertragungsstrecke eine geringstmögliche Speicherkapazität vorzusehen ist.The invention is based on the object; in telecommunications networks with binary-coded Message transmission for the compensation of the runtime changes in the Transmission links caused phase shifts required effort to buffer storage using a method of phase averaging of the official and largely downsize and achieve that only at the end of each transmission path that changes in its runtime the lowest possible Storage capacity is to be provided.

Die Erfindung ist dadurch gekennzeichnet, dass die Summe der in den beiden Endstellen einer Übertragungsstrecke abgeleiteten Stellgrössen zur Steuerung je eines in die jeweils ankommende Übertragungsstrecke eingeschalteten, in Stufen umschaltbaren Laufzeitgliedes ausgenutzt ist.The invention is characterized in that the sum of the control variables derived from both end points of a transmission path one in each of the incoming transmission links, in stages switchable delay element is used.

In einer Weiterbildung des Erfindungsgedankens sind die beiden Stellgrössen vor ihrer Summierung über ihre absolute Grösse bewertende Glieder geführt, durch die eine Bevorzugung der in der eigenen Einrichtung abgeleiteten Stellgrösse gegenüber der von der anderen Vermittlungsstelle übertragenen Stellgrösse bewirkt ist.In a further development of the inventive concept, the two manipulated variables are before their summation over their absolute size evaluating terms performed by one preference over the manipulated variable derived in one's own facility the manipulated variable transmitted by the other exchange is effected.

Es ist ausserdem ein Kontrollnetzwerk für jede Laufzeitausgleichschaltung sorgesehen, das eine inhibierende Wirkung auf fälschlich ausgelöste Laufzeitänderungen ausübt.It is also a control network for each delay equalization circuit provided that it has an inhibiting effect on incorrectly triggered runtime changes exercises.

Hierdurch werden die Vorteile erreicht, dass die für die-Erzeugung des einheitlichen Amtstaktes in allen Vermittlungsstellen abgeleiteten Stellgrössen ausgenutzt werden für die Einstellung von in Stufen regelbaren Laufzeitgliedern, die an den Eingängen der Phasenregelschleifen angeordnet sind und die die Laufzeitänderungen der Übertragungsstrecke kompensieren. Die maximale Verzögerungszeit der regelbaren Laufzeitglieder braucht nicht grösser zu sein als der Impulsabstand des Amtstaktes, da der Ausgleich auf Vielfache von 2s ausreichend ist.und es macht sich dadurch die Änderung einer einzelnen Übertragungsstrecke nicht im gesamten Netz bemerkbar. Es braucht also nur am Ende der ankommenden Übertragungsstrecke, deren Laufzeit sich geändert hat, eine entsprechende Pufferspeicherkapazität zur Verfügung stehen. Durch den Laufzeitausgleich wird neben der Verkleinerung der erforderlichen Speicherkapazität für die Nachrichtenübertragung erreicht, dass der durch'Nichtlinearitäten der Phasenvergleichsschaltungen verursachte Phasenjitter nahezu unterdrückt wird, weil durch die Laufzeitkompensation die Phasenbeziehung zwischen den Eingangsgrössen der Phasenverschaltung konstant bleibt. Die Anordnung erweist sich gegenüber An- und Abschaltevorgängen nahezu unempfindlich. Die Steuerung des in Stufen umschaltbaren Laufzeitgliedes am Ende jeder Übertragungsstrecke wird durch die Summe der korrespondierenden Stellgrössen der beiden Übertragungsrichtungen bewirkt. Es findet vor der Addition der beiden Stellgrössen eine Bewertung statt, durch die erreicht wird, dass für die Einstellung des regelbaren Laufzeitgliedes diejenige Stellgrösse, die auf der ankommenden Übertragungsrichtung abgeleitet wurde, einen grösseren Einfluss ausübt.This achieves the advantages that the for-generation of the uniform exchange rate in all exchanges are used for the setting of adjustable term elements in stages, which are arranged at the inputs of the phase locked loops and which change the runtime compensate for the transmission path. The maximum delay time the adjustable delay elements need not be greater than the pulse spacing of the official clock, since the compensation to multiples of 2s is sufficient. and it does as a result, the change in an individual transmission path does not change as a whole Network noticeable. So it only needs at the end of the incoming transmission link, whose runtime has changed, a corresponding buffer storage capacity To be available. In addition to reducing the required Storage capacity for message transmission reaches that of the non-linearities the phase jitter caused by the phase comparison circuits is almost suppressed, because through the delay compensation the phase relationship between the input variables the phase connection remains constant. The arrangement proves to be and shutdown processes almost insensitive. The control of the switchable in stages The delay element at the end of each transmission path is determined by the sum of the corresponding Causes manipulated variables of the two transmission directions. It takes place before the addition An evaluation of the two manipulated variables takes place through which it is achieved that for the setting of the adjustable delay element is the manipulated variable that is based on the incoming transmission direction has a greater influence.

Die Erfindung wird an Blockschaltbildern erläutert.The invention is explained using block diagrams.

Fig. 1 zeigt eine Vermittlungsstelle für binär-codierte Nachrichten, bei der der erforderliche Speicheraufwand durch stufenweisen Ausgleich der auf der Ubertragungsstrecke entstehenden Laufzeitänderungen vermindert ist.Fig. 1 shows an exchange for binary-coded messages, in which the required storage overhead is gradually compensated for on the Transmission path resulting runtime changes is reduced.

Fig. 2 dient zur Darstellung der Steuerung des Amtstaktgebers und der stufenweise durch Stellgrössen umschaltbaren Laufzeitglieder.Fig. 2 is used to illustrate the control of the office clock and the delay elements which can be switched over in stages by manipulated variables.

In Fig. 1 ist eine Vermittlungsstelle Vst dargestellt. Die zu dieser Vermittlungsstelle ankommenden Leitungen L1 ... Lk enthalten je einen Pufferspeicher S1 ... Sk, dessen Kapazität abhängig ist von den zu erwartenden Laufzeitänderungen im Netz. Die über die Leitungen übertragenen Streckentakte werden über die Taktregeneratoren R1 ... Rk entnommen und für die Steuerung des Amtstaktgebers AtG ausgenutzt, nachdem die auf den Übertragungsstrecken entstandenen Laufzeitänderungen durch die stufenweise umschaltbaren Laufzeitglieder LZ1 ... LZk ausgeglichen sind.In Fig. 1, a switching center Vst is shown. The to this Switching center incoming lines L1 ... Lk each contain a buffer memory S1 ... Sk, the capacity of which depends on the expected changes in runtime in the web. The line clocks transmitted over the lines are generated by the clock regenerators R1 ... Rk removed and used to control the public exchange clock AtG after the runtime changes that occurred on the transmission lines due to the gradual switchable delay elements LZ1 ... LZk are balanced.

In den Vermittlungsstellen Vst des Netzes erzeugen die in Fig. 2 gezeigten Einrichtungen PLLI, PLL2 die für die gegenseitige Phasenmittelung der Amtstakte der einzelnen Vermittlungsstellen notwendigen Stellgrössen. Den Amtstakt erzeugt in Fig. 2 der spannungsgesteuerte Oszillator VCO. Den Phasenvergleich zwischen dem auf einer Eingangsleitung El, E2 ankommenden Streckentakt und dem Amtstakt fühP't die-Phasenvergleichsschaltung PVi1 PV2 durch.In the exchanges Vst of the network, those shown in FIG. 2 generate Devices PLLI, PLL2 for the mutual phase averaging of the office clocks the necessary manipulated variables of the individual exchanges. Generates the clock in Fig. 2 the voltage-controlled oscillator VCO. The phase comparison between the on an input line El, E2 incoming route cycle and the Exchange rate clock carries out the phase comparison circuit PVi1 PV2.

Als Phasenvergieichsschaltung kann eine bistabilé Xippschaltung dienen. Das Ergebnis des Phasenvergleichs ist eine analoge Spannung, die in dem Tiefpass TP, TP2 gesiebt und der Summierschaltung-S zugeführt wird. Das Ausgangspotential der Summierschaltung dient als Stellgrösse für den spannungsgesteuerten Oszillator VCO. Ausserdem wird die Ausgangsspannung des einer Leitung zugeordneten Tiefpasses TPI1 TP2 in dem Codierer Codl, Cod2 in die digitale Form umgesetzt und auf dem gleichen Übertragungsweg Al, A2 wie die binär-codierten Nachrichten zu der korrespondierenden Vermittlungsstelle übertragen. Die Rückwandlung der von der korrespondierenden Vermittlungsstelle übertragenen gesiebten Ausgangsspannung des dortigen Phasenvergleichers PV übernimmt der Decodierer Decodl, Decod2, dessen Ausgangsspannung ebenfalls zur Phasenmittelung dadurch herangezogen wird, dass sie dem Summierer S t als Eingangsspannung zugeführt wird.A bistable X-trigger circuit can serve as a phase comparison circuit. The result of the phase comparison is an analog voltage in the low pass TP, TP2 sieved and the summing circuit-S is fed. The initial potential the summing circuit serves as a manipulated variable for the voltage-controlled oscillator VCO. In addition, the output voltage of the low-pass filter assigned to a line is used TPI1 TP2 in the encoder Codl, Cod2 converted into digital form and on the same Transmission path A1, A2 like the binary-coded messages to the corresponding one Transfer switching center. The conversion back from the corresponding exchange transferred filtered output voltage of the phase comparator PV there the decoder Decodl, Decod2, whose output voltage is also used for phase averaging is used in that it is supplied to the summer S t as an input voltage will.

Bei diesem Verfahren stellt sich unabhängig von den Laufzeiten der Übertragungswege und den Einschaltbedingungen im Netz ein, synchroner Amtstakt ein-, der dem arithmetischen Mittelwert der Leerlauffrequenzen der Amtstakte entspricht.This procedure is independent of the running times Transmission paths and the switch-on conditions in the network on, synchronous exchange clock on, which corresponds to the arithmetic mean of the idle frequencies of the exchange clocks.

Die Phasenvergleichsschaltungen brauchen dabei nur im Bereich von 2s linear zu arbeiten, es genügen daher hierfür bistabile Kippstufen.The phase comparison circuits only need in the range of 2s to work linearly, it is therefore sufficient for this bistable multivibrators.

Das Problem der Grösse der für die binär-codierten Nachrichten bereitzustellenden Zwischenspeicherkapazitäten wird durch Kompensation der Laufzeitänderungen gelöst. Hierfür ist an allen Leitungseingängen El, E2 aller Einrichtungen PLL je ein regelbares Laufzeitglied LZ1, LZ2 vorgesehen. Es werden für die Regelung die gefilterte Ausgangs spannung des Phasenvergleichers PV1, die eine aus dem auf der Eingangsstrecke El ankommenden Streckentakt abgeleitete Stellgrösse Jiji ist, sowie die aus dem Decodierer Decodl entnommene Spannung, die eine aus dem bei der korrespondierenden Vermittlungsstelle auf der Ausgangsstrecke Al angekommenen Streckentakt abgeleitete Stellgrösse sij ist, dem Summierer sil zugeführt, Der Summierer Sil bildet die Summe der beiden Stellgrössen +ji + +ij und gibt das Ergebnis an den Tiefpass TP11 weiter, dessen Zeitkonstante sehr gross gegenüber der Regelzeitkonstanten des Phasenmittelungssystems ist. Die nachfolgenden Schwellwertschaltungen SW11, SW12 liefern jeweils eine positive Ausgangsspannung, sobald die Eingangsgrösse einen bestimmten Schwellwert über- bzw. unterschreitet. Je nachdem, welche der beiden Schwellwertschaltungen SW11, SW12 anspricht, wird das regelbare Laufzeitglied LZ1 vergrössert oder verkleinert.The problem of the size of the messages to be provided for the binary-coded messages Intermediate storage capacities are solved by compensating for changes in runtime. For this there is a controllable one at all line inputs El, E2 of all devices PLL Term element LZ1, LZ2 provided. The filtered output voltage of the phase comparator PV1, the one from the on the input path El incoming line clock is derived manipulated variable Jiji, as well as that from the decoder Decodl taken voltage, the one from the at the corresponding exchange the control variable sij derived from the line cycle that has arrived on the output line A1 is fed to the totalizer sil, the totalizer Sil forms the sum of the two Manipulated variables + ji + + ij and forwards the result to the low-pass filter TP11, whose Time constant very large compared to the control time constant of the phase averaging system is. The following threshold value circuits SW11, SW12 each deliver a positive one Output voltage as soon as the input variable exceeds or exceeds a certain threshold value. falls below. Depending on which of the two threshold value circuits SW11, SW12 responds, the controllable delay element LZ1 is increased or decreased.

Es ist jedoch beim Betrieb eines synchronen Netzes teilweise mit einer gegenseitigen Kompensation der einzelnen Laufzeiteinflüsse zu rechnen. Durch die LaufzeitgLieder LZi, LZ2 sollen vorzugsweise die auf der jeweiligen ankommenden Übertragungsstrecke entstandenen Laufzeitänderungen ausgeglichen werden Um den richtigen Einsatz sicherzustellen, sind hierfür die Bewertungsglieder all, a12 sowie der weitere Summierer S12 vorgesehen, dem ein durch den Betragsbildner X1 aus der Stellgrösse <pji abgeleiteter positiver Absolutwert sowie ein um die sehr kleine Laufzeit ATverzögertes negatives Signal zugeführt werden. Die Bewertungsglieder all, a12 bestehen lediglich aus sich um einen geringen Betrag unterscheidenden Widerständen, die auf Grund ihrer unterschiedlichen Grösse der in der eigenen Einrichtung PLL1 abgeleiteten Stellgrösse einen Vorzug geben gegenüber der von der korrespondierenden Vermittlungsstelle übertragenen Stellgrösse. Wird trotzdem einmal die Laufzeit LZ1 in der verkehrten Richtung geändert, so vergrössert sich der Betrag von ji und es gibt dann der Summierer Sl2 einen positiven Impuls der Dauer AT ab, der in dem Verknüpfungsnetzwerk aus den UND-Schaltungen U11, U12 das über die ODER-Schaltungen 011 oder 012 zugeführte Umscha-ltesignal wieder aufhebt und damit die Umschaltung des Laufzeitgliedes LZl rückgängig macht. Bei richtiger Änderung von 4,ji entsteht dagegen am Ausgang des Summierers 12 ein negativer Impuls, der keine inhibierende Wirkung in dem Verknüpfungsnetzwerk ausübt, so dass die Einstellung des Laufzeitgliedes LZ1 erhalten bleibt.However, it is partial when operating a synchronous network with a mutual compensation of the individual runtime influences can be expected. By the transit time elements LZi, LZ2 should preferably be those on the respective incoming Transmission path resulting changes in runtime are compensated for To ensure use, the evaluation elements all, a12 and the other are to be used for this Totalizer S12 is provided, to which a value generated by the amount generator X1 from the manipulated variable <pji derived positive absolute value as well as a running time that is very short AT delayed negative signal can be supplied. The evaluation elements all, a12 consist only of resistances that differ by a small amount, which due to their different size of the PLL1 give the derived manipulated variable a preference over the corresponding one Control value transferred to the exchange. If the runtime LZ1 changed in the wrong direction, the magnitude of ji and es increases then the summer Sl2 emits a positive pulse of duration AT, which is in the linking network from the AND circuits U11, U12 that supplied via the OR circuits 011 or 012 The switchover signal cancels and thus the switchover of the delay element LZl undoes. If 4, ji is changed correctly, on the other hand, occurs at the output of the Summer 12 a negative pulse, which has no inhibitory effect in the linking network exercises, so that the setting of the term element LZ1 is retained.

Sobald die Laufzeitänderung auf der von der korrespondierenden Vermittlungsstelle ankommenden Leitung El die Grösse 2x erreicht hat, wird in dem Laufzeitglied LZ1 ein Strekkentaktimpuls unterdrückt, die Laufzeit auf 2x eingestellt und der Regelungsvorgang beginnt einen neuen Zyklus.As soon as the runtime change on the from the corresponding exchange incoming line El has reached the size 2x, is in the delay element LZ1 a line clock pulse is suppressed, the running time is set to 2x and the control process starts a new cycle.

Claims

1. Circuit arrangement for binary-coded message transmission in telecommunications networks using a clock frequency that is uniform for all exchanges, at each exchange for the generation of a clock frequency a voltage-controlled An oscillator is provided, the control voltage of which is dependent on the manipulated variables, from the phase comparison of the clock frequency of the own oscillator with the received one Line cycle both in the exchange itself and in the other exchanges are derived, characterized in that the sum of the two terminals manipulated variables (4, ji, 4, ij) derived from a transmission path to control each one switched on in the respective incoming transmission link (El), in stages switchable delay element (LZi) is used.

2. Circuit arrangement according to claim 1, characterized in that the two manipulated variables (+ ij) before their summation (sir) via their absolute size evaluating terms (all, a12) are guided through which a preference is given to those in the own device (PLL1) derived manipulated variable (+ each) compared to that of the Corresponding exchange transmitted manipulated variable (+ in) is effected.

3. Circuit arrangement according to Claims 1 and 2, characterized in that that a control network (X1, S12) is provided that has an inhibiting effect exercises on incorrectly exercised changes in maturity.

L e r s e i t e