DE2240216C3

DE2240216C3 - Generator with decadic frequency setting

Info

Publication number: DE2240216C3
Application number: DE19722240216
Authority: DE
Inventors: Günther Dr.-Ing. 7412 Eningen Hoffmann
Original assignee: Wandel U. Goltermann, 7410 Reutlingen
Filing date: 1972-08-16
Publication date: 1977-05-12

Description

Die Erfindung betrifft einen Generator mit dekadischer Frequenzeinstellung unter Verwendung eines elektronisch abstimmbaren Oszillators, dessen Regelspannung dem Ausgang eines analogen Phasenmessers entnommen ist, dessen störende Schwankung der Regelspannung unterdrückt wird und dem einerseits eine Normalfrequenzpulsspannung und andererseits eine Impulsspannung zugeführt ist, die ein Frequenzteiler liefert, der von der Oszillatorspannung über einen zwischen den Oszillator und den Frequenzteiler eingefügten lmpulsbewerter gespeist wird, dem zur Unterdrückung bzw. Einfügung jeweils eines Impulses der dem Frequenzteiler zugeführten Oszillatorspannung jeweils ein Steuerimpuls zugeführt wird, den eine einstellbare Steuerimpulsauswahlstufe liefert, die vom Frequenzteiler gespeist wird und die pro jeweils zehn im Frequenzteiler auftretende Impulse je nach ihrer Einstellung null bis neun Steuerimpulse abgibt.The invention relates to a generator with decadal frequency setting using a electronically tunable oscillator whose control voltage corresponds to the output of an analog phase meter is taken, the disturbing fluctuation of the control voltage is suppressed and on the one hand a normal frequency pulse voltage and on the other hand a pulse voltage is supplied which is a frequency divider supplies that of the oscillator voltage via a between the oscillator and the frequency divider inserted pulse evaluator is fed to the suppression or insertion of one pulse the oscillator voltage supplied to the frequency divider is supplied with a control pulse, the one adjustable control pulse selection stage, which is fed by the frequency divider and which per ten im Frequency divider emits zero to nine control pulses depending on their setting.

Derartige Generatoren dienen in der elektrischen MeB- und Nachrichtenübertragungstechnik zur Erzeugung von Wechselspannungen mit genau definierter Frequenz, die entweder unmittelbar verwendet werden oder als Überlagerungsspannung zur Frequenzsteucrung von durchstimmbaren Meß- oder Übertragungsgeräten dienen.Generators of this type are used for generation in electrical measurement and communication technology of alternating voltages with a precisely defined frequency that are either used directly or as an overlay voltage for frequency control of tunable measuring or transmission devices serve.

Aus der DT-OS 16 16 289 ist eine Vorrichtung mit einem schrittweise einstellbaren frequenzregelbaren Oszillator bekannt, dessen Steuereingang über einen Tiefpaß am Ausgang eines Phasendetektors liegt, dem die Spannung einer Bezugsfrequenzquelle und die Ausgangsspannung eines von der Oszillatorspannung fortgeschalteten Impulsfrequenzteilers zugeführt sind, dessen Teilungsvcrhältnis mittels einer ersten Einstellvorrichtung einstellbar ist. Der Ausgang des Impulsfrequenzieilers, dessen Teilungsverhältnis jeweils bei Anlegen eines Steuerimpulses vorübergehend geändert (erhöht bzw. vermindert) wird, speist einen Programminipulsgenärator, der je nach seiner wbhlwcisen Einstellung pro zehn Ausgangsimpulsen des Impulsfrequenzteilers null bis neun Steuerimpulse abgibt. Diese bekannte Vorrichtung hat die Nachteile, daß sie zufolge der unterschiedlichen Mittel für die Frequ-.nzgrob- und -feineinstellung aufwendig ist, daß Störabstand und Einschwingzeit nicht befriedigen und daß sie sich nicht für hohe Frequenzen eignet.From the DT-OS 16 16 289 a device with a step-by-step adjustable frequency controllable is Known oscillator whose control input is via a low-pass filter at the output of a phase detector, the the voltage of a reference frequency source and the output voltage of one of the oscillator voltage advanced pulse frequency divider are supplied, whose division ratio by means of a first setting device is adjustable. The output of the pulse frequency generator, whose division ratio is temporarily changed when a control pulse is applied (increased or decreased), feeds a program pulse generator, depending on its optional setting per ten output pulses of the pulse frequency divider emits zero to nine control pulses. This known device has the disadvantages that they result of the different means for the frequencies -fine adjustment is complex, that the signal-to-noise ratio and settling time are not satisfactory and that they are not suitable for high frequencies.

Aus der US-PS 34 41 870 ist ein anderer einstellbarer Generator bekannt, bei dem das Frequenzteilerverhall· nis entsprechend der gewünschten Generatorfrequenz an Koinzidenzschaltungen voreinstellbar ist, die den einzelnen Stufen des dekadischen, in mehrere dekadisch abgestufte Bereiche unterteilten Frequenzteilers zugeordnet sind und die bei ihrem gemeinvimen Ansprechen einerseits die Rückstellung der Frequenz·- teilerstufen und andererseits die Abgabe eines Impulses an den Phasenmesser bewirken, und bei dem ein niederfrequenter Interpolationsoszillator die Einstellung der der schnellsten Frequenzteilerstufe zugeordneten Koinzidenzschaltung bei einem durch die Frequenz des Interpolationsoszillators bestimmten Anteil einer pro Zeiteinheit ablaufenden Anzahl von Frequenzteilerzyklen um eine Einheit erhöht, wodurch das über die Zeiteinheit gemittelte Frequenzteilerverhältnis beeinflußt wird.From US-PS 34 41 870 another is adjustable Known generator in which the frequency divider reverberation corresponds to the desired generator frequency can be preset at coincidence circuits, the individual stages of the decadic, in several decadic graded areas are assigned to subdivided frequency divider and which in their common vimen Responding on the one hand, the resetting of the frequency divider stages and, on the other hand, the delivery of a pulse effect on the phase meter, and in which a low-frequency interpolation oscillator makes the setting the coincidence circuit assigned to the fastest frequency divider stage for one by the frequency of the interpolation oscillator, a certain portion of a number of frequency division cycles per unit of time increased by one unit, which affects the frequency divider ratio averaged over the time unit will.

Diese bekannte Anordnung hat die Nachteile, daß sie zufolge der unterschiedlichen Mittel für die Frequenzgrob- und -feinverstellung sowie der Verwendung einer bei Vorliegen eines entsprechenden Signals gegenüber ihrem jeweils eingestellten Wert um eine Einheit verstellbaren Koinzidenzschaltung aufwendig ist, daß das Teilerverhältnis pro Teilerzyklus nur um eine Einheit erhöht werden kann, daß der verwendete Interpolationsoszillator keinen Übertrag gestattet (z. (z. B. 1,001 kHz) und nicht dekadisch einstellbar ist, daß Störabstand und Einschwingzeit nicht befriedigen und daß sie sich nicht für hohe Frequenzen eignet.This known arrangement has the disadvantages that, as a result of the different means for the coarse frequency and fine adjustment as well as the use of an opposite when a corresponding signal is present their respective set value by one unit adjustable coincidence circuit is expensive that the division ratio per division cycle can only be increased by one unit that the one used Interpolation oscillator does not allow a carry (e.g. 1,001 kHz) and it cannot be set in decadic terms S / N ratio and settling time are unsatisfactory and that they are not suitable for high frequencies.

Aus der DT-AS 14 66 129 ist eine Anordnung zur Stabilisierung der Frequenz eines frequenzgeregelten Oszillators auf einstellbare Werte, dessen Steueremgang am Ausgang eines Phasendetektors liegt, dem die Spannung einer Bezugsfrequenzquelle und die Ausgangsspannung eines Impulsfrequenzteilers zugeführt sind, dessen Teilungsverhältnis mittels einer auch eine Frequenzanzeigevorrichtung steuernden Einstellvorrichtung einstellbar ist, bekannt. Dem Impulsfrequenzteiler wird die Ausgangsfrequenz des Oszillators zwecks Bildung eines festen Frequenzversatzes zwischen der tatsächlich vom Oszillator erzeugten Frequenz und der zur Anzeige gelangenden Frequenz, wie er beispielsweise in Übertragungsempfängern in Höhe der ZF zwischen der empfangenen Frequenz und der Ortsoszillatorfrequenz auftritt, über eine Torschaltung zugeführt, die die Impulszufuhr periodisch wahrend einer von einem Hilfszähler mit festem, den Frequenzversatz bestimmenden Teilungsverhähnis bestimmten Anzahl von Impulsperioden unterbricht.From the DT-AS 14 66 129 an arrangement for stabilizing the frequency of a frequency-controlled Oscillator to adjustable values whose control output is at the output of a phase detector to which the Voltage of a reference frequency source and the output voltage of a pulse frequency divider are, its division ratio by means of a setting device which also controls a frequency display device is adjustable, known. The output frequency of the oscillator is used for the purpose of the pulse frequency divider Formation of a fixed frequency offset between the frequency actually generated by the oscillator and the frequency to be displayed, as it is, for example, in transmission receivers in the amount of the IF occurs between the received frequency and the local oscillator frequency, fed via a gate circuit, which the pulse supply periodically during one of an auxiliary counter with a fixed, the frequency offset determining the division ratio interrupts a certain number of pulse periods.

Aus der DT-PS 9 19 652 ist eine PLL-Schahung bekannt, in deren Rückführung ein Tiefpaß angeordnet ist. dessen Zeitkonstantc für kleine Sptinnungsänderungen groß und für grcUe Spannungsänderungen klein ist.From DT-PS 9 19 652 a PLL-Schahung is known, in the return of which a low-pass filter is arranged is. its time constantc for small spinning changes large and small for large voltage changes.

Der Erfindung liegt die Aufgabe zugrunde, einen Generator der eingangs genannten Art anzugeben, bei dem mit einfachen Mitteln das in der Zeiteinheit auftretende mittlere Teilungsverhültnis ohne Zuhilfenahme einer um eine Einheit verstellbaren Koinzidenzschaltung in weiten Grenzen auf dieselbe Weise und mit denselben Mitteln geändert werden kann, ohne daß durch nichiharmonischc Steuerimpulse erzeugte Störfrequenzlinien auftreten und ohne daß der Generator zu langsam einschwingt.The invention is based on the object of specifying a generator of the type mentioned at the beginning the mean division ratio occurring in the time unit with simple means without assistance a coincidence circuit adjustable by one unit within wide limits in the same way and with the same means can be changed without interference frequency lines generated by non-harmonic control pulses occur and without the generator settling in too slowly.

Die Erfindung löst diese Aufgabe durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Mittel.The invention solves this problem by what is specified in the characterizing part of claim 1 Medium.

Auf diese Weise kann das wirksame Impulsteilerverhiiltnis des zwischen dem Ausgang des Oszillators und de."1 Eingang des Phasenmesscrs eingeschalteten Frequenzteilers bei geeigneter Aufbereitung der Steuerimpulse sowohl um ganz/ahlige Werte als auch um gebrochene, vorzugsweise dezimal gebrochene Werte vergrößert bzw. verkleinert werden, und der Generator schwingt flink em, ohne unzulässige Störfreqtienzlinicn zu erzeugen.In this way the effective pulse divider ratio switched on between the output of the oscillator and the "1" input of the phase measuring device Frequency divider with suitable processing of the control pulses by whole / multiple values as well are increased or decreased by fractional, preferably decimally fractional values, and the Generator swings swiftly without impermissible Störfreqtienzlinicn to create.

Eine vorteilhafte Ausführung der Erfindung ergibt sich mit den Mitteln des Anspruchs 2. Dabei liegt am Pingang der Frequcn7tcilerkette unmittelbar eine derAn advantageous embodiment of the invention results from the means of claim 2. It is on Input of the frequency chain directly one of the

beiden dem Phasenmesser zugeführten Impulsspannungen an. Aul' diese Weise liegen die Wiederholungsfrequenzen der von den einzelnen Impulsauswahlsiufen gelieferten Steuerimpulse in unterschiedlichen dekadisch abgestuften Frequenzbereichen.two pulse voltages supplied to the phase meter. In this way are the repetition frequencies of the control pulses supplied by the individual pulse selection stages in different decadic graduated frequency ranges.

Line wehere vorteilhafte Ausführung der Erfindung ergibt sich mit den Mitteln des Anspruchs 3. Dabei werden den einzelnen Slufeneingängcn der Frequenzteilerkette von den ihnen jeweils zugeordneten Impulsauswahlstufen (harmonische) Impulsfolgen zügeführt, die alle im selben, die Frequenz der dem Phasenmesser zugeführten Impulsspannung als Grundfrequenz enthaltenden dekadisch abgestuften Frequenzbereich liegen.Line wehere advantageous embodiment of the invention results from the means of claim 3. Here are assigned to the individual slave inputs of the frequency divider chain Pulse selection stages (harmonic) pulse trains, all in the same, the frequency of the dem Phase meter supplied pulse voltage as a base frequency containing decadic frequency range lie.

Eine bei der letztgenannten Ausführung der Erfindung anwendbare Weiterbildung ergibt sich mit den Mitteln des Anspruchs 4. Auf diese Weise kann mit vergleichsweise langsamen Steuerimpulsen, die in dem dekadisch abgestuften Frequenzbereich liegen, der die Frequenz der dem Phasenmesser zugeführten Impulsspannung als Grundfrequenz enthält, die Oszillatorfrequenz in Frequenzschritten eingestellt werden, die um die Zehnerpotenzen höher sind, die dem Teilungsverhältnis der dekadischen Teiler entsprechen, die zwischen dem entsprechenden Impulsbewerter und dem die Steuerimpulsauswahlstufen speisenden und die Impulsspannung für den Phasenmesser liefernden dekadischen Teiler liegen.One in the latter embodiment of the invention Applicable development results from the means of claim 4. In this way, with comparatively slow control pulses that are in the decadic frequency range that the Contains the frequency of the pulse voltage fed to the phase meter as the base frequency, the oscillator frequency can be set in frequency steps that are higher by the powers of ten that correspond to the division ratio of the decadic divisors between the corresponding momentum weighting unit and the die Control pulse selection stages supply and the pulse voltage for the phase meter supplying decadic Divider lie.

Eine andere Weiterbildung der Erfindung ergibt sich mit den Mitteln des Anspruchs 5. Auf diese Weise läßt sich auch bei sehr hohen Frequenzen, bei denen sich die Laufzeit der verwendeten Schaltungsstufen bemerkbar macht, sicherstellen, daß Steuerimpulse auch dann zur Wirkung gelangen, wenn sie ganz oder teilweise mit dem Impulsbewerter zugeführten Impulsen koinzidieren, die von der Oszillatorspannung herrühren.Another development of the invention results from the means of claim 5. In this way even at very high frequencies at which the running time of the circuit stages used is noticeable make sure that control impulses also have an effect if they are wholly or partially with coincide pulses fed to the pulse evaluator, which originate from the oscillator voltage.

Eine andere Weiterbildung der Erfindung ergibt sich mit den Mitteln des Anspruchs 7. Auf diese Weise gelingt die Erzeugung einer Kompensationsspannung, die einen zur jeweils erzeugten Störspannung störende Schwankung der Regelspannung gegensinnigen zeitlichen Verlauf aufweist.Another development of the invention results from the means of claim 7. In this way succeeds in generating a compensation voltage that interferes with the interference voltage generated in each case Fluctuation of the control voltage has opposite time course.

Eine andere Weiterbildung der Erfindung ergibt sich mit den Mitteln des Anspruchs 9. Auf diese Weise wird der Analogspeicher des Phasenmessers zum Speichern der Kompensationsspannung mitverwendet.Another development of the invention results from the means of claim 9. In this way the analog memory of the phase meter is also used to store the compensation voltage.

Eine andere Weiterbildung der Erfindung ergibt sich mit den Mitteln des Anspruchs 10. Auf diese Weise läßt sich eine in weiten Bereichen der Oszillatorfrequenz exakte Kompensationsspannung erzeugen.Another development of the invention results from the means of claim 10. In this way, can A compensation voltage that is exact over a wide range of the oscillator frequency can be generated.

Eine andere Weiterbildung der Erfindung ergibt sich mit den Mitteln des Anspruchs 11. Auf diese Weise läßt sich auf einfache Weise eine genaue Frequenzbewertung vornehmen.Another development of the invention results from the means of claim 11. In this way make an accurate frequency weighting in a simple way.

Eine andere Weiterbildung der Erfindung ergibt sich mit den Mitteln des Anspruchs 12.Another development of the invention results from the means of claim 12.

Weitere vorteilhafte Ausbildungen der Erfindung sind in den Ansprüchen 6.8,13 und 14 angegeben.Further advantageous developments of the invention are given in claims 6.8, 13 and 14.

In der Fig. 1 der Zeichnung ist ein vereinfachtes Blockschaltbild eines mit einem Impulsbewerter und einer Phasenregelschleife versehenen elektronisch abstimmbaren Oszillators schematisch dargestellt.In Fig. 1 of the drawing is a simplified block diagram of one with a pulse weighting device and a phase-locked loop provided electronically tunable oscillator shown schematically.

In den weiteren Figuren der Zeichnung ist die Erfindung an Hand von Einzelheiten und Ausführungsbeispielen schematisch dargestellt. Hierbei zeigt In the further figures of the drawing, the invention is shown schematically on the basis of details and exemplary embodiments. Here shows

Fig. 2 ein Blockschaltbild eines ersten Ausführungsbcispiels der Erfindung das eine bei der Anordnung gemäß Fig 1 zur Anwendung gelangenden Impulsspeicher- und -abrufschaltung darstellt,2 shows a block diagram of a first exemplary embodiment of the invention the one used in the arrangement according to FIG. and call-up circuit represents,

F i g. 3 ein vereinfachtes Blockschaltbild eines zweitei Aiisführungsbeispiels mit aus der Oszillaiorfrequen abgeleiteten harmonischen und nichtharmonischen, au einer Sammelschiene liegenden Steuerimpulsen.F i g. 3 is a simplified block diagram of a two-part Aiisführung example with from the Oszillaiorfrequen derived harmonic and non-harmonic control pulses lying on a busbar.

Fig.4 ein vereinfachtes Blockschaltbild eines drittel Ausführungsbeispiels mit aus der Normalfrequcn; abgeleiteten Steuerimpulsen,Figure 4 is a simplified block diagram of a third Embodiment with from the normal frequency; derived control pulses,

Fig. 5 ein vereinfachtes Blockschall bild eines viertel Ausführungsbeispiels mit aus der Oszillatorfrequen; abgeleiteten harmonischen und nichtharmonischen bzw aus. der Normalfrequenz abgeleiteten nichtharmoni sehen Steuerimpulsen, undFig. 5 is a simplified block sound image of a quarter Embodiment with from the oscillator frequencies; derived harmonic and non-harmonic or out. the normal frequency derived non-harmonics see control pulses, and

Fig.6 ein ausführlicheres Blockschaltbild der ii Fig. 5 dargestellten Anordnung mit zusätzlicher Frequenzteilern und Impulsbewertern.6 shows a more detailed block diagram of ii Fig. 5 shown arrangement with additional frequency dividers and pulse weighters.

Der in Fig. 1 dargestellte elektronisch abstimmbar» Oszillator !,dessen Frequenz von der einer spannungs abhängigen Kapazität über einen Tiefpaß zuführbarer Regelspannung abhängt, die einem analogen Phasen messer 3 entnommen ist, liefert seine Ausgangsspan nung einerseits an eine Ausgangsklemme 4 de Generators und andererseits über einen Impulsbcwer ter 5 an den Eingang eines Frequenzteilers 6 mi einstellbarem Teilungsverhältnis n. Den Eingängen de! Phasenmessers 3 ist einerseits die Ausgangsspannun^ des einstellbaren Frequenzteilers 6 und andererseits di< Ausgangsspannung einer Normalfrequenzquelle 7 züge führt. Die so gebildete Frequenzregelschleife erzeugt ar der Ausgangsklemme 4 eine Frequenz, die einem derr wirksamen Frequenzteilungsverhältnis π des Frequenz teilers 6 entsprechenden Vielfachen der Frequenz dei Normalfrequenzquelle 7 entspricht.The electronically tunable oscillator shown in FIG. 1, the frequency of which depends on the control voltage which can be fed to a voltage-dependent capacitance via a low-pass filter and which is taken from an analog phase meter 3, supplies its output voltage on the one hand to an output terminal 4 of the generator and on the other a Impulsbcwer ter 5 to the input of a frequency divider 6 with adjustable division ratio n. The inputs de! Phase meter 3 is on the one hand the output voltage of the adjustable frequency divider 6 and on the other hand di <output voltage of a normal frequency source 7 leads. The frequency control loop formed in this way generates a frequency at the output terminal 4 which corresponds to a multiple of the frequency of the standard frequency source 7 corresponding to the effective frequency division ratio π of the frequency divider 6.

Der Impulsbewerter 5 unterdrückt für jeden dci Steuerklemme 8^r zugeführten Steuerimpuls einer Impuls der aus der Oszillatorspannung abgeleiteten dem Frequenzteiler 6 zugeführten Impulsspannung. wa* zur Folge hat, daß das wirksame Impulsteilungsverhält nis des Frequenzteilers 6 gegenüber dem an ihm eingestellten Wert π um die Anzahl der pro Durchlaul des Frequenzteilers 6 an der Steuerklemme 8 zugeführ ten Steuerimpulse steigt.The pulse evaluator 5 suppresses a pulse of the pulse voltage derived from the oscillator voltage and fed to the frequency divider 6 ^{for each control pulse supplied to the control terminal 8 r.} wa * has the consequence that the effective pulse division ratio of the frequency divider 6 increases compared to the value π set on it by the number of control pulses supplied to the control terminal 8 per passage of the frequency divider 6.

Wenn beispielsweise die Normalfrequenzquelle 7 eine Normalfrequenz 100 kHz liefert, der Frequenzteiler 6 einen Teilungsfaktor von /7=20 besitzt und der Steuerklemme 8 pro Sekunde 5-10⁵ Steuerimpulse zugeführt werden, beträgt die Frequenz der an der Klemme 4 liegenden Generatorausgangsspannung 2.5MHz. Dieselbe Frequenz von 2,5 MHz ließe sich aber auch an der Klemme 4 bei anderen Einstellungen erzeugen, z. B. dadurch, daß der Frequenzteiler 6 ein Frequenzteilungsverhältnis von /7= 24 hätte und der Steuerklemme 8-1Ο⁵ Steuerimpulse pro Sekunde zugeführt würden. Bei einer derartigen Anordnung tritt die Schwierigkeit auf, daß die der Klemme 8' zuzuführenden Steuerimpulse eine genaue Phasenlage bezüglich der von der Klemme 4 zugeführten Oszillatorspannung aufweisen müssen, damit sie sicher zur Wirkung gelangen.If, for example, the standard frequency source 7 supplies a standard frequency of 100 kHz, the frequency divider 6 has a division factor of / 7 = 20 and the control ^{terminal 8 receives 5-10 5} control pulses per second, the frequency of the generator output voltage at terminal 4 is 2.5 MHz. The same frequency of 2.5 MHz could also be generated at terminal 4 with other settings, e.g. B. in that the frequency divider 6 would have a frequency division ratio of / 7 = 24 and the control terminal 8-1Ο ⁵ control pulses per second would be fed. With such an arrangement, the problem arises that the control pulses to be fed to terminal 8 'must have an exact phase position with respect to the oscillator voltage fed to terminal 4, so that they can reliably take effect.

Beim ersten Ausführungsbeispiel (F i g. 2) sorgt daher eine zwischen den Impulsbewerter 5 und die Steuerklemme 8 eingeschaltete Impulsspeicher- und -abrufschaltung (11 bis 16) dafür, daß Steuerimpulse in einer mit Bezug auf die aus der Oszillatorspannung abgeleiteten Impulse beliebigen zeitlichen Lage zugeführt werden können.In the first exemplary embodiment (FIG. 2) there is therefore one between the pulse evaluator 5 and the control terminal 8 switched on pulse storage and retrieval circuit (11 to 16) for the fact that control pulses in a with reference to the pulses derived from the oscillator voltage, any time position is supplied can be.

Der Tiefpaß 2 ist in die Regeispannungsleitung eingefügt, um die auftretende störende Schwankung derThe low-pass filter 2 is inserted into the control voltage line to avoid the disturbing fluctuation of the

Regelspannung zu unterdrücken, die bei der Verarbeitung von Steuerimpulsen auftritt, die zu der aus der Oszillatorfrcquenz abgeleiteten Impulsspannung niehtharmonisch liegen und z. B. von einer nicht näher dargestellten Impulsquelle mil frei einstellbarer Impulsfrequenz geliefert werden.Suppress control voltage when processing of control pulses occurs which are not in harmony with the pulse voltage derived from the oscillator frequency lie and z. B. from a pulse source, not shown, mil freely adjustable pulse frequency to be delivered.

Die Impulsspeicher- und -abrufschaltung 9 ist mit dem lmpulsbewertei-5 zusammengefaßt und zwischen einen an der Ausgangsklemme 4 des; Generators liegenden, schmale Nadelimpulse erzeugenden Impulsformer 10 und dem einen Eingang des Phasenmessers vorgeschalteten binären bzw. dekadi^cchen Frequenzteiler 6 eingeschaltet. Sie besteht aus einem UND-Gatter ti, dessen Ausgang mit dem Eingang des Teilers 6 und dessen einer Eingang über eine Verzögerungs-(Laufzeit-)glied 12 mit dem Ausgang des Impulsformers 10 verbunden ist, der gleichzeitig an den ersten Eingängen eines zweiten und dritten UND-Gatters 13 bzw. 14 liegt. Je ein Ausgang der beiden UND-Gatter 13, 14 liegt an einem der beiden Eingänge eines ersten Flip-Flops 15, dessen erster Ausgang am zweiten Eingang des ersten UND-Gatters 11 und dessen zweiter Ausgang an einem Impulseingang eines zweiten Flip-Flops 16 liegt, dessen /weiter Eingang mit der Stcuerklemme 8 verbunden ist. Der Ausgang des zweiten Flip-Flops 16 ist mit einem negierten Eingang des zweiten UND-Gatters 13 und mit einem zweiten Eingang des dritten UND-Gatters 14 verbunden.The pulse storage and retrieval circuit 9 is combined with the pulse weighting unit 5 and between one at the output terminal 4 of the; Generator located, narrow needle pulse generating pulse shaper 10 and the binary one input of the phase meter upstream and turned dekadi ^c chen frequency divider. 6 It consists of an AND gate ti, the output of which is connected to the input of the divider 6 and one input of which is connected via a delay (transit time) element 12 to the output of the pulse shaper 10, which is simultaneously connected to the first inputs of a second and third AND gate 13 or 14 is located. One output of the two AND gates 13, 14 is connected to one of the two inputs of a first flip-flop 15, the first output of which is connected to the second input of the first AND gate 11 and the second output of which is connected to a pulse input of a second flip-flop 16 whose / other input is connected to control terminal 8. The output of the second flip-flop 16 is connected to a negated input of the second AND gate 13 and to a second input of the third AND gate 14.

Wenn kein Steuerimpuls an der Sieuerklcmme 8 anliegt, führt der linke Ausgang des Flip-Flops 15 ein »Vorbereitungssignal«, so daß Nadelimpulse des Impulsformers 10 über das UND-Gatter 11 zum Teiler 6 verzögert gelangen können. Erscheint nun an der Steuerklcmme 8 ein Steuerimpuls, so wirft dieser das Flip-Flop 16 so. daß an dessen rechtem Ausgang ein Ausgangssignal erscheint, das das UND-Gatter 14 vorbereitet und das UND-Gatter 13 sperrt. Der nächste Nadelimpuls wirft daher das Flip-Flop 15. das seinerseits das Flip-Flop 16 zurückstellt. Da dabei infolge des Verzögerungsgliedes 12 das Vorbereitungssignal am linken Ausgang des Flip-Flops 15 verschwindet, bevor der Nadelimpuls verzögert am UND-Gatter 11 eintrifft, wird dieser eine Nadelimpuls nicht /um Teiler 6 durchgelassen.If there is no control pulse at the control terminal 8 is present, the left output of the flip-flop 15 carries a "preparation signal" so that needle pulses of the pulse shaper 10 can reach the divider 6 via the AND gate 11 with a delay. Now appears on the Control terminal 8 sends a control pulse, it throws the flip-flop 16 like this. that at its right exit a The output signal appears, which prepares the AND gate 14 and blocks the AND gate 13. The next A needle pulse therefore throws the flip-flop 15, which in turn resets the flip-flop 16. As a result of the Delay element 12, the preparation signal at the left output of the flip-flop 15 disappears before the needle pulse arrives at AND gate 11 with a delay, this one needle pulse is not allowed through / by divider 6.

Erscheint kein weiterer Steuerimpuls an der Steuerklemme 8. so wirft der nächste Nadelimpuls über das UND-Gatter 13. an dem die Sperrbedingung zufolge der Rückstellung des Flip-Flops 16 fehlt, das Flip-Flop 15, das wieder sein »Vorbereitungssignal« an das UND-Gatter U anlegt und den danach verzögert eintreffenden Nadelimpuls zum Zähler 6 durchläßt. Es wird dabei also nur ein Nadelimpuls unterdrückt.If no further control pulse appears on control terminal 8, the next needle pulse is thrown over the AND gate 13. on which the blocking condition is absent due to the resetting of the flip-flop 16, the flip-flop 15, which again applies its "preparation signal" to the AND gate U and then delays it the incoming needle pulse to the counter 6 passes. So only one needle pulse is suppressed.

Erscheint aber unmittelbar nach dem ersten Steuerimpuls ein zweiter, so wirft dieser in gleicher Weise wie zuvor das soeben zurückgestellte Flip-Flop 16 erneut in die Lage, in der es das UND-Gatter 14 vorbereitet und das UND-Gatter 13 sperrt, so daß auch noch cm zweiter, unmittelbar auf den bereits zuvor unterdrückten Nadelimpuls folgender Nadelimpuls nicht zum Teiler 6 durchgelassen wird.But if a second one appears immediately after the first control impulse, it throws in the same way as previously the just reset flip-flop 16 again in the position in which it prepares the AND gate 14 and the AND gate 13 blocks, so that cm second needle pulse immediately following the needle pulse that was already suppressed before Divider 6 is passed.

Das zweite Ausführungsbeispiel (Fig. 3) unterscheidet sich vom -ersten Ausführungsbeispiel durch den in der Regelleitung liegenden Tiefpaß, dessen Zeitkon stante durch Hinzufügen antiparalleler Dioden 17 fur kleine Spannungsänderunsen groß und für große *> Spannungsänderunpen klein gemacht ist, und w eiterhin wesentlich durch Hinzufügen einer Anordnung zur f-.rzcueune einer einstellbaren Anzahl an die Klemme 8 gelangender Steuerimpulse.The second embodiment (Fig. 3) differs from the first embodiment through the low-pass filter lying in the control line, whose Zeitkon constant by adding anti-parallel diodes 17 for small voltage changes large and for large *> Tension changes have been made small, and continue to do so essentially by adding an arrangement to the f-.rzcueune of an adjustable number on terminal 8 incoming control impulses.

Diese Anordnung enthält eine Frcqucn/.teilerkctie mit einem vom Impulsbcwerier 5 fortgeschalteten binären Teiler 6a und drei binär kodierten Dezimallei· lern 66, 18, 19. Der innerhalb der Kette liegende Ausgang I8;ides ersten Dc/.imalieilers 6b liefert an den Phasenmesser 3 die aus der Os/.illaiorspanntmg abgeleitete Pulsspannung. Aus allen drei Dezimalteilern 6b, 18, 19 können über einstellbare Sieuerimpulsaus wahlschaltungen 20, 21, 22 während eines Durchlaufs der von ihnen gebildeten Teilkeite jeweils null bis neun Steuerimpulse ausgeblendet werden und über eine gemeinsame Sammelschiene 23 der Steuerklemme 8 des (z. B. als Impulsunlerdrücker arbeitenden) Impulsbewerters 5 zugeführt werden. Die aus dem Dez.imalteiler 66 entnommenen Steuerimpulse sind dabei harmonisch, und die den Dczimalteilcrn 18, 19 entnommenen Steuerimpulse sind nichtharmonisch zur Oszillatorfrequenz. This arrangement contains a sequence divider with a binary divider 6a, which is advanced by the pulse converter 5, and three binary-coded decimal conductors 66, 18, 19. The output I8, located within the chain, of the first divider 6b supplies the phase meter 3 the pulse voltage derived from the os / .illaiors tension. From all three decimal dividers 6b, 18, 19, adjustable Sieuerimpulsaus selection circuits 20, 21, 22 can be used to mask out zero to nine control pulses during a cycle of the divisions formed by them and transfer them to the control terminal 8 of the (z. B. as Impulsunlerdrucker working) impulse evaluator 5 are fed. The control pulses taken from the decimal divider 66 are harmonic, and the control pulses taken from the decimal divider 18, 19 are non-harmonic to the oscillator frequency.

Die Steuerimpulswahlschaltungen 20, 21, 22 bestehen im Prinzip jeweils aus vier nicht näher dargestellten Schaltern, die einerseits mit der Sammelschiene 23 und andererseits jeweils mit einem Ausgang einer der vier Binärstufen eines der Dez.imalteiler 6i>, 18,19 verbunden und über von Hand einstellbare Betätigungsorgane oder über elektrische Steuerleitungen in solchen Kombinationen betätigbar sind, daß sie pro Durchlauf ihres Dezimalteilers wahlweise null bis neun Steuerimpulse zur Sammelschiene 23 durchlassen.The control pulse selection circuits 20, 21, 22 each consist in principle of four not shown in detail Switches, on the one hand with the busbar 23 and on the other hand each with an output of one of the four Binary levels of one of the decimal divisors 6i>, 18,19 connected and via manually adjustable actuators or via electrical control lines in such combinations can be actuated that they optionally zero to nine control pulses per pass of their decimal divider let through to busbar 23.

Das dritte Ausführungsbeispiel (Fi g. 4) unterscheidet sich vom zweiten im wesentlichen dadurch, daß die Frequenzteilerkette 24,18,19 von einer frequenzgenauen Impulsspannungsquelle Ta angesteuert wird, deren Impulsfrequenz ein dezimales Vielfaches der dem Phasenmesser 3 zugeführten Normalfrequenz ist. so daß also auf der Sammelschiene 23 Steuerimpulse erscheinen, die im noch nicht synchronisierten Zustand sämtlich nichtharmonisch zur Oszillatorfrcquenz liegen. Daher ist auch dort zwischen die Sammelschiene 23 und den lmpulsbewerter 5 wie beim zweiten Ausführungsbeispiel eine Impulsspeicher- und -abrufschaltung 9 eingeschaltet.The third embodiment (Fi g. 4) differs from the second essentially in that the frequency divider chain 24, 18, 19 is controlled by a frequency-accurate pulse voltage source Ta , the pulse frequency of which is a decimal multiple of the normal frequency supplied to the phase meter 3. so that control pulses appear on the busbar 23 which, in the not yet synchronized state, are all non-harmonic to the oscillator frequency. A pulse storage and retrieval circuit 9 is therefore also connected there between the busbar 23 and the pulse evaluator 5, as in the second exemplary embodiment.

Das vierte Ausführungsbeispiel (F i g. 5) unterscheidet sich vom zweiten Ausführungsbeispiel im wesentlichen dadurch, daß diejenigen Steuerimpulse, deren Folgefrequenz nichl größer als die Normalfrequenz ist. dem Ausgang einer dekadischen Frequenzteilerkette entnommen sind, deren Frequenzteilerstufen 26, 27, 28 das Teilungsverhältnis 10:1 haben und die über Steuerim-Dulsauswahlschaltungen 29, 30, 31 ansteuerbar sind, deren Eingänge mit den Ausgängen eines binär kodierten Dezimalteilers 6b, dem ein Binärteiler 6a vorgeschaltet ist. parallel verbunden sind. Der Dezimalteiler 6fc liefert an einem Ausgang eine der beiden dem Phasenmesser 3 zugeführten Pulsspannungen. Zwischen den dekadischen Frequenzteilerstufen 26, 27, 28 sind Antikoinzidenzschaltungen 32, 33 vorgesehen, die verhindern, daß Ausgangsimpulse der Impulsauswahlschallungen 29,30 mit Übertragsimpulsen der Kette 27, 28 koinzidieren.The fourth exemplary embodiment (FIG. 5) differs from the second exemplary embodiment essentially in that those control pulses whose repetition frequency is not greater than the normal frequency. are taken from the output of a decadic frequency divider chain, the frequency divider stages 26, 27, 28 of which have the division ratio 10: 1 and which can be controlled via control pulse selection circuits 29, 30, 31, the inputs of which are connected to the outputs of a binary coded decimal divider 6b, to which a binary divider 6a is upstream. are connected in parallel. The decimal divider 6fc supplies one of the two pulse voltages supplied to the phase meter 3 at an output. Anticoincidence circuits 32, 33 are provided between the decadic frequency divider stages 26, 27, 28, which prevent output pulses of the pulse selection sounds 29, 30 from coinciding with carry pulses of the chain 27, 28.

Außerdem liegt am BCD-Teiler 6b eine vierte Steucnmpulsauswahlschaltung 34, deren Steuerimpulse iber eine weitere Antikoinzidenzschaltung 35 zusammen mit den Steuerimpulsen der Kette von Frequenzteilerstufen 26, 27, 28 der dem lmpulsbewerter 5 vorgeschalteten Impulsspeicher- und -abrufschaltung 9 zugeführt werden. Die Folgefrequenz der Steuerimpulse aus der vierten Steuerimpulsauswahlschaltung 34 istIn addition, there is a fourth at the BCD divider 6b Control pulse selection circuit 34, whose control pulses are combined via a further anti-coincidence circuit 35 with the control pulses of the chain of frequency divider stages 26, 27, 28 of the pulse evaluator 5 upstream pulse storage and retrieval circuit 9 are supplied. The repetition frequency of the control pulses from the fourth control pulse selection circuit 34

709 619/193709 619/193

größer als die Normalfrequenz f\. so daß die vierte Stcuerimpulsauswahlschaltung 34 die Oszillatorfrequcnz auf verschiedene ganzzahlige Vielfache der Nornialfrcqueriz /^einzustellen gestattet.greater than the normal frequency f \. so that the fourth control pulse selection circuit 34 allows the oscillator frequency to be set to various integer multiples of the normal frequency.

Beim vierten Ausführungsbeispiel (1 ι g. 5) lassen sich. wenn die dem Phasenmesser zugeführte Normalfrequcnz fs 100 kHz beträgt, die Teiler 6b. 26, 27 und 28 jeweils ein Teilung'verhältnis von 10:1 aufweisen, der Teiler 6a ein Teilungsverhältnis von 2:1 besitzt und die Impulsbewertungsschaltung 5 pro Steuerimpuls einen Oszillatorimpuls unterdrückt, Osziilatorfrequenzen von 2.0000 MHz bis, 2,9999 MUz einstellen, und zwar an der Impulsauswahlschaltung 31 in neun 100-Hz-Schritten, an der Impulsauswahlschaltung 30 in neun 1-kHz-Schritten, an der ImpulsauswaMschaltung 29 in neun 10-kHz-Schritten und an der Impuisauswahlschaltung 34 in neun 0,1-MHz-Schritten. Die Impulsauswahlschaltungen 34 und 29 bis 31 können mittels Kodierschalter oder mittels Steuerleitungen 36 eingestellt werden, und sie können nach dem Schema 12 4 2 oder 12 4 8 kodiert sein, so daß jedle Impuisauswahlschaltung an ihren vier Ausgängen 1,2,4 und 2 bzw. 8 Impulse abgibt.In the fourth embodiment (1 ι g. 5) can. when fed to the phase meter Normalfrequcnz fs is 100 kHz, the divider 6b. 26, 27 and 28 each have a division ratio of 10: 1, the divider 6a has a division ratio of 2: 1 and the pulse evaluation circuit 5 suppresses one oscillator pulse per control pulse, set oscillator frequencies from 2.0000 MHz to 2.9999 MUz, namely to the pulse selection circuit 31 in nine 100 Hz steps, to the pulse selection circuit 30 in nine 1 kHz steps, to the pulse balance circuit 29 in nine 10 kHz steps and to the pulse selection circuit 34 in nine 0.1 MHz steps. The pulse selection circuits 34 and 29 to 31 can be set by means of coding switches or by means of control lines 36, and they can be coded according to the scheme 12 4 2 or 12 4 8, so that each pulse selection circuit at its four outputs 1, 2, 4 and 2 or Emits 8 pulses.

Das vierte Ausführungsbeispiel läßt sich in Anlehnung an das zweite Ausführungsbeispiel auch in der Weise abwandeln, daß die Steuerimpulsauswahlschaltungen 34, 29, 30 und 31 statt an Ausgänge des Dezimalteilers 6έ> an Ausgänge 37 eines Dezim.ilteilers 38 angeschlossen sind, der zwischen den Phasenmes.ser 3 und eine die zehnfache Normalfrequenz 10 i\ liefernde Normalfrequenzquelle 7a eingeschaltet ist.The fourth exemplary embodiment can also be modified based on the second exemplary embodiment in such a way that the control pulse selection circuits 34, 29, 30 and 31 are connected to outputs 37 of a decimal divider 38 between the phases instead of to the outputs of the decimal divider 6έ>. ser 3 and a ten times the normal frequency 10 i \ supplying normal frequency source 7a is switched on.

Das fünfte Ausführungsbeispiel (F i g. 6) unterscheidet sich vom vierten Ausführungsbeispiel im wesentlichenThe fifth exemplary embodiment (FIG. 6) differs essentially from the fourth exemplary embodiment

dadurch, daß zwischen den Impulsbewertcr 5 und deri dem dekadischen Frequenzteiler 6b vorgeschalteten binaren frequenzteiler 6a zweimal die Reihenschaltung eines zusätzlichen dekadischen Frequenzteilers 6c 6d (10":!: n==l, 2 oder 3) und eines zusätzlichen Impulsbewerters 5a. 5b geschaltet ist, daß diesen zuv!!/liehen Impulsbewertern 5a. Sb über zusätzliche Steucrimpulsauswahlschaltungen 34a. 34£> harmonische Steuerimpulse zuführbar sind und daß die am Ausgangin that between the pulse evaluators 5 and the binary frequency divider 6a upstream of the decadic frequency divider 6b , the series connection of an additional decadic frequency divider 6c 6d (10 ":!: n == 1, 2 or 3) and an additional pulse evaluator 5a, 5b is connected that these previously borrowed pulse evaluators 5a, Sb can be fed via additional control pulse selection circuits 34a, 34 £> harmonic control pulses and that the output

ίο des Phasenmessers; 39 auftretende sägezahnförmige Störspannung mit einer Kompensationsspannung überlagert wird, die mit Hilfe eines Digital-Analog-Umsetzers 40 aus dem Zählerstand der Deziinalteiler 26,27,28 für die Erzeugung der subharmonischen Impulse gebildet ist. Die vom Digital-Analog-Umsetzer 40 abgegebene Kompensationsspannung wird zu einer zur Normulfrequenz synchronen Sägezahnspannung addiert, die ein von der Normalfrequenzquelle 7 gesteuerter Sägezahngenerator 41 liefert, und die Summenspannung wird dem als Abtast- und Halteschaltung ausgebildeten Phasenmesser 39 zugeführt, der bei jedem Impuls der dem Phasenmesser 39 andererseits zugeführten, von der Oszillatorspannung abgeleiteten Pulsspannung (Ausgangsspannung des Dezimalteilers 6b) den Augenblickswert der Summenspannung auf einen Analogspeicher (Speicherkondensator) 42 des Phasenmessers 39 überträgt. Dabei wird die Kompensationsspannung dadurch mit dem Kehrwert der Oszillatorfrequenz bewertet, daß eine Referenzspannung desίο of the phase meter; 39 occurring sawtooth-shaped interference voltage is superimposed with a compensation voltage, which is formed with the help of a digital-to-analog converter 40 from the count of the decimal dividers 26,27,28 for generating the subharmonic pulses. The compensation voltage output by the digital-to-analog converter 40 is added to a sawtooth voltage that is synchronous with the standard frequency, which is supplied by a sawtooth generator 41 controlled by the standard frequency source 7, and the total voltage is fed to the phase meter 39, which is designed as a sample and hold circuit and which, with each pulse of the the phase meter 39 on the other hand, derived from the oscillator voltage pulse voltage (output voltage of the decimal divider 6b) transfers the instantaneous value of the sum voltage to an analog memory (storage capacitor) 42 of the phase meter 39. The compensation voltage is evaluated with the reciprocal value of the oscillator frequency that a reference voltage of the

Digital-Analog-Umsetzers 40 einem mit der Oszillatorfrequenz beaufschlagten Periodendauerdiskriminator 43 entnommen istDigital-to-analog converter 40 a period length discriminator to which the oscillator frequency is applied 43 is taken

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

'f patent claims:

1. Generator mit dekadischer Frequenzeinstellung unter Verwendung eines elektronisch abstimmbaren S Oszillators, dessen Regelspannung dem Ausgang eines analogen Phasenmessers entnommen ist, dessen störende Schwankung der Regelspannung unterdrückt wird und dem einerseits eine Normalfrequenzpulsspannung und andererseits eine Impuls- spannung zugeführt ist, die ein Frequenzteiler liefert, der von der Oszillatorspannung über einen zwischen den Oszillator und den Frequenzteiler eingefügten Impulsbewerter gespeist wird, dem zur Unterdrükkung bzw. Einfügung jeweils eines Impulses der dem Frequenzteiler zugeführten Oszillatorspannung jeweils ein Steuerimpuls zugeführt wird, den eine einstellbare Steuerimpulsauswahlstufe liefert, die vom Frequenzteiler gespeist wird und die pro jeweils zehn im Frequenzteiler auftretende Impulse je nach ihrer Einstellung null bis neun Steuerimpulse abgibt, dadurch gekennzeichnet, daß dem impulsbewerter (5) mittels einstellbarer Steuerimpulsauswahlstufen (20, 21, 22; 34, 29,30, 31) sowohl Steuerimpulsgruppen mit bezüglich der Normalfrequenz (f\) harmonischen Impulswiederholungsfrequenzen als auch Steuerimpulsgruppen mit bezüglich der Normalfrequenz (fs) nichtharmonischen Impulswiederholungsfrequenzen zuführbar sind, die jeweils innerhalb eines von mehreren dekadisch abgestuften Frequenzbereichen liegen, daß eine im wesentlichen dekadische Frequenzteilerkette vorgesehen ist, deren dekadische Frequenzteilerstufen (6b, 18,19; 66,28, 27,26) jeweils einer der Steuerimpulsauswahlstufen (20, 21, 22; 34, 29, 30, 31) zugeordnet sind und an deren Eingang eine Impulsspannung liegt, deren Frequenz mit der Frequenz einer der beiden dem Phasenmesser (3) zugeführten Impulsspannungen verknüpft ist und daß die am Ausgang des Phasenmessers auftretende, sägezahnförmige, durch die Steuerimpulse mit nichtharmonischen Impulswiederholungsfrequenzen bedingte störende Schwankung der Regelspannung mit einer Kompensationsspannung überlagert und/oder mit Hilfe eines Tiefpasses (2), dessen Zeiikonstante für kleine Spannungsänderungen groß und für große Spannungsänderungen klein ist, unterdrückt wird (F i g. 5 und 6).1. Generator with decadic frequency setting using an electronically tunable S oscillator, the control voltage of which is taken from the output of an analog phase meter, the disturbing fluctuation of the control voltage is suppressed and to which on the one hand a normal frequency pulse voltage and on the other hand a pulse voltage supplied by a frequency divider, which is fed by the oscillator voltage via a pulse evaluator inserted between the oscillator and the frequency divider, to which a control pulse is fed to suppress or insert a pulse of the oscillator voltage fed to the frequency divider, which is supplied by an adjustable control pulse selection stage, which is fed by the frequency divider and which emits zero to nine control pulses for every ten pulses occurring in the frequency divider, depending on their setting, characterized in that the pulse evaluator (5) has adjustable control pulse selection stages (20, 21, 22; 34, 29,30, 31) control pulse groups with pulse repetition frequencies that are harmonic with respect to the normal frequency (f \) as well as control pulse groups with pulse repetition frequencies which are non-harmonic with respect to the normal frequency (fs) can be supplied, each of which is within one of several decadic frequency ranges, that one essentially Decadic frequency divider chain is provided, the decadic frequency divider stages (6b, 18,19; 66,28, 27,26) each assigned to one of the control pulse selection stages (20, 21, 22; 34, 29, 30, 31) and a pulse voltage at the input whose frequency is linked to the frequency of one of the two pulse voltages supplied to the phase meter (3) and that the sawtooth-shaped fluctuations in the control voltage that occur at the output of the phase meter and are caused by the control pulses with non-harmonic pulse repetition frequencies are superimposed with a compensation voltage and / or with the aid of a low pass s (2), the time constant of which is large for small voltage changes and small for large voltage changes, is suppressed (F i g. 5 and 6).

2. Generator nach Anspruch 1, dadurch gekennzeichnet, daß die Eingänge der Steuerimpulsaus- wahlstufen (20, 21, 22) mit den Ausgängen zugeordneter Frequenzteilerstufen (6b, 18, 19; 19, 18,24) und die Ausgänge aller Steuerimpulsauswahlstufen mit dem Eingang des Impulsbewerters (5) verbunden sind(Fig. 3und4).2. Generator according to claim 1, characterized in that the inputs of the control pulse selection stages (20, 21, 22) with the outputs of associated frequency divider stages ( 6b, 18, 19; 19, 18,24) and the outputs of all control pulse selection stages with the input of the pulse evaluator (5) are connected (Fig. 3 and 4).

3. Generator according to claim 1, characterized in that the inputs of all control pulse selection (34, 29, JO, 31) with each other and with the outputs of the output voltage of the pulse _{evaluator (5) directly or indirectly forward ^ 0} frequency divider (6 / jJ and the output of a control pulse selection stage (34) is connected to the input of the pulse evaluator (5) and the output of further control pulse selection stages (29, 30, 31) are each connected to an input of the frequency divider stages (26, 27, 28) of the decadic frequency divider, the output of which is also connected at the input of the impulse evaluator (5) (Fig. 5

4. Generator nach Anspruch 3, dadurch gekennzeichnet, daß zwischen den Impulsbewerter (5) und den dekadischen Frequenzteiler (66Jl dem ein binärer Frequenzteiler (dta) vorgeschaltet sein kann, mindestens einmal die Reihenschaltung eines zusätzlichen dekadischen Frequenzteilers (6c. 6c#(10ⁿ:l; n= 1, 2 oder 3) und eines zusätzlichen Impulsbewerters (5a, 5b) geschaltet ist und daß dem zusätzlichen Impulsbewerter bzw. den zusätzlichen Impulsbewertern über zusätzliche Steuerimpulsauswahlschaltungen (34a. 346/ harmonische Steuerimpulse zugeführt 'verden(Fig. 6).4. Generator according to claim 3, characterized in that between the pulse evaluator (5) and the decadic frequency divider (66Jl which a binary frequency divider (dta) can be connected upstream, at least once the series connection of an additional decadic frequency divider (6c. 6c # (10 ⁿ : 1; n = 1, 2 or 3) and an additional pulse evaluator (5a, 5b) is switched and that the additional pulse evaluator or the additional pulse evaluators are supplied via additional control pulse selection circuits (34a. 346 / harmonic control pulses (Fig. 6)) .

5. Generator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Normalfrequen;? nichtharmonische Steuerimpulse dem Impulsbewerter (5) über ein Impulsspeicher- und Impulsabrufschaltung (9) oder Antikoinzidenzschaltung zugeführt werden.5. Generator according to claim 1 or 2, characterized in that the normal frequencies ;? non-harmonic control impulses to the impulse evaluator (5) via a pulse storage and pulse retrieval circuit (9) or anti-coincidence circuit.

6. Generator nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß zwischen den dekadischen Frequenzteilerstufen (26, 27, 28) Antikoinzidenzschaltungen (32,33) vorgesehen sind, die verhindern, daß Ausgangsimpulse der Impulsauswahlschaltungen (29, 30) mit Übertragsimpulsen der Kette der Frequenzteilerstufen (27, 28) koinzidieren (Fig.5 und 6).6. Generator according to claim 3 or 4, characterized in that between the decadic Frequency divider stages (26, 27, 28) anti-coincidence circuits (32, 33) are provided which prevent that output pulses of the pulse selection circuits (29, 30) with carry pulses of the chain of Frequency divider stages (27, 28) coincide (Fig. 5 and 6).

7. Generator according to claim 3 or one of the following claims, characterized in that the compensation voltage is formed with the aid of a digital-to-analog converter (40) from the count of the frequency divider stages (26, 27, 28) for generating the non-harmonic control pulses ( Fig. 6).

8. Generator according to claim 7, characterized in that dc · counter reading is transmitted once per normal frequency period shortly before the measurement of the phase difference to a buffer and the compensation voltage is formed from the content of the buffer.

9. Generator according to claim 7 or 8, characterized in that the compensation voltage is added to a sawtooth voltage that is synchronous to the normal sequence, the phase meter (39) designed as a sample and hold circuit, and the sum of each pulse of the phase meter (39) supplied by the pulse voltage derived from the oscillator voltage is transferred to the analog memory (42) of the phase meter (39) (FIG. 6).

10. Generator according to claim 7, 8 or 9, characterized in that the compensation voltage with the reciprocal value of the oscillator frequencies is Bew ei tet (43 in F i g. 6).

11. Generator according to claim 10, characterized in that the compensation voltage is frequency-weighted using a voltage or a current which is switched on in each measuring cycle over a period of the oscillator oscillation or a multiple thereof (period discriminator).

12. Generator according to claim 1 or one of the following claims :, characterized in that the non-harmonic control pulses from a pulse source with a freely adjustable pulse frequency to be delivered.

13. Generator according to claim I or one of the The following claims, characterized in that the impulse evaluator (5) of the enforcing it

Oscillator pulse voltage per control pulse each inserts a pulse into a gap in the pulse voltage -

14. Generator according to claim 1 or one of the following claims, characterized in that the low-pass filter (2) is an ÄC low-pass filter with antiparaiielen diodes connected in parallel to its resistance («7) is.