DE2221582A1

DE2221582A1 - SEMI-CONDUCTOR ARRANGEMENT WITH FLAT-LAYING BORDER LAYER, AND PROCESS FOR PRODUCING THE SAME

Info

Publication number: DE2221582A1
Application number: DE19722221582
Authority: DE
Inventors: Bernard William Boland; Thomas Ashley Duvall
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1971-05-03
Filing date: 1972-05-03
Publication date: 1973-01-18
Also published as: DE7216704U

Description

Halbleiteranordnung mit flachliegender Grenzschicht sowie Verfahren zur Herstellung derselben Die Er£indung betrifft eine Haibleiteranordnung mit flachliegender Grenzschicht, bei der die Durchbruchspannung auf einen Wert vergrössert ist, der in der Nähe der Massen-Durchbruchspannung im Halbleiterträger liegt. FAr-Halbleiterolemento wie z.B. Dioden, Varaktoron, Transistoren und Gleichrichter, ist es-bisher nur möglich eine verhältnismässig hohe Durchbruchspannung zu erzielen, die im Bereich der theoretischen Masien-Durchbruchspannung des Halbleitermaterials liegt, wenn ein Tiefendiffusion zur Erzeugung einer tiefliegenden Grenzschicht vorgenommen wird. Solche in die Tiefe gehenden Diffusionen begrenzen jedoch das Hochfrequenzverhalten dieser Halbleiterelemente und sind daher nicht durchzuführen, wenn die Halbleiterelemente für hohe Frequenzen verwendbar sein sollen. Semiconductor arrangement with flat-lying boundary layer and method for the production of the same. The invention relates to a semiconductor arrangement with lying flat Boundary layer in which the breakdown voltage is increased to a value that is close to the ground breakdown voltage in the semiconductor carrier. FAr semiconductor element such as diodes, varactorons, transistors and rectifiers, it has only been possible so far to achieve a relatively high breakdown voltage, which is in the range of the theoretical Masien breakdown voltage of the semiconductor material occurs when there is deep diffusion to create a deep boundary layer. Such in depth However, going diffusions limit the high-frequency behavior of these semiconductor elements and are therefore not carried out when the semiconductor elements for high frequencies should be usable.

Einer Einer der hauptsächlichen Gründe für die tätsächliche gegenüber der theoretischen Durchbruchspannung verhlltnismässig niederen Durchbruchspannung liegt in der speziellen Grenzschichkonfiguration, wie sie sich bei den verschiedenen Herstellungsverfahren ergibt. Wenn der Grenzschichtverlauf ait verhältnismässig seharf.n Kanten und Spitzen versehen ist, so bildet sich in diesen Bereichen ein Ladungskonzentration und da ein Feldstärkekonzentration. Obwohl die Massen-Durchbruchspannung eines Halbleiterelementes auf eins gegebenen Niveau liegt, kann das elektrische Feld in der Umgebung solcher Spitzen und Kanten die tatsichliche Durchbruchspannung des Halbleiterelementes um vieles kleiner als die theoretische Durchbruchspannung machen.One One of the main reasons for the actual the breakdown voltage is relatively low compared to the theoretical breakdown voltage lies in the special border layer configuration, as it is with the different Manufacturing process results. If the boundary layer course ait relatively seharf.n edges and points are provided, then in these areas an imagination is formed Charge concentration and there a field strength concentration. Although the ground breakdown voltage of a semiconductor element is at a given level, the electrical Field in the vicinity of such peaks and edges is the actual breakdown voltage of the semiconductor element is much smaller than the theoretical breakdown voltage do.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Halbleiteranordnung zu schaffen, bei der ein fassonierter Grenzschichtverlauf die Durchbruchspannung wesentlich vergrössert. Hin solcher fassonierter Grenzschichtverlauf soll keine Ladungskonzentration verursachende Spitzen und Kanten aufweisenund durch eine Diffusion bei flachliegenden Grenzschichten erzielbar sein. Der flach auslaufende Grenzschichtverlauf soll bezülgilch seiner seitlichen Ausdehnung begrenzbar und definierbar sein. The invention is therefore based on the object of a semiconductor arrangement to create in which a shaped boundary layer course the breakdown voltage significantly enlarged. Such a formulated boundary layer course should not be Have peaks and edges causing charge concentration and by diffusion can be achieved with flat boundary layers. The flat boundary layer course should be limited and definable with regard to its lateral extent.

Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass die Grenzschicht zwischen Bereichen unterschiedlicher Leitfähigkeit weich verlaufend und unter Vermeidung von Ladungsanhäufungen verursachenden Spitzen und Kanten ausgebildet ist wobei sich die Grenzschicht der Oberfliche der Halbleiteranordnung allmählich verlaufend nähert. According to the invention, this object is achieved in that the boundary layer between areas of different conductivity running smoothly and avoiding them is formed by peaks and edges causing accumulations of charge, whereby the boundary layer gradually approaches the surface of the semiconductor device.

Nach einem weiteren Merkmal der Erfindung wird eine derartige Leiteranordnung dadurch geschaffen, dass auf der Oberfläche eines Halbleiterträgers eine glasartige, isolierende Schicht angebracht und mit einer Öffnung versehen wird, wobei durch diese als Maske dienende Schicht keine Diffusion Diffusion des dotierenden Materials möglich ist, dass ber dieser isolierenden Schicht eine amorphe Silizium schicht angeordnet wird, die in der Öffnung der isolierenden Schicht auf der Oberfläche des Halbleiterträgers aufliegt, dass Über der amorphen Siliziumschicht eine Maske mit einer kleineren Öffnung als die Öffnung in der isolierenden, glasartigen Schicht angebracht wird, und dass durch die Öffnung der zweiten Maske ein Dotierungsmittel in den Halbleiterkörper eindiffundiert wird, um eine C,ranzschicht zu schaffen, die innerhalb des Halbleiterträgers weich verlaufend sich der Oberfläche allmählich nähert. According to a further feature of the invention, such a conductor arrangement created by the fact that a glass-like, insulating layer is attached and provided with an opening, whereby through this layer serving as a mask has no diffusion Diffusion of the dopant Material is possible that over this insulating layer an amorphous silicon layer is placed in the opening of the insulating layer on the surface of the semiconductor carrier rests on a mask over the amorphous silicon layer with a smaller opening than the opening in the insulating, vitreous layer is applied, and that a dopant is applied through the opening of the second mask is diffused into the semiconductor body in order to create a carbon film, which within the semiconductor substrate gradually spreads softly to the surface approaching.

Bei Bei einer, gemäss der Frffndung hergestellten Halbleiteranordnung lEsst sich ein fassonierter Grenzschichtverlauf ausbilden, der im wesentlichen nur weiche Rundungen hat und daher eine gleichmässige Ladungsverteilung über den Grenzschichtverlauf bewirkt. Durch die hiermit verziedenen scharfen Kanten und Spitzen wird eine Ladungskonzentration veniieden, sodass die Durchbruchspannung wesentlich erhöht ist0 Dieser günstige Grenzschichtverlauf lässt sich durch die Verwendung einer amorphen Halbleiterschicht erzielen, der auf der Oberfläche des Halbleiterträgers angebracht ist, ip welchem durch Diffusion die Grenzschicht ausgebildet werden soll. Vorzugsweise findet als amorphes Material eine amorphe Siliziumschicht Verwendung, obwohl auch andere Halbleitermaterialien hierfür geeignet sind.at With one manufactured according to the invention Semiconductor arrangement can be formed a shaped boundary layer course, the essentially only has soft curves and therefore an even charge distribution effected via the boundary layer. Because of the sharp edges that are decorated with it and spikes, a charge concentration is avoided, so that the breakdown voltage is significantly increased0 This favorable boundary layer course can be determined by the Using an amorphous semiconductor layer on the surface of the Semiconductor carrier is attached, ip which formed the boundary layer by diffusion shall be. An amorphous silicon layer is preferably used as the amorphous material Use, although other semiconductor materials are also suitable.

Unter einer amorphen Schicht sind solche Schichten zu verstehen, in denen im wesentlichen keine Kristallite auftreten, welche die Diffusionsgeschwindigkeit der dotierenden Materialien verftndern würden. Selbstverständlich können im geringen Umfang kleine Kristallite Strukturen in der Schicht vorhanden sein, sodass man von einer amorphen, polikristallinen Schicht sprechen kann, was ebenfalls zu zufriedenstellenden Ergebnissen führt, wenn die Schicht weniger als etwa ein /um dick ist.An amorphous layer is to be understood as meaning layers in which essentially no crystallites occur, which increases the rate of diffusion the doping materials would change. Of course, in a small amount Small crystallite structures are present in the layer, so that one of an amorphous, polycrystalline layer can speak, which is also satisfactory Results when the layer is less than about one / µm thick.

Die Verwendung einer amorphen Schicht für die Herstellung der erfindungsgemässen Halbleiteranordnung hat folgenden Crund: Bei dem Diffusionsverfahren, wenn die für die Diffusion verwendeten Atome auf die Oherflflche des amorphen Siliziuwiinaterials auftreffen1 wandern diese Atome nicht nur in senkrechter Richtung durch das amorphe Material, sondern ebenfalls auch in seitlicher Richtung. Der Grund für diese in wesentlichem Umfang seitliche Bewegung des dotierenden Materials in der amorphen Schicht ergibt sich wegen der hohen Diffusionsgeschwindigkeit aller Materialien, die normalerweise für die Dotierung von Halbleitermaterialien Verwendung finden, Wenn von dieser Erscheinung voll Gebrauch gemacht gemacht werden soll, ist es zweckmässig, die amorphe Siliziumschicht direkt auf der Oberfläche des zu diffundierenden Halbleiterträgers aufzubringen und darüber eine Maske anzuordnen, die in gewisser Hinsicht eine Begrenzung dos dotierten Bereiches schafft. Wegen der sehr hohen Diffusionsgeschwindigkeit ergibt sich auch eine seitliche Diffusion in der amorphen Schicht, sedass die Grenzschicht weich verlaufend sich nach der Seite ausbreitet und allmählich der Oberfläche des Halbleiterträgers nähert.The use of an amorphous layer for the production of the inventive Semiconductor device has the following basis: In the diffusion process, if the for Atoms used diffusion on the surface of the amorphous silicon material impact1 these atoms not only migrate in a vertical direction through the amorphous Material, but also in a lateral direction. The reason for this in substantial lateral movement of the doping material in the amorphous Layer arises because of the high diffusion speed of all materials, which are normally used for doping semiconductor materials, When made full use of this phenomenon be made it is advisable to place the amorphous silicon layer directly on the surface to apply the semiconductor carrier to be diffused and to arrange a mask over it, which in a certain sense creates a limitation of the doped area. Because The very high diffusion speed also results in lateral diffusion in the amorphous layer, the boundary layer gradually becomes smooth after the Page spreads and gradually approaches the surface of the semiconductor carrier.

Danit werden auch starke Ladungskonzentrationen an denjenigen Stellen der Grenzschicht vermieden, an denen diese an der Oberfläche des Halbleiterkörpers austritt. Die Verwendung einer amorphen Siliziumschicht zur Beeinflussung des Diffusionsvorgangs hat auch noch einen weiteren Vorteil, da der fassonierte Grenzschichtverlauf auch zu einem wesentlich geringeren Lecjkstron führt. Dieser fassonierte Grenzschichtverlauf mit dem daraus folgenden Fehlen von Spitzen und Kanten, die Ladungakonzentrationen und Feldkonzentrationen auslösen, führt dazu, dass verhältnismässig flach Grenzschichten bereits ein sehr gutes Hochfrequenzverhalten zeigen, da nunmehr bei höheren Frequenzen wegen des Fehlens von Ladungs- und Feldkonzentrasionea keine Spitzendurchbrüche sehr stattfinden können.Then there are also strong charge concentrations at those points the boundary layer avoided, where this on the surface of the semiconductor body exit. The use of an amorphous silicon layer to influence the diffusion process also has another advantage, since the contoured boundary layer course too leads to a much lower lecjkstron. This shaped boundary layer course with the consequent absence of peaks and edges, the charge concentrations and trigger field concentrations, leads to relatively flat boundary layers already show a very good high-frequency behavior, since now at higher frequencies no peak breakthroughs due to the lack of charge and field concentration a very can take place.

Als weiterer Vorteil ergibt sich,dass durch die Verwendung einer amorphen Siliziumschicht die Zeitdauer für den Diffusionszyklusverkürzt werden kann. Z.B. lassen sich für Varaktorhalbleiteranordnungen Verkürzungen für die Diffusionszeit bis zum Faktor 4 erzielen. Aus dem Verausstehenden ergibt sich, dass also um das erforderliche Hochfrequenzverhalten bezüglich der Durchbruchspannung zu erzielen, keine Grenzschichten mehr in einer Tiefe notwendig sind, die etwa 2 µm übersteigt. Selbstvberständlich kann die Erfindung auch bei tiefliegenden Grenzschichten Verwendung finden und ebenfalls zur Verbesserung der Burchbruchspannung spannung führen.Another advantage is that the use of an amorphous Silicon layer, the time for the diffusion cycle can be shortened. E.g. it is possible to reduce the diffusion time for varactor semiconductor arrangements Achieve up to a factor of 4. From what is understood it follows that that is to achieve the required high-frequency behavior with regard to the breakdown voltage, no more boundary layers are necessary at a depth that exceeds about 2 µm. Of course, the invention can also be used with deep-lying boundary layers and also to improve the breakdown voltage tension to lead.

Obwohl sich der Grenzschichtverlauf bei einer Diffusion durch eine amorphe Siliziumschicht über die Diffusionszeit kontrollieren l§sst, kann eine seitliche AusbreitungYder Grenzschicht dadurch begrenzt werden, dass ein passivierendes Material als Maske über dem Halbleiterkörper angebracht wird, durch welches keine Diffusion möglich ist. Die Maske besitzt eine vergrösserte Öffnung, das heisst, dass die Öffnung grösser als eine für die Diffusion des Hauptvolumens des zu diffundierenden Bereichs notwendige Öffnung ist. Ober dieser passivierenden Maske wird nunmehr die amorphe Siliziumschicht angebracht, die im Bereich der Öffnung der passivierenden Maske auf der Oberfläche des Halbleiterträgers aufliegt. Ober der amophen Siliziumschicht wird eine weitere Dotierungsmaske angeordnet, die im wesentlichen die Grösse des zu dotierenden Bereiches definiert.Although the course of the boundary layer differs through a The amorphous silicon layer can be controlled via the diffusion time, a lateral Propagation of the boundary layer can be limited by using a passivating material is applied as a mask over the semiconductor body, through which no diffusion is possible. The mask has an enlarged opening, which means that the opening greater than one for the diffusion of the main volume of the area to be diffused necessary opening is. The amorphous mask is now placed above this passivating mask Silicon layer attached in the area of the opening of the passivating mask rests on the surface of the semiconductor carrier. Above the amorphous silicon layer a further doping mask is arranged, which is essentially the size of the to be doped area defined.

Wenn nunmehr die Diffusion durch die amorphe Silizium schicht stattfindet, wird die seitliche Diffusionsbewegung ia amorphen Material durch die passivierende Maske und damit auch die seitliche Ausdehnung des fassonierten Grenzschichtserlaufs begrenzt. Auf diese Weise lässt sich ein definierter, dotierter Bereich schaffen, bei den sich die Grenzschicht allmählich der Oberfläche des Halblelterkörpers nähert und sozusagen asymptotisch aus dieser austritt. Damit wird die insbesondere an der Austrittstelle der Grenzschicht in herkömmlicher Weise diffundierter Bereiche auftretende Ladungs- und Feldkonzentration vermeiden. Es ist offensichtlich, dass die vorliegende Erfindung unter Verwendung von amorphem Silizium auch Anwendung finden kann, wenn bereits Grenzschichtübergänge in einem Halbleiterkörper vorhanden sind. Zu diesem Zweck wird ein weiterer Diffusionsschritt durch eine amorphe Materialschicht vorgenommen, die über dem bereits vorhandenen Grenzschichtbereich angeordnet ist und über die Stellen hinaus verläuft, an welchen die Grenzschicht in der Oberfläche fläche des Halbleiterkörpers austritt. Durch eine solche weitere Diffusion durch eine nachtriglich aufgebrachte amorphe Schicht kann die Durchbruchspannung für bereits ausgebildete fIalbleiteranordnungen ebenfalls verbessert werden, wobei Verbesserungen bis zu etwa 50 t erzielbar sind.If now the diffusion takes place through the amorphous silicon layer, the lateral diffusion movement is generally amorphous material through the passivating Mask and with it the lateral extension of the contoured boundary layer course limited. In this way, a defined, doped area can be created, where the boundary layer gradually approaches the surface of the half-parental body and emerges from it asymptotically, so to speak. This is the particular at the The exit point of the boundary layer occurs in conventionally diffused areas Avoid charge and field concentration. It is obvious that the present Invention using amorphous silicon can also find application if boundary layer transitions are already present in a semiconductor body. To this For this purpose, a further diffusion step is carried out through an amorphous material layer, which is arranged over the already existing boundary layer area and over the Places beyond where the boundary layer runs in the surface area of the semiconductor body emerges. Through such a further diffusion through a subsequent applied amorphous layer can reduce the breakdown voltage for already formed Semiconductor arrangements are also improved, with improvements up to about 50 t can be achieved.

Bein Durchdringen des Dotierungsmaterials durch die amorphe Siliziumschicht erreicht die Dotierungskonzentration dieser Schicht Wert, die gleich oder annähernd gleich der Mischkristall-Löslichkeit des dotierenden Materials im amorphen Material ist. Aus diesen Grund braucht die amorphe Siliziumschicht nicht entfernt zu werden, wenn an dem diffundierten Bereich der Halbleiteranordnung ein ohmischer IContakt angebracht werden soll.When the doping material penetrates through the amorphous silicon layer the doping concentration of this layer reaches value that is equal to or approximately equal to the solid solution solubility of the doping material in the amorphous material is. For this reason, the amorphous silicon layer does not need to be removed, if there is an ohmic contact on the diffused area of the semiconductor device should be attached.

Vielmehr kann der Kontakt direkt auf der amorphen, stark dotierten Siliziumschicht angeordnet werden.Rather, the contact can be made directly on the amorphous, heavily doped Silicon layer are arranged.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen: Fig. 1 einen Halbleiteraufbau bekannter Art mit einem Grenzschichtverlauf, bei dem sich in bestimmten Bereichen Spitzenladungen aufbauen, die einen vorzeitigen Durchbruch auslösen; Fig. 2 einen Halbleiteraufbau gemäss der Erfindung mit einer amorphen Siliziumschicht, die zur Erzeugung eines fassonierten Grenzschichtverlaufs geeignet ist, um die Durchbruchspannung zu erhbhen; Fig. 3 eine gemäss der Erfindung hergestellte Halbleiteranordnung anordnung mit einer fassonierten Grenzschicht, die durch eine vergrösserte Öffnung in einer passivierenden Schicht begrenzt ist; Fig. 4 eine Halbleiteranordnung, bei der unter Verwendung einer amorphen Siliziumschicht auf der Oberfläche eines mit einer Grenzschicht zwischen Halbleitermaterial unterschiedlichen Leitfähigkeitstyps versehenen Trägers die Grenzschicht fassoniert ist.Further features and advantages of the invention emerge from the following Description of exemplary embodiments in conjunction with the claims and the Drawing. 1 shows a semiconductor structure of a known type with a boundary layer profile, in which peak charges build up in certain areas, causing premature Trigger breakthrough; Fig. 2 shows a semiconductor structure according to the invention with a amorphous silicon layer, which is used to create a contoured boundary layer is suitable to increase the breakdown voltage; 3 shows one according to the invention manufactured semiconductor device arrangement with a shaped one Boundary layer created by an enlarged opening in a passivating layer is limited; Fig. 4 shows a semiconductor device in which using an amorphous Silicon layer on the surface of one with a boundary layer between semiconductor material different conductivity type provided carrier forms the boundary layer is.

In Fig. 1 ist der konventionelle Aufbau einer Halbleiterdiode 10 in einem Trägermaterial 11 dargestellt, dass als N-leitendes Material mit einem Widerstand von 1 Ohm cm angenommen wird. In den Halbleiterträger ist ein P-leitender Bereich 12 eindiffundiert, sodass eine Grenzschicht entsteht, die etwa dem mit 13 bezeichneten Verlauf entspricht. Der Grenzschichtverlauf ergibt sich aufgrund der herkömmlichen Diffusionstechnik durch eine Siliziumdioxydmaske 14. Wenn die Tiefe der Grenzschicht, wie sie durch einen Doppeipfeil 15 gekennzeichnet ist, in der Grössenordnung von etwa 5 /uln bis 10 /um liegt, ergibt sich entweder für einen Mesa-Aufbau, oder bei einem Aufbau mit extrem tiefer Diffusion eine Durchbruchspannung in der Grössenordnung von etwa 100 Volt als Grenzwert aufgrund der Masen-Durchbruchscharakteristik des Materials. Wenn jedoch die Tiefe der Grenzschicht von etwa 5/um bis 10 um auf etwa 0,2 µm verringert wird, dann verkleinert sich die tatsächliche Durchbruchspannung auf Werte zwischen etwa is Volt und 25 Volt. Demgegenüber lässt sich mit llilfe der Erfindung bei einer Grenzschichttiefe von etwa 0,2 /u eine Durchbruchspannung in der Grössenordnung von etwa 60 Volt bis etwa 70 Volt erzielen.In Fig. 1, the conventional structure of a semiconductor diode 10 is shown in a carrier material 11 shown that as an N-conductive material with a resistance of 1 ohm cm is assumed. There is a P-conductive area in the semiconductor carrier 12 diffuses in, so that a boundary layer is formed, approximately the one designated by 13 Course corresponds. The boundary layer is based on the conventional Diffusion technique through a silicon dioxide mask 14. If the depth of the boundary layer, as indicated by a double arrow 15, in the order of magnitude of is about 5 / uln to 10 / um, results either for a mesa structure, or at a structure with extremely deep diffusion a breakdown voltage in the order of magnitude of about 100 volts as the limit value due to the ground breakdown characteristic of the Materials. However, when the depth of the interface is from about 5 µm to 10 µm to about 0.2 µm is decreased, the actual breakdown voltage will decrease to values between about 1 volts and 25 volts. In contrast, with llilfe According to the invention, a breakdown voltage at a boundary layer depth of about 0.2 / u on the order of about 60 volts to about 70 volts.

Somit bietet die Erfindung die Möglichkeit, eine hohe Durchbruchspannung zu erreichen, ohne dass eine tiefliegende Grenzschicht notwendig ist. Damit kann man far Anwendungsfälle fälle die bisher nur mit tiefliegender Grenzschicht zu verwirklichen-waren, nunmehr auch die Vorteile einer flachliegenden Grenzschicht mit auswerten.The invention thus offers the possibility of a high breakdown voltage without the need for a deep boundary layer. So that can man far use cases cases so far only with deep-seated Boundary layer to be realized, now also the advantages of a flat lying Evaluate boundary layer with.

Die Gründe für die herabgesetzte Durchbruchspannung bei' einer Diode gemäss Fig. 1 liegen in den verhältnismässig geraden Seitenwänden 16 und 17 des diffundierten Bereiches, die für eine Ladungsanhäufung an den mit den Pfeilen 19 und 20 bezeichneten Punkten verantwortlich sind. Eine weitere Ladungsanhäufung entsteht an den verhältnismässig scharfen Ecken 21 und 22 im unteren Teil des diffundierten Bereiches, was ebenfalls zu einem Vorzeitigen Durchbruch der Grenzschicht beitrgt. Bin ausgeglichener, bzw. fassonierter Grenzschichtverluaf ist in Fig. 2 dargestellt, bei der eine Diode 30 in einem N-leitenden Halbleiterträger 31 ausgebildet ist, Für die Erfindung ist es unwesentlich welchem Leitfähigkeitstyp das Hálbleiterelement -angehört und in welcher Form dieses ausgebildet ist. Der fassonierte Grenzschichtverlauf ist für alle Arten von Halbleiterelementen von Vorteil, obwohl in der vorliegenden Beschreibung der Einfachheit halber nur Halbleiterdioden betrachtet sind, Auf der Oberfläche des Halbleiterträgers 31 ist eine amorphe Siliziumschicht in einer Dicke von etwa 1 µm bis etwa 2 µm aufgebracht. Diese Schicht ist mit 32 bezeichnet. Eine Eigenschaft einer solchen amorphen Siliziumschicht ist, dass die Diffusionsgeschwindigkeit für die herkömmlich verwendeten Dotierungsmaterialien, wie z.B. Arsen, Antimon, Zinn, Aluminium, Phosphor, Bor,Gallium, Indium usw. durch das amorphe Silizium extrem hoch ist. Somit diffundieren die Atome des Dotierungsmaterials wenn dieses über die Oberfläche 33 der Schicht 32 einwirkt nicht nur in vertikaler Richtung sondern auch in seitlicher Richtung durch die Schicht 32, wie dies mit den Pfeilen 35 angedeutet ist.The reasons for the lowered breakdown voltage in a diode 1 are in the relatively straight side walls 16 and 17 of the diffused area, which for a charge accumulation on the arrows 19 and 20 designated points are responsible. Another accumulation of charges arises at the relatively sharp corners 21 and 22 in the lower part of the diffused Area, which also contributes to a premature breakthrough of the boundary layer. A balanced or shaped boundary layer is shown in Fig. 2, in which a diode 30 is formed in an N-conducting semiconductor carrier 31, For the invention it is immaterial which conductivity type the semiconductor element is - belongs and in what form it is designed. The shaped boundary layer course is beneficial for all types of semiconductor elements, although in the present one For the sake of simplicity, only semiconductor diodes are considered on the description The surface of the semiconductor carrier 31 is an amorphous silicon layer in one thickness applied from about 1 µm to about 2 µm. This layer is designated by 32. One The property of such an amorphous silicon layer is that the diffusion speed for the commonly used doping materials such as arsenic, antimony, Tin, aluminum, phosphorus, boron, gallium, indium etc. due to the amorphous silicon extremely is high. Thus, the atoms of the doping material diffuse when this over the surface 33 of the layer 32 acts not only in the vertical direction but also in the lateral direction through the layer 32, as indicated by the arrows 35 is.

Um die Diffusion an einer bestimmten Stelle zu erzielen wird wird die Oberflache der amorphen Schicht 32 mit einer Siliziumdioxydmaske 36 abgedeckt, die eine Öffnung über dem Bereich hat, in dem die Grenzschicht ausgebildet werden soll. Wenn die dotierenden Atome durch die amorphe Siliziumschicht 32 hindurchdiffundiert werden, ergibt sich ein fassonierter Grenzschichtverlauf, wie er mit der ausgezogenen Linie 40 angedeutet ist. Im vorliegenden Fall ist der dotierte Bereich P-leitend. Der Grenzschichtverlauf ist bei dreidimensionaler Betrachtung kugelförmig, wenn eine runde Öffnung in der Maske 36 vorgesehen ist. Wenn die Maske jedoch eine Öffnung mit vier Kanten aufweist, nimmt der diffundierte Bereich die Form eines gekrümmten Körpers mit im wesentlichen runden Seitenwänden an. Damit wird durch die Verwendung einer amorphen Siliziumschicht in kontinuierlicher Verlauf der Grensschlcht bewirkt und der zu einem vorzeitigen Durch@ruch führende Ladungsaufbau vermieden.In order to achieve diffusion at a specific point will the surface of the amorphous layer 32 is covered with a silicon dioxide mask 36, which has an opening over the area where the interface will be formed target. When the doping atoms diffuse through the amorphous silicon layer 32 there is a shaped boundary layer, as it is with the extended one Line 40 is indicated. In the present case, the doped area is P-conductive. The boundary layer course is spherical when viewed three-dimensionally, if a round opening in the mask 36 is provided. However, if the mask has an opening with four edges, the diffused area takes the shape of a curved one Body with essentially round side walls. This is done by using an amorphous silicon layer in the continuous course of the Grensschlcht and the build-up of charge which leads to premature penetration is avoided.

Wie aus Fig. 2 hervorgeht, entspricht das Profil des Grenzschichtverlaufes im wesentlichen einem Kreisabschnitt, wobei die exakte Formgebung von der suf die Oberflache 33 einwirkenden Konzentration des Dotierungsmittels der Diffusionsgeschwindigkeit des Dotierungsmittels durch die amorphe Siliziumschicht 32 und der Diffusionsgeschwindigkeit des Dotierungsmittels im Halbleiterträger 31 abhängt. Im allgemeinen wird jedoch ein zwiebelförmig gerundeter Grenzschichtverlauf erzielt, bei dem eine Anhäufung von Ladungsträgern verhindert und damit eine Erhöhung der Durchbruchspannung Filr das Halbleiterelement erzielt wird, wobei sich gleichzeitig eine Verringerung des Leckstromes ergibt.As can be seen from FIG. 2, the profile corresponds to the course of the boundary layer essentially a segment of a circle, the exact shape of the suf die Surface 33 acting concentration of the dopant of the diffusion rate of the dopant through the amorphous silicon layer 32 and the diffusion rate of the dopant in the semiconductor carrier 31 depends. In general, however an onion-shaped, rounded boundary layer is achieved, in which an accumulation of charge carriers and thus an increase in the breakdown voltage Filr the semiconductor element is achieved, at the same time a reduction in the Leakage current results.

Wenn sich die Dotierung des Halblelterkörpers über einen verhältnismässig langen Zeitraum erstreckt, stellt sich ein Grenzschichtverlauf ein, wie er mit ililfe der gestrichelten Linie 41 in Fig. 2 angedeutet ist, wobei der der Grenzschichtverlauf derart seitlich ausläuft, dass sich das P-leitende Dotierungsmaterial silber die Oberfläche des Halbleiterträgers seitlich ausbreitet. Dieser Vorgang, wie er sich bei verhältnismässig langer Diffusionszeit einstellt,-kann jedoch durch einen Aufbau gemäss Fig. 3 beeinflusst werden. Bei diesem Aufbau ist auf den Halbleiterträger 31 eine Maske 45 mit vergrössertet oeffnung vorgesehen, deren Seitenwände 46 einen Bereich begrenzen der grösser als derjenige Bereich ist, in dem der wesentliche Teil der Grenzschicht, wie sie wirt der gestrichelten Linie 47 angedeutet ist, verlaufen soll. Ober der Maske 45 wird die amorphe Siliziumschicht 48 angebracht. die sich ebenfalls in die durch die Seitenwände 46 begrenzte tiffnung erstreckt. Ober der amorphen Siliziumschicht 48 ist eine weitere passivierende Schicht bzw. dielektrische Schicht 49 angeordnet, in der eine weitere, durch die Seitenwände SO begrenzte Öffnung angebracht ist, um den Bereich zu definieren, in welchem der wesentliche Teil der Grenzschicht ausgebildet erden soll. Anschliessend wird durch diese Öffnung, sowie durch die amorphe Silizium schicht 48 die Dotierung vorgenommen, sodass sich eine fassonierte Grenzschicht zwischen dem HalbleitertrZger 31 und dem Dotierungsbereich 56 ausbildet, wie diese Grenzschicht durch die ausgezogene Linie 55 angedeutet wird.If the doping of the half-parent body over a relatively extends over a long period of time, a boundary layer develops, as he did with the help the dashed line 41 in Fig. 2 is indicated, wherein the the Boundary layer course runs out laterally in such a way that the P-conductive doping material silver spreads the surface of the semiconductor carrier laterally. This process, however, as it occurs with a relatively long diffusion time, it can go through a structure according to FIG. 3 can be influenced. This structure is based on the semiconductor carrier 31 a mask 45 with an enlarged opening is provided, the side walls 46 of which have a Limit the area that is larger than the area in which the essential Part of the boundary layer, as indicated by the dashed line 47, run target. The amorphous silicon layer 48 is applied above the mask 45. which also extends into the opening delimited by the side walls 46. Above the amorphous silicon layer 48 is a further passivating layer or dielectric Layer 49 arranged in which a further opening delimited by the side walls SO is appropriate to define the area in which the substantial part of the Boundary layer should be formed. Then through this opening, as well as made by the amorphous silicon layer 48, the doping, so that a Formed boundary layer between the semiconductor support 31 and the doping area 56 forms how this boundary layer is indicated by the solid line 55.

Aus der Darstellung kann man entnehmen, dass der nach der Seite ausfliessende Doticrungsbereich 56 an denjenigen Stellen eine Begrenzung erfährt, die durch die Seitenwände 46 der Maske 45 bestimmt sind Das vorausstehend beschriebene Verfahren kann zur Gestaltung von Grenzschichten in-jeglichen Halbleitermaterial mit jeglichem Dotierungsmittel Verwendung finden, solange das Dotierungsmittel durch eine amorphe Schicht diffundiert.From the illustration you can see that the flowing out to the side Doticrungsbereich 56 experiences a limitation at those points that are caused by the Sidewalls 46 of mask 45 are determined by the method described above can be used to design interfaces in-any semiconductor material with any Dopants are used as long as the dopant is amorphous Layer diffuses.

Bezüglich des Begriffes"amorphes Silizium"sei auf den Unterschied gegenüber dem üblichen Begriff "polikristallines Silizium" hingewiesen, wobei unter amorphem Silizium ein solches Material zu verstehen ist, in welchem im wesentlichen keine Kristallite vorkommen, wogegen polikristallines Silizium Silizium ein Materlal bezeichnet, in welchem bereichsweise Kristallite auftreten, die eine zufällige Orientierung in ihrer Verteilung über das Material aufweisen. Wenn jedoch die Bereiche der Kristallite bezüglich der Grösse abnehmen, insbesondere wenn die Formationswärme verringert wird, wirkt das Material wie ein amorphes Material, obwohl noch einige Kristallitformationen vorhanden sein können, Somit kann jegliches, polikristalline Halbleiternaterial als amorphes Material Verwendung finden, bei welchem die Kristallitanhäufungen so geringfügig sind, dass sie im wesentlichen nicht zu erkennen sind. r,s ist auch ohen Bedeutung in welcher Weise das Dotierungsmaterial durch das amorphe Material hindurchdiffundiert wird. Die Diffusion ist am bequemsten mit einen Dotierungsmittel in gasförmiger Phase innerhalb eines Diffusionsraumes vorzunehen. Jedoch werden neuerdings auch dotierte Oxyde als Diffusionquellen verwendet und zwar in der Form, dass dieses dotierte Oxyd direkt auf der Oberfläche des Bereiches angebracht wird, der dotiert werden soll. In diesem Aufbau wird das llalbleiterelement einer Wärmebehandlung unterzogen. Typische Werte für die Grenzschichttiefe und für die Prosessparamoter ergeben sich unter Verwendung einer amorphen Schicht aus nachfolgenden Angaben: Halbleiterträger: N-leitendes Silizium mit einen Widerstand von einem Ohm cm.With regard to the term "amorphous silicon", note the difference compared to the usual term "policrystalline silicon" pointed out, with under amorphous silicon is to be understood as such a material in which essentially no crystallites occur, whereas policrystalline silicon silicon a Materlal designates in which crystallites occur in some areas, the one have random orientation in their distribution over the material. But when the areas of the crystallites decrease in size, especially if the As formation heat is reduced, the material acts like an amorphous material, though Some crystallite formations can still be present, thus any, policrystalline Semiconductor material can be used as an amorphous material, in which the crystallite accumulations are so insignificant that they are essentially undetectable. r, s is too No importance in what way the doping material through the amorphous material is diffused through. Diffusion is most convenient with a dopant to take place in the gaseous phase within a diffusion space. However will recently doped oxides have also been used as diffusion sources in the form that this doped oxide is applied directly to the surface of the area, to be endowed. In this structure, the semiconductor element undergoes heat treatment subjected. Typical values for the boundary layer depth and for the process paramoters result from the following information when using an amorphous layer: Semiconductor carrier: N-conductive silicon with a resistance of one ohm cm.

Amorphe Schicht: Silizium 0,8 /um dick. Amorphous layer: silicon 0.8 / µm thick.

Gasförmiges Potierungsmaterial: Bor. Gaseous potation material: boron.

Dotierungsmaterial im amorphen Silizium: 1020 Atome/cm³. Dopant material in amorphous silicon: 1020 atoms / cm³.

Grenzschichttiefe: Etwa 0,2 bis 0,3 µm. Boundary layer depth: About 0.2 to 0.3 µm.

Durchbruchspannung: Etwa 60 bis 75 Volt. Breakdown Voltage: About 60 to 75 volts.

Theoretische Durchbruchspannung aufgrund der Massencharakteristik: Etwa 90 bis 100 Volt. Theoretical breakdown voltage based on the mass characteristic: Around 90 to 100 volts.

Durchbruchspannung bei einer Grenzschichttiefe von 0,2 bis 0,3 µm ohne Diffusion durch eine amorphe Siliziumschicht: 15 bis 25 Volt. Breakdown voltage at a boundary layer depth of 0.2 to 0.3 µm without diffusion through an amorphous silicon layer: 15 to 25 volts.

Hs Es wurde bereits darauf hingewiesen, dass eine @rhöhung der Durchbruchspannung auch bei bereits fertiggestellten Halbleiterelementen, z.B. einer fertigen Diode, vorgenommen werden kann. Dies wird anhand der Fig. 4 erläutert, bei der in einem Halbleiterträger 6S ein Bereich 66 mit entgegengesetzter Leitfähigkeit dargestellt ist. Die herkömmliche, im wesentlichen rechteckig verlaufende Grenzschicht ist mit einer ausgezogenen Linie 67 angedeutet. Ober dieser bereitsfertiggestellten Grenzschicht wird auf der Oberfläche des Halbleiterkörpers eine amorphe Schicht 70 angebracht, die mit einer geeigneten Maske 71 abgedekt wird. Durch die Öffnung und durch die freigelegt. amorphe Schicht wird eine Diffusion mit einem P-leitenden Doti.rungsmaterial vorgenommen, wodurch sich eine leicht gekrümmt verlaufende Grenzschicht ausbildet, wie sie mit der gestrichelten Linie 72 angedeutet ist. Damit wird eine Erhöhung der Durch bruchspannung bei einer bereits fertigen Diode um etwa 50 t erzielt. Selbstverständlich kann dieselbe Massnahme auch bei Halbleiterelementen angewandt wetden, bei denen eine gegenüber der Darstellung entgegengesetzte Leitfähigkeitszuordnung gegeben ist.Hs It has already been pointed out that a @ Increase of the breakdown voltage even with already completed semiconductor elements, e.g. a finished diode can be made. This is illustrated in FIG. 4 explained in which in a semiconductor carrier 6S a region 66 with opposite Conductivity is shown. The conventional, essentially rectangular one The boundary layer is indicated by a solid line 67. Above this already completed The boundary layer becomes an amorphous layer on the surface of the semiconductor body 70 attached, which is covered with a suitable mask 71. Through the opening and exposed through that. amorphous layer will diffuse with a P-type Doping material made, creating a slightly curved boundary layer forms, as indicated by the dashed line 72. This becomes a Increase in the breakdown voltage achieved in an already finished diode by around 50 t. Of course, the same measure can also be applied to semiconductor elements where the conductivity assignment is opposite to that shown in the illustration given is.

Aus dem Vorausgehenden ergibt sich* dass ein fassonierter Gren:schichtverlauf gemäss der Erfindung einen beträchtlichen Vorteil für die Schaffung von Halbleiterelementen mit hoher Durchbruchspannung bietet. Die Durchbruchspannung kann um das Zwei- bis Dreifache grösser sein, wenn der flachliegende Grenzschichtverlauf gemäss der Erfindung aufgebaut ist.From the foregoing it follows * that a shaped size: the course of the layers according to the invention a considerable advantage for the creation of semiconductor elements with high breakdown voltage. The breakdown voltage can be around two to Be three times larger if the flat boundary layer course according to the invention is constructed.

Es braucht wohl im einzelnen nicht angegeben zu werden, wie die amorphe Schicht herzustellen ist, da offensichtlich hierfür ein epitaxiales Verfahren Verwendund finden kann.It does not need to be specified in detail, like the amorphous one Layer is to be produced, since an epitaxial process is obviously used for this Can be found.

Mit Hilfe einer Zerstäubung kann eine amorphe Schicht genausogut herstellt werden, wie mit Hilfe einer Vakuumaufdampfung bei hohen Temperaturen. Bei dem epitaxialen Verfahren wird Big amorphe amorphe Siliziumschicht durch die Raduktion von Silan in einem Trägergas aus Stickstoff ohne Wasserstoff erhalten. Der Temperaturbereich für den amorphen Silizium aufbau beim epitaxialen Verfahren liegt zwischen etwa 380°C und 900°C, obwohl sich unter bestimmten Bedingungen bei den oberen Temperaturen Kristallite ausbilden können.An amorphous layer can be produced just as well with the aid of sputtering like using vacuum evaporation at high temperatures. In the case of the epitaxial Procedure becomes big amorphous amorphous silicon layer due to the radiation obtained from silane in a carrier gas from nitrogen without hydrogen. The temperature range for the amorphous silicon structure in the epitaxial process is between approx 380 ° C and 900 ° C, although under certain conditions at the upper temperatures Can form crystallites.

Um Kristallite su vermeiden, wird der Vorteil der erhöhten Diffusionsgeschwindigkeit durch das amorphe Material ausgenutzt, jedoch sind einige Kristallite unbedeutend, da sie die Diffusionsgeschwindigkeit durch ein Blockieren der Diffusion des Dotierungsmaterials nicht ausreichend ändern. Daher lassen sich bei der oberen Temperatur von etwa 900°C noch zufriedenstellende Ergebnisse erzielen.In order to avoid crystallites, the advantage of the increased diffusion rate is used exploited by the amorphous material, however some crystallites are insignificant, as it increases the diffusion rate by blocking the diffusion of the dopant material not change enough. Therefore, at the upper temperature of about 900 ° C still achieve satisfactory results.

Voraus stehend wurde die Dotierung durch eine amorphe Halbleiterschicht b.schrieben, um die Durchbruchspannung der durch die Diffusion gebildeten Grenzschicht zu vergrössern, indem die Grenzschicht weich verlaufend ausgebildet wird. Der fassonierte Grenzschichtverlauf bewirkt eine in wesentlichengerundet und flach auslaufend.The above was doped by an amorphous semiconductor layer b. wrote the breakdown voltage of the boundary layer formed by the diffusion to enlarge by making the boundary layer smooth. The composed Boundary layer course causes a substantially rounded and flat tapering.

Begrenzung. Dadurch wird in vorteilhafter Weise die Durchbruchspannung erhöht, der Leckstrom verringert, der Grenzschichtverlauf gleichmässiger und ohne Spitzen bzw. scharfkantig. Übergänge gestaltet und ein kürzerer Diffusionszyklus erzielt. Die Erfindung bietet auch die Möglichkeit die Grenzschichtausbreitung zu begrenzen. Ein Vorteil der Erfindung besteht auch darin, dass die amorphe Schicht selbst so stark dotiert sein kann, das sie als Kontaktfläche für das Halbleiterelement verwendbar ist. PatentansprücheLimitation. This advantageously increases the breakdown voltage increased, the leakage current reduced, the boundary layer course more evenly and without Pointed or sharp-edged. Designed transitions and a shorter diffusion cycle achieved. The invention also offers the possibility of boundary layer propagation limit. Another advantage of the invention is that the amorphous layer itself can be so heavily doped that it acts as a contact surface for the semiconductor element is usable. Claims

Claims

Semiconductor arrangement with flat boundary layer, in which the breakdown voltage is increased to a value which is close to the ground breakdown voltage in the semiconductor carrier, characterized in that the boundary layer (40; 55; 67) between regions (31, 56; 65, 66) of different conductivity is designed to run smoothly and avoiding peaks and edges causing charge accumulations, the boundary layer gradually approaching the surface of the semiconductor arrangement.

1. A method for manufacturing a semiconductor device with lay flat Boundary layer in which the breakdown voltage is increased to a value that is close to the ground breakdown voltage in the semiconductor substrate, the boundary layer runs between areas of different conductivity, thus g e n e n n I would like to point out that on the surface of a semiconductor carrier a glass-like, insulating layer is attached and provided with an opening, whereby through this layer serving as a mask does not allow diffusion of the doping material is that an amorphous silicon layer is arranged over this insulating layer that is in the opening of the insulating layer on the surface of the iialleiterträger rests that a mask over the amorphous silicon layer with a smaller opening than the opening in the insulating, vitreous layer is applied, and that a dopant is applied through the opening of the second mask is diffused into the semiconductor body in order to create a Crenzschicht that running smoothly within the semiconductor support gradually approaches the surface.