DE2216425A1

DE2216425A1 - Data processing system

Info

Publication number: DE2216425A1
Application number: DE19722216425
Authority: DE
Inventors: Roger Morley Taplow Maidenhead Berkshire Williams (Großbritannien)
Original assignee: Plessey Handel und Investments AG
Current assignee: Plessey Overseas Ltd
Priority date: 1971-04-05
Filing date: 1972-04-05
Publication date: 1972-10-12
Also published as: GB1345188A; CA947879A; AU465778B2; DE2216425B2; ZA722069B; AU4074872A

Description

HiESSEY HANDEL UKD INVESTIiBETS AG 6300 Zug, Schweiz
Gartenstrasse 2HiESSEY HANDEL UKD INVESTIiBETS AG 6300 Zug, Switzerland
Gartenstrasse 2

DatenverarbeitungssystemData processing system

Die Erfindung bezieht sich auf ein Datenverarbeitungssystera und inbesondere auf ein in einem solchen System zu verwendendes Ein-und Ausgabewerk, das Datennachrichten mit unterschiedlichen Längen verarbeiten kann.The invention relates to a data processing system and in particular towards one in such a system using input and output system that can process data messages with different lengths.

In vielen Echt zeit-On-Line-Datenverarbeitungssystemen, beispielsweise in speicherprogratnmierten. Fernsprech-, Telegraphie-CNachrichten) und Datenvermittlungs-' systemen sind sowohl diejenigen peripheren Einrichtungen, die das zu steuernde System (beispielsweise das Fernsprechvermittlungsnetz) und das steuernde System (das Datenverarbeitungssystem) miteinander verbinden, als auch diejenigen peripheren Einrichtungen, die normalerweise mit einem Datenverarbeitungssystem verbunden sind, typiacherweise über eine serielle Ein-und Ausgäbeverbindungsanordnung an das Datenverarbeitungssystem angeschlossen. Bei der Planung einer solchen Anordnung muß sichergestellt werden, daß sie so flexibel wie möglich ist, daß auch zusätzliche periphere Einrichtungen aufgenommen werden können, wenn sich das zu steuernde System erweitert.In many real-time on-line data processing systems, for example in memory-programmed. Telephone, Telegraphy messages) and data exchange systems are both those peripheral devices that make up the system to be controlled (e.g. the telephone switching network) and interconnect the controlling system (the data processing system), as well as those peripheral devices normally connected to a data processing system, typically via a serial input and output connection arrangement connected to the data processing system. When planning such an arrangement, it must be ensured that it is as flexible as possible, including additional ones peripheral devices can be added when the system to be controlled expands.

200842/1112200842/1112

Aus den oben genannten Gründen ist deshalb vorgeschlagen worden, unter solchen Umständen Bin- und Ausgabewerke zu verwenden, die zur Verbindung des steuernden Systems mit der peripheren Einrichtung in Kaskade geschaltete Wählerstufen enthalten. Die Zahl der Wählerstufen zwischen dem steuernden System und irgendeiner peripheren Einrichtung ändert sich bei einer solchen Anordnung mit der Art der peripheren Einrichtung. So kann beispielsweise wegen der beteiligten relativ großen Mengen zur Bedienung der sogenannten peripheren Fernsprecheinrichtungeri (der Abtaster, Verteiler und dergleichen) eine Anzahl von in Kaskade geschalteten Wählerstufen verwendet werden, während zur Bedienung von peripheren Einrichtungen von Datenverarbeitungsanlagen (Magnettrommeln, Sichtanzeigegeräte, lochstreifenleser und dergleichen) eine, einzige Wählerstufe ausreichen würde. Als Folge davon ändert sich in einer solchen Anordnung die Adresseninformation für die peripheren Einrichtungen in ihrer Größe (d.h. der Zahl der Binärelemente ) abhängig von der Zahl und der Größe der Wählerstufen zwischen dem steuernden Sys:tem und der peripheren Einrichtung. Daraus ist zu erkennen, daß die das Ein- und Ausgabewerk mit dem zentralen Datenverarbeitungssystem verbindende Einrichtung, dann wenn die vom Ein- und Ausgabewerk zu verarbeitenden Nachrichten die Form von Daten mit der darauf folgenden peripheren Adresse in einer zusammengesetzten Bitfolge annehmen, die empfangene Nachricht so organisieren können muß, daß ihre Anteile, ( d.h. die periphere Identitätsadresse und die peripheren Ausgangsdaten) leicht voneinander getrennt werden können.For the reasons given above, it has therefore been proposed to use bin and output units under such circumstances to use those connected in cascade to connect the controlling system with the peripheral device Voter levels included. The number of voter levels between the controlling system and any peripheral device in such an arrangement, changes with the type of the peripheral device. For example, because of of the relatively large numbers involved to operate the so-called peripheral telephone equipment (the scanner, Distributors and the like) a number of cascaded selector stages can be used while for the operation of peripheral equipment of data processing systems (magnetic drums, display devices, punched tape readers and the like) one, single voter level would be enough. As a result, the address information for the peripheral changes in such an arrangement Facilities in their size (i.e. the number of binary elements) depend on the number and size of the Selector levels between the controlling system and the peripheral device. From this it can be seen that the the input and output work with the central data processing system connecting device, then when the input and Output work to process messages in the form of Accept data with the following peripheral address in a composite bit sequence, the received message must be able to organize in such a way that their parts (i.e. the peripheral identity address and the peripheral output data) can be easily separated from each other.

Der Erfindung liegt die Aufgabe zugrunde, einen einfachen Mechanismus zur Verwendung beim Trennen der Adressen information von der Dateninformation in einer seriell empfangenen Nachricht von einem Ein- und Ausgabewerk zu schaffen, in der die Anzahl der Bits jedes Teils der empfangenen NachrichtThe invention has for its object to provide a simple mechanism for use in separating the address information to create of the data information in a serially received message from an input and output unit in which the number of bits of each part of the received message

209842/1112209842/1112

im Zeitpunkt des Empfangs unbekannt ist.is unknown at the time of receipt.

Das gemäß der Erfindung geschaffene Datenverarbeitungssystem mit einem das System mit einer peripheren Einrichtung verbindenden Ein- und Ausgabewerk,-das serielle, aus einer aus Daten- und Adresseninformation zusammengesetzten Bitfolge mit veränderlicher. Gesamtlänge bestehende Datennachrichten erzeugt, ist dadurch gekennzeichnet, daß das Ein- und Ausgabewerk auf ankommende Date ηnachrichteη ansprechende Einrichtungen mit zwei von den Bits einer seriell empfangenen Datennachricht gemeinsam betätigten Schieberegistern enthält, die derart ausgebildet sind, daß am Ende des Empfangs der Datennachricht die Information in dem ersten Schieberegister nach der höchstwertigen Ziffernstelle ausgerichtet ist, während die Information in dem zweiten Schieberegister naoh der niedrigstwertigen Ziffernstelle ausgerichtet ist.The data processing system created in accordance with the invention with an input and output unit connecting the system with a peripheral device, -the serial, from a bit sequence composed of data and address information with variable. Total length of existing data messages generated, is characterized in that the input and output unit responding to incoming data ηnachrichteη Contains devices with two shift registers operated jointly by the bits of a serially received data message, which are designed such that the information in the first shift register at the end of the reception of the data message is aligned with the most significant digit, while the information in the second shift register is naoh the least significant digit.

Diese Informationsausrichtung.in den Schieberegistern ermöglicht die Trennung der empfangenen Information in ihre Bestandteile unter der Steuerung durch eine gespeicherte Information, die auf den laufenden Organisationszustand des Ein-und Ausgabewerk^ bezogen ist. Typischerweise kann diese gespeicherte Information in der mit dem Ein- und Ausgabewerk verbundenen Datenverarbeitungsanlage in Form einer Serie von Tabellen enthalten sein. Nach Empfang der Inhalte der zwei Schieberegister kann die Datenverarbeitungsanlage unter Verwendung der Inhalte des links ausgerichteten Registers nacheinander eine Durchsicht der Tabelle vornehmen. Die Ablauffolge derTäbellendurehsicht ist so ausgeführt, daß sie mit dem Zugriff auf eine End tabelle endet, die die Datenwortlänge identifizierende Eintragungen enthält. Dadurch können die Daten der empfangenen Nachricht aus dem niedrigstwertigen Ende, des Inhalts des xechts ausgerichteten Registers entnommen werden. " -This alignment of information in the shift registers allows the received information to be separated into its component parts under the control of a stored one Information that relates to the current organizational status of the Input and output work ^ is related. Typically, this stored information can be in the data processing system connected to the input and output unit in the form of a Series of tables may be included. After receiving the content the data processing system can use the two shift registers review the table one at a time using the contents of the tab aligned to the left. The tabular look-up sequence is designed to end with access to an end table which contains entries identifying the data word length. This allows the data of the received message from the least significant end of the content of the x-right aligned Register. "-

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Darin zeigen:An embodiment of the invention is shown in the drawing shown. Show in it:

Fig.1 eine Ausführungsform eines Ein- und Ausgabewerks nach der Erfindung und1 shows an embodiment of an input and output unit according to the invention and

Fig.2 ein Blockdiagramm der zur Verwendung der in den Schieberegistern von Fig.1 enthaltenen Information durchgeführten Operationen.FIG. 2 is a block diagram of the method used in FIG Information contained in the shift registers of FIG operations performed.

Fig.1 zeigt eine Übersicht eines Ein-und Ausgabewerks nach der Erfindung. Das Ein- und Ausgabewerk enthält eine Peripheriezugriffseinheit PAU, die auf der einen Seite über Leitungen CPU/SU (die die Zentraleinheit und das Speicherwerk angeben) eine Verbindung zu einem Datenverarboitungssystem und auf der anderen Seite über Wählerfelder, beispielsweise über PS, SS1 und SSX, eine Verbindung zu mehreren peripheren Einrichtungen(beispielsweise PA bis PN, PIA bis PIN und PX und PY) herstellen. Bei allen Ein- und Ausgabewerken ist es notwendig, daß eine Koppelanordnung enthalten ist, die es dem zugehörigen Datenverarbeitungssystem ermöglicht, unter Verwendung eines Datenverarbeitungsanlagen-Standardworts (aus beispielsweise 24 Bits) mit den peripheren Einrichtungen in Verbindung zu treten.1 shows an overview of an input and output unit according to the invention. The input and output unit contains a Peripheral access unit PAU, on the one hand via lines CPU / SU (which the central unit and the storage unit specify) a connection to a data processing system and on the other hand via voter fields, for example Via PS, SS1 and SSX, a connection to several peripheral devices (for example PA to PN, PIA to PIN and PX and PY). With all input and output units it is necessary that a coupling arrangement is included, which enables the associated data processing system to use a data processing system standard word (of for example 24 bits) to communicate with the peripheral devices.

Die Peripheriezugriffseinheit PAU enthält zwei Schieberegister AREG- und DREG, die über primäre und sekundäre Wähler serielle Nachrichten von der peripheren Einrichtung empfangen können. Wie oben bereits erwähnt wurde, erfolgt jede Datenübertragung unter Einbeziehung des Bin-und Ausgabewerks in serieller Übertragungsform mit einer Nachricht, die aus einer Dateninformation mit einer darauf folgenden Adresseninformation zusammengesetzt ist.The peripheral access unit PAU contains two shift registers AREG- and DREG, the primary and secondary Voters can receive serial messages from the peripheral device. As mentioned above, takes place any data transmission involving the bin and output units in serial transmission form with a message consisting of data information with a subsequent Address information is composed.

2 0 9 8 A 2 / 1 1 1 22 0 9 8 A 2/1 1 1 2

Der Adressenabschnitt der Nachricht beschreibt den seriellen Verbindungszweig, der eine Anzahl von Wählern umfassen kann. So wird beispielsweise die Identität der periphereη Einrichtung PA von Fig.1 von einer Sekundärwähleradresse (beispielsweise eine aus 16) und einer darauf folgenden Primär Wähleradresse (eine aus 64 ) gebildet. Die Größe der Sekundärwähler wird von der Anzahl der peripheren Einrichtungen best i/m art, und daher ändern sich die einzelnen·' Zweigaüressen von Wähler zu Wähler in der Bit zahl in entsprechender Weise. Im Falle der peripheren Einrichtung PX oder der peripheren Einrichtung PY besteht beispielsweise die Adresse des. Ein- und Ausgabewerks einfach aus der Adresse des Zweigs des Primärwählers, an den die periphere Einrichtung angeschlossen ist. In den oben genannten zwei Fällen hat die Adresse der peripheren Einrichtung PA eine Länge von 10 Bits (d.h. 6 Bits für die Primär wähl er ad resse und- 4 Bits für die Sefcundärwähleradresse), doch hat die Adresse der peripheren Einrichtung PX einfach nur eine Länge von 6 Bits. Überdies kann sich die Größe des Datenworts mit der Art der peripheren Einrichtung ändern. So kann beispielsweise die periphere Einrichtung PIA so organisiert sein, daß sieals Ausgangssignal ein Datenwort.mit 24 Bits abgibt, während die periphere Einrichtung PY,die beispielsweise ein Lochstreifenleser ist, so arganisiert sein kann, daß sie am . Ausgang ein Datenwort mit 8 Bits abgibt. Daher kann die Nachricht von einer peripheren Einrichtung, wie der peripheren Einrichtung PIA in der Größenordnung von 34 Bits liegen, während eine Nachricht von der peripheren Einrichtung wie der peripheren Einrichtung PY in der Größenordnung von 14 Bits liegen kann. Die obigen Beispiele sind nur für die Größenänderungen von Nachrichten typisch, die von einem Ein- und Ausgabewerk des beschriebenen Typs empfangen werden, können.The address section of the message describes the serial Connection branch that can include a number of voters. For example, the identity of the peripheral device PA of Figure 1 from a secondary voter address (e.g. one of 16) and a subsequent primary voter address (one of 64) formed. The size of the secondary selector is determined by the number of peripheral devices, and therefore the individual two-tier meals of voters change to voter in the bit number in a corresponding way. In the event of of the peripheral device PX or the peripheral device PY consists for example of the address of the input and Output plant simply from the address of the branch of the primary selector to which the peripheral device is connected is. In the above two cases, the address of the peripheral device PA has a length of 10 bits (i.e. 6 bits for the primary select address and 4 bits for the secondary dialer address), but has the address of the peripheral device PX just a length of 6 bits. In addition, the size of the data word can vary with the type of peripheral device change. For example, the peripheral facility PIA be organized in such a way that they are Output signal emits a data word with 24 bits, while the peripheral device PY, which is for example a paper tape reader, can be organized so that it can be on. Output emits a data word with 8 bits. Therefore, the message can come from a peripheral device such as the peripheral Device PIA are on the order of 34 bits while a message from the peripheral device is like of the peripheral device PY may be of the order of 14 bits. The above examples are for that only Changes in the size of messages typically received by an input and output system of the type described, can.

20 9 8 42/11 1220 9 8 42/11 12

Zur Anpassung an solche Datennachrichten mit unterschiedlicher Länge sind die zwei Schieberegister AREG und DREG in der Peripher ie Zugriffs einheit PAU so ausgebildet, daß am Ende des Empfangs einer Daten na chricht die Information im Schieberegister AREG nach der höchstwertigen Ziffernstelle (links) ausgerichtet ist, während die Information im Schieberbereich DREG nach der niedrigstwertigen ZifferHstelle (rechts) ausgerichtet ist.The two shift registers AREG and DREG in the peripheral access unit PAU designed in such a way that that at the end of the reception of data, the information in the shift register AREG after the most significant Digit (left) is aligned while the information in the slider area DREG after the least significant DigitHstelle (right) is aligned.

Es sei bemerkt,daß jede periphere Einrichtung mit einer sechsadrigen Verbindung zum Ein- und Ausgabewerk ausgestattet . ist, und daß die Peripheriezugriffseinheit PAU in gleicher Weise, mit einem einzigen sechsadrigen Anschlußzweig versehen ist. Die sechsadrigen Anschlußzweige enthalten eine Gruppe (X und Y) aus drei leitungen in jeder Richtung, unabhängig von der normalen Datenübertragungsrichtung, die durch die Zeile von Pig.1 angezeigt ist. Die drei Leitungen sind Aktivierungsleitungen A, Datenleitungen D und Taktleitungen T. Somit transportieren die Leitungen AX, DX und TX Aktivierungs-, Daten- und Taktsignale von einer Ausgangszugriffs-und Steuereinrichtung in der Peripheriszugriffseinheit PAU zur peripheren Einrichtung, während die Leitungen AY, DY, TY Aktivierungs-, Daten- und Takt Signa Ie von der peripheren Einrichtung zur Peripheriezugriffseinheit PAU befördern,,It should be noted that each peripheral device with a six-wire connection to the input and output unit. is, and that the peripheral access unit PAU in the same way, with a single six-wire connection branch is provided. Contain the six-wire connection branches a group (X and Y) of three lines in each direction regardless of the normal direction of data transfer indicated by the line of Pig.1. The three lines are activation lines A, data lines D and clock lines T. Thus transport the lines AX, DX and TX activation, data and Clock signals from an output access and control device in the peripheral access unit PAU to the peripheral Device, while the lines AY, DY, TY activation, data and clock signals from the peripheral Transport device to peripheral access unit PAU,

Es erfolgt nun die Betrachtung von typischen Nachrichtenübertragungen unter Beteiligung von Nachrichten mit unterschiedlichen Datenbit- und Adressenbit-Inhalten.Typical message transmissions are now considered with the participation of messages with different data bit and address bit contents.

Übertragung von der peripheren Einrichtung PYr Wenn ein Zugriff der peripheren Einrichtung PY auf das Datenverar beitungssystem erforderlich ist, setzt die periphere Einrichtung PY den Signalzustand an ihrer Aktivieiungsleitung auf den Signalzustand 1. Transmission from the peripheral device PY r If the peripheral device PY needs to access the data processing system, the peripheral device PY sets the signal state on its activation line to the signal state 1.

209842/.1 1-1-2209842 / .1 1-1-2

Dieser Zustand wird von der Primärwählersteuereinrichtung 1SC festgestellt, und diese setzt ihrerseits den Signal-.zustand der Aktivierungsleitung AY zur Periphiezugriffs einheit PAU auf den Signalzustand 1. Der. Zustandswechsel der leitung AY wird von der Peripheriezugriffseinheit PAU mit Hilfe der Steuereinrichtung OA&C festgestellt, und die abgehende Datenleitung DX wird auf den Signalzustand gesetzt, damit die Feststellung des "Ruf"-Zustandes (d.h. \ Setzen der Aktivierungsleitung AY auf. den Signalzustand 1) angezeigt wird. Gleichzeitig überträgt die Peripheriezugriffseinheit mit Hilfe der Steuereinrichtung OA&C an der abgehenden Taktleitung TX eine Reihe von Taktimpulsen. Diese Taktimpulse werden dazu verwendet, die Daten -und Aüresseninformation, die die Datennachricht bilflet, bei ihrem Weg von der peripheren Einheit und den Wählergruppen zur Peripheriezugriffseinheit PAU zu "Takten". Es"· ist nun zu erkennen, daß die Taktleitung TX in einer Schleifenverbindung in der peripheren Einrichtung an die Taktleitung TY angeschlossen ist.Nach Feststellung des Zustand es 1 an der Datenleitung DX überträgt d:'e periphere Einrichtung PY in serieller Form den Datenabschnitt der Nachricht mit der von den Impulsen an der Taktleitung TX/TY bestimmten Taktrgeschwindigkeit. Am Ende des Datenabschnitts der Nachricht setzt die periphere Einrichtung PY den Signalzustand an ihrer Aktivierungsleitung auf den Signalzustand O zurück, wobei jedoch die Schleifeηverbindung der Taktleitungen TX und TY aufrechterhalten bleibt, die von dem Signalzustand an der Datenleitung DX abhängt. Die Rücksetzung der Aktivierungsleitung von der peripheren Einrichtung wird von der Steuereinrichtung 1SC des PrimärWählers festgestellt, worauf die Steuereinrichtung veranlaßt, daß die Zweigadresse auf die 'uateninformation mit der von der Taktleitung bestimmten Bitgeschwindigkeit nachfolgt. ' -This state is determined by the primary selector control device 1SC, and this in turn sets the signal state of the activation line AY to the peripheral access unit PAU to the signal state 1. The. The state change of the line AY is determined by the peripheral access unit PAU with the help of the control device OA&C, and the outgoing data line DX is set to the signal state so that the determination of the "call" state (ie \ setting the activation line AY to the signal state 1) is indicated will. At the same time, the peripheral access unit transmits a series of clock pulses to the outgoing clock line TX with the aid of the control device OA&C. These clock pulses are used to "clock" the data and data information that forms the data message on its way from the peripheral unit and the voter groups to the peripheral access unit PAU. It can now be seen that the clock line TX is connected to the clock line TY in a loop connection in the peripheral device. After determining the state es 1 on the data line DX, the peripheral device PY transmits the data section of the Message with the clock speed determined by the pulses on the clock line TX / TY. At the end of the data section of the message, the peripheral device PY resets the signal state on its activation line to the signal state O, but the loop connection of the clock lines TX and TY is maintained The resetting of the activation line from the peripheral device is determined by the control device 1SC of the primary selector, whereupon the control device causes the branch address to follow the data information at the bit rate determined by the clock line.

2098427 11122098427 1112

Wenn die Adressen information (die im Fall des Primärwählers PS mit 64 Ausgängen sechs Bits umfaßt) vollendet ist, setzt die Wählersteuereinrichtung den Signalzustand an der Aktivierungsleitung vom Priraärwähler auf den Signalzustand O zurück. Dieser Zustand wird von der Steuereinrichtung OA&C der Peripheriezugriffsei.nheit PAU festgestellt, und die Verbindung zwischen der peripheren Einrichtung und der Peripheriezugriffseinheit wird dadurch gelöst, daßIf the address information (which in the case of the primary voter PS with 64 outputs comprises six bits) is completed, the selector control device sets the signal state on the activation line from the primary selector to the signal status O back. This state is controlled by the control device OA&C of the peripheral access unit PAU detected, and the connection between the peripheral device and the peripheral access unit is released in that

der Signalzustand an der Datenleitung DX auf den Zustand zurückgesetzt wird. Die Peststellung des Zustand es O an der Aktivierungsleitung AY mit Hilfe der Steuereinrichtung OA&C hat die Beendigung der an die Taktleitung TX angelegten Taktimpulse nach Foliendung der laufenden Datenwort-Bitreihe zur Folge,the signal status on the data line DX to the status is reset. The plague of the state of es O on the activation line AY with the aid of the control device OA&C has ended the on the clock line TX applied clock pulses after the end of the current data word bit sequence,

Aus der obigen Beschreibung ist zu erkennen, daß die besondere Dateη na ehr icht von der peripheren Einrichtung PY aus H Bits besteht (d.h. daß acht Datenbits auf die sechs Adressenbits folgen). Die Periphsriezugriffseinheit ist jedoch nicht in der Lage, die Größe der Dateηnachrieht festzustellen, bis die Nachricht empfangen worden ist. Außerdem kann die Größe der Teilabschnitte (d.h. des Datenabschnitts und des Adressenabschnitts) überhaupt nicht bestimmt werden. Die ankommende Nachricht wird über die Datenleitung DY in die zwei Schieberegister AREG und DREG in der Peripheriezugriffseinheit PAU eingegeben. Diese Schieberegister sind folgendermaßen aufgebaut: (I) die Anzahl der Stufen des Schieberegisters AREG ist gleich oder größer als die maximale Zahl der Bits im Adresse nabschnitt einer Nachricht , und (II) die Zahl der Stufen des Schieberegisters DREG ist gleich der nächstliegenden ganzen Vielfachen der Datenwörter des Datenverarbeitungsgeräts über der maximalen Anzahl der Bits im Datenabschnitt einer Datennachricht. Beispielshalber sei angenommen, daß der AdressenabschnittFrom the above description it can be seen that the special data is not related to the peripheral device PY consists of H bits (i.e. eight bits of data out of the six Address bits follow). However, the peripheral access unit is not able to track the size of the file until the message has been received. In addition, the size of the subsections (i.e. the Data section and the address section) at all cannot be determined. The incoming message is transferred to the two shift registers AREG and via the data line DY DREG entered in the peripheral access unit PAU. These shift registers are constructed as follows: (I) the number of stages of the shift register AREG is equal to or greater than the maximum number of bits in the address section of a message, and (II) the The number of stages of the shift register DREG is the same of the closest integer multiples of the data words of the data processing device over the maximum number of the bits in the data section of a data message. As an example assume that the address portion

209842/1112209842/1112

einer Nachricht nicht größer als ein Datenwort des Datenverarbeitungsgeräts ist, das , wie oben erwähnt ■wurde, aus 24 Bit bestehen kann, während der Datenabschnitt einer Nachricht nicht größer als ein Datenwort des Datenverarbeitungsgeräts ist. Die Schieberegister AREG und DREG haben daher beide eineLänge von 24 Bits, während die Da te η na ehr ic ht jedoch eine Lange von bis zu 48 Bits mit einem Miniraum von beispielsweise 7 Bits haben kann (beispielsweise -bei einer peripheren Einrichtung mit einem einzigen Datenbitausgang, die direkt an den Primärwähler PS angeschlossen ist). ~of a message is not larger than a data word of the data processing device, which, as mentioned above ■ was, can consist of 24 bits, while the data section of a message is not larger than a data word of the data processing device. The AREG and DREG are therefore both 24 bits in length, while however, the data is up to 48 bits long with a minimum space of 7 bits, for example (For example -in a peripheral device with a single data bit output that goes directly to the primary selector PS connected). ~

Wie bereits erwähnt wurde, wird die Date η na ehr ic ht von der peripheren Einrichtung PY über das Ein- und Ausgabewerk in serieller Form über die Datenleitung DY, begleitet von Taktimpulsen an der Taktleitung TY auf die Peripheriezugriff seinheit PAU übertragen, und die Aktivierungsleitung AY wird dabei für die Dauer der Datennachricht auf dem Signalzustand 1 gehalten. Die eigentliche Date η na ehr ic ht besteht aus 8 Bits, auf die sechs Bits der Adresseninformation folgen (das bedeutet eine Gesamtlänge von 14 Bits). Die Bitfolge der Datennäehricht wird sowohl in das Schieberegister AREG' als in das Schieberegister DREG eingegeben, und die Eingabe der Nachricht erfolgt unter der Taktsteuerung durch die Takt impulse an der Taktleitung TY.As already mentioned, the date η is after or from the peripheral device PY via the input and output unit in serial form via the data line DY of clock pulses on the clock line TY transferred to the peripheral access unit PAU, and the activation line AY is in the signal state for the duration of the data message 1 held. The actual date is no longer there of 8 bits followed by six bits of address information (that means a total length of 14 bits). The bit sequence the data is stored in the shift register AREG ' than entered into the shift register DREG, and the input the message takes place under the clock control by the clock pulses on the clock line TY.

Beide Register sind mit SohlebesperrvorriOhtungen ausgestattet, die (1) im Falle des Registers AREG über die Aktivierungsleitung AY und (II) im Falle des Registers DREG über die Ausgangsleitung eines DatenwortZählers DWC gesteuert wird. Infolge dieser Anordnung wird der Schiebevorgang im Schieberegister AREG gesperrt, sobald der Signal zustand an der Aktivierungsleitung auf den Zustand 0 zurückkehrt, während der Schiebevorgang im Schieberegister DREG beendet wird, nachdem 24 Taktimpulse (d.h. ein Datenwori;) empfangen vor denBoth registers are equipped with sole locking devices, the (1) in the case of the AREG register via the activation line AY and (II) in the case of the DREG register via the Output line of a data word counter DWC is controlled. As a result of this arrangement, the shift operation in the shift register AREG blocked as soon as the signal status at the Activation line returns to state 0 while the shift process in the shift register DREG is ended after 24 clock pulses (i.e. a data word) have been received before the

20«S41/111220 «S41 / 1112

sind. Folglich hat das Schieberegister AREG am Ende des . 24. Taktimpulses die Daten na ehr icht empfangen, die in den 24 Stufen mit den höchstwertigen Ziffernstellen sitzt, während die gleiche Daten na ehr ic ht in den 14 Stufen mit den niedrigstwertigen Ziffernstellen des Schieberegisters DREG sitzt.are. Consequently, the shift register has AREG at the end of . 24. clock pulse the data is not received, which sits in the 24 steps with the most significant digits, while the same data is shown in the 14 stages with the least significant digits of the shift register DREG.

Transmission from the peripheral device PIA

Wenn ein Zugriff der peripheren Einrichtung PIA auf das Datenverarbaitungssystem erforderlich ist, wird der Signalzustand an der von der peripheren Einrichtung PIA ausgehenden A ktivierun'gs leitung auf den Zustand 1 gesetzt, und es wird eine ähnliche Ablatfffolge diesmal unter Einbeziehung des SekundärWählers SSX und des Primär Wählers PS ausgeführt.If access from the peripheral device PIA to the data processing system is required, the signal state becomes set to state 1 on the activation line going out from the peripheral device PIA, and there will be a similar sequence this time involving the secondary voter SSX and the primary voter PS executed.

Die Daten na ehr ic ht vom Ein-und Ausgabewerk besteht aus 24 Datenbits, auf die 10 Bits der Adresseninformation folgen. Die Adresseninformation besteht aus einer Sekundärwähleradresse (4 Bits) , auf die eine PrimärwählerAdresse (6 Bits) folgt.The data from the input and output unit consists of 24 data bits followed by 10 bits of address information. The address information consists of a secondary selector address (4 bits) followed by a primary selector address (6 bits).

Die Datennachriotit wird gleichzeitig in die Schieberegister AREG und DREG eingegeben. Beim 24. Bit (d.h. am Ende eines Datenworts) wird der Schiebevorgang des Schieberegisters DREG durGh ein Signal vom Datenwortzähler DWG gesperrt, während der Schiebevorgang im RegistersAREG gesperrt wird, wenn der Signal zustand an der Aktivierungsleitung AY auf den Zustand 0 zurückgesetzt wird (d.h. nach dem 34»Bit ).DieDatennachrieht ist daher so verteilt, daß das Schieberegister DREG den 24 Bit umfassenden Datenabschnitt enthält, während das Schieberegister AREG denAdressenabschnitt in seinen Γtafel mit den höchstwertigen Ziffernstellen enthält.The data message is simultaneously in the shift register AREG and DREG entered. With the 24th bit (i.e. at the end of a data word), the shifting process of the Shift register DREG through a signal from the data word counter DWG blocked while the sliding process in RegistersAREG is blocked when the signal is state reset to the state 0 on the activation line AY (i.e. after the 34 »bit). The data message is therefore distributed so that the shift register DREG contains the 24-bit data section while the shift register AREG has the address section in its Γtable with the most significant digits.

209842/1112209842/1112

Die niedrigstwertigen Stufen des Schieberegisters AREG enthalten einen Teil (H Bits)dea ,höchstwertigen und ,The least significant stages of the AREG shift register contain a part (H bits) dea, most significant and,

des aus Daten bestehenden Abschnitts der Datennachricht, der als Redundanz betrachtet wird. Die Zurücksetzung der Aktivierunsleitung AY auf den Zustand O beendet die Ein- und A us gäbe übertragung, und gleichzeitig können diesmal die Taktimpulse beendet werden.the data section of the data message, which is considered redundancy. Resetting the Activation line AY to the state O terminates the input and output transmission, and this time you can at the same time the clock pulses are terminated.

Aus den oben angegebenen Beispielen ist zu erkennen, daß die empfangene Nachricht so organisiert ist, daß der Datenabschnitt so im Schieberegisters DREG sitzt, daß er mit dessen niedrigstwertigen Ziffernstufen beginnt, während der Adressenabschnitt so im Schieberegister AREG sitzt, daß das zuletzt empfangene Bit in dessen höchstwertiger Ziffernstufe sitzt, unabhängig von den relativen Größen dieBer Abschnitte,solange beide gleich oder kleiner als 1 Datenwort (24 Bits) sind. · .From the examples given above it can be seen that the received message is organized in such a way that the data section is located in the shift register DREG in such a way that it is with the least significant number of which begins, while the Address section is located in the shift register AREG in such a way that the last bit received is in its most significant digit level, regardless of the relative sizes dieBer Sections as long as both are equal to or less than 1 data word (24 bits). ·.

Die Organisation der empfangenen Datennaehr icht in der oben beschriebenen Weise ermöglicht es, daß die Abschnitte gemäß dem in Fig.2 dargestellten Operationsab&auf(oder Algorithmus) vom Datenverarbeitungssysteai identifiziert werden.The organization of the received data not in the above-described manner enables the sections according to the operation sequence shown in Fig. 2 to (or Algorithm) identified by the data processing system will.

Software-Steuerung: . - Software control:. -

Die Verbindungen der Wählerstufen des Ein- und Ausgabewerks sind durch eine Reihe von Tabellen (PST, SST) dargestellt, die im Hauptspeicher des Datenverarbeitungssystems enthalten sind. Zur Bestimmung des Adressen- und Dateninfor mati'ons inhalt s der empfangenen Date η na ehr icht wendet das Datenverarbeitungssystem eine sequentielle Tabellendurchsicht' an. In" Fig.2, sind die 'Schieberegister AREG und ' DREG einer Peripherie Zugriffseinheit sowie zwei innerhalb des Datenverarbeitungssystems· enthaltene Register REGT und REG2The connections of the selector stages of the input and output system are represented by a series of tables (PST, SST) stored in the main memory of the data processing system are included. To determine the address and data information content of the received data η is not used the data processing system a sequential table review ' at. In "Fig.2, the 'shift registers AREG and' DREG a peripheral access unit as well as two within of the data processing system · contained registers REGT and REG2

209 84 2/111X 209 84 2/111 X

zusammen mit den Software-Tabellen PST und SST innerhalb der gestrichelten Linie dargestellt.shown within the dashed line together with the software tables PST and SST.

Wenn das Datenverarbeitungssystem eine durch die bestimmte Peripheriezugriffseinheit empfangene Dateη naehr icht abfragen muß, dann übt ein Steuerwort CW in einem Ein- Ausgabeverarbeitungsprogramm einen Zugriff auf die Adressen· - und Datenregister (AREG und DREG) in der Psripheriezugriffseinheit aus, die von dem Auswählcode in PAUS bestimmt wird. Die Inhalte dieser Register werden in die Regiater REG1 bzw. REG2 im Datenverarbeitungssystera eingegeben. Gleichzeitig wird der diese bestimmte■Peripheriezugriffseinbeit bedienende Primärwähler von der Primärtabellenbasisadresse PTB des Steuerworts CW ausgewählt. Ein ebenfalls im Steuerwort CW enthaltener Primärfeldgrö ßenanzeiger PFS wird dazu verwendet, aus dem in diesem Zßitpunkt im Register REG1 enthaltenen Wort die Bits auszuwählen, die das Primärfeld des Adressenabschnitts bilden. Bei den zwei oben angegebenen Beispielen bestimmt der Primärfeldgrößenanzeiger PPS , daß die meistkennzeichnenden sechs Bits (PS im Register REG1) der empfangenen Dateη na ehr icht dazu verwendet werden sollen eine Abwärtsversetzung der vom PTB-Code ausgewählten Primärwählertabelle zu bewirken. Die an der so definierten Versetzstelle aufgefundene Information bestimmt entweder (I) die Basisadresse einer Sekundärwähleriabelle, die dem Wähler entspricht, der im Falle der peripheren Einrichtung PIA mit dem Primärwählerzweig verbunden ist, oder (II) einen Peripherieidentifizierungscode (PIC) und einen DatenfeIdgrößenanzeiger DFS im Falle der peripheren Einrichtung PY. Im ersten Fall (d.h. bei der peripheren Einrichtung PIA) nach Fig.2 enthält die von der Primärwählerta be lie hergeleitete Information auch einen Code SFS, der die Feldgröße des zum Sekundärwähler gehörigen Adressenabschnitts bestimmt (Code SS im Register REG1).When the data processing system receives one of the specified Peripheral access unit do not query received data must, then a control word CW exercises in an input / output processing program access to the address and data registers (AREG and DREG) in the peripheral access unit which is determined by the selection code in PAUS. the Contents of these registers are entered in the regiater REG1 and REG2 in the data processing system. Simultaneously becomes the one serving this particular ■ peripheral access unit Primary selector from the primary table base address PTB of the control word CW selected. A primary field size indicator PFS, which is also contained in the control word CW used from the in this entry point in the register REG1, select the bits that make up the primary field of the address section. With the two The examples given above determine the primary field size indicator PPS that the most distinctive six Bits (PS in register REG1) of the received data are not to be used to effect a downward shift of the primary voter table selected by the PTB code. The information found at the offset point defined in this way determines either (I) the base address of a Secondary voter table corresponding to the voter who was selected in the In the case of the peripheral device PIA is connected to the primary selector branch, or (II) a peripheral identification code (PIC) and a data field size indicator DFS in the case of the peripheral device PY. In the first case (i.e. in the case of the peripheral device PIA) according to FIG Information derived from the primary voter should also be included Code SFS, which determines the field size of the address section belonging to the secondary selector (Code SS in register REG1).

209842/1 1 1 2209842/1 1 1 2

Der sekundäre Adressenabschnitt (der Abschnitt SS des Registers REG1) wird dazu verwendet, eine Abwärtsversetzung der Sekundär Wählertabelle-SST zu bestimmen. Die an der so bestimmten Versetzstelle aufgefundene Information ergibt eine Information über die Identität der peripheren Einrichtung (PIC) und die Daten feldgröße (Di¹S) entsprechend der empfangenen Nachricht.The secondary address section (the section SS of the register REG1) is used to determine a downward displacement of the secondary voter table SST. The information found at the relocation point determined in this way provides information about the identity of the peripheral device (PIC) and the data field size (Di ¹ S) corresponding to the received message.

Somit wird der Code PIC dazu verwendet, die Identität PI der peripheren Einrichtung anzuzeigen, während der Datenfeldgrößencode DPS dazu verwendet wird, die erforderliche Anzahl der Bits aus dem geringstkennzeichnenden Ende des Registers REG2 zur Erzeugung des Datenabschnitts der empfangenen JTa ehr ic ht heranzuziehen. Im Falle der peripheren Einrichtung PIA bestimmt der Dat en feld große ncode DFS in der zugehörigen Sekundärwählertabelle 24 Bits, während im .Falle, der peripheren Einrichtung PY der Datenfeldgrößencode DFS in der zugehörigen Primärwählertabelle 8 Bits bestimmt. Die Identität der peripheren Einrichtung kann nun dazu verwendet werden, die empfangenen Daten in eine entsprechende Verarbeitungswarteschlange einzureihen.Thus, the code PIC is used to indicate the identity PI of the peripheral device, while the data field size code DPS is used to use the required number of bits from the least significant end of the register REG2 to generate the data portion of the received JTa. In the case of the peripheral device PIA, the data field large ncode DFS in the associated secondary selector table determines 24 bits, while in the case of the peripheral device PY, the data field size code DFS in the associated primary selector table determines 8 bits. The identity of the peripheral device can now be used to queue the received data in a corresponding processing queue.

Erweiterung des Systems; ' Expansion of the system; '

Die oben beschriebenen Anordnungen bezogen sich auf Datennachrichten aus einem Datenabschnitt mit einer Länge bis zu der Länge eines Datenworts des Datenverarbeitungsgeräts (wobei 24 Bits angenommen wurden), auf den ein Adressenabschnitt bis zu einer gleichen Länge folgt. Die Anordnungen können jedoch in gleicher Weise auf größere Adressen- und Datenabschnitte angewendet werden. Im Falle eines Datenabschnitts, (fer größer als ein Datenwort ist, wird das Register DREG von einem Stapel aus "Einworf-Registern gebildet, die eine Kapazität aufweisen, die gleich der maximalen größeren ganzen Zahl der Datenwörter im Da.te.n~The arrangements described above related to data messages from a data section with a length of up to to the length of a data word of the data processing device (assuming 24 bits), followed by an address section of up to an equal length. The orders however, they can be applied in the same way to larger address and data sections. In the case of a data section, (fer is larger than a data word, the Register DREG from a stack of "Einworf-Registers formed, which have a capacity which is equal to the maximum larger integer number of data words in Da.te.n ~

209842/1 1 12209842/1 1 12

2216A252216A25

abschnitt einer Nachricht ist, wobei der Stapel so angeordnet ist, daß die ersten 24 Bits einer Date ηnachrieht in das unterste Register des Stapels und die nächsten 24 Bits in das nächst unterste Register eingegeben werden usw. , und die Daten werden Wort für Wort vom untersten Register des Stapels ausgelesen. Der Yer schiebe vor gang des Schieberegisters DREG wird nach einer ganzzahligen Anzahl von Datenwörtern nach Rückstellung der Aktivierungsleitung AY auf ein Maximum beendet, während der Verschiebevorgang im Adressenregister AREG wie vorher in Übereinstimmung mit der Aktivierungsleitung beendet wird. Im Falle von Adressenabschnitten mit mehr als einer Dateηwortlänge würde ein ebensolcher Stapel gebildet mit einer Kapazität, die gleich der maximalen größeren ganzen Zahl der Adressenwörter in einer Nachricht ist. Auch hier ist die Taktsteuervorrichtung, für alle Nachrichten , die kleiner als das Maximum sind, so ausgeführt, daß Impulse zur Vollendung des begonnenen Datenworts erzeugt werden, wenn die Aktivierungsleitung auf den ZiBtand 0 zurückgesetzt wurde.section of a message, the stack being arranged in such a way that the first 24 bits of a data η follow to the bottom register of the stack and the next 24 Bits are entered into the next lowest register, etc., and the data is transferred word by word from the lowest register of the stack read out. The yer shift forward the shift register DREG is after an integer number of data words after resetting the activation line AY stopped to a maximum while the move in the address register AREG as before in accordance with the activation line is terminated. In the case of address sections with more than one file word length, a such a stack is formed with a capacity that is the same is the maximum major integer number of address words in a message. Again, the clock control device is for all messages that are smaller than the maximum, carried out in such a way that impulses to complete the Data word are generated when the activation line has been reset to ZiBtand 0.

Andrerseits können die Register AREG und DREG auch so beschaffen sein, daß sie eine Länge von zwei oder mehr Datenworten des Datenverarbeitungsgeräts aufnehmen können. In diesem Fall wird der Verschiebevorgang des Adressenregisters wie zuvor dann beendet, wenn die Datennachricht endet, während der Verschiebe vor gang des Datenregisters fortgesetzt wird, bis die maximale Datennachricht aufgetreten ist.On the other hand, the AREG and DREG registers can also do this be designed so that they can accommodate a length of two or more data words of the data processing device. In this case, when the data message ends while the data register is being moved continues until the maximum data message has occurred.

Das Ein- und Ausgabewerk ist so dargestellt worden, daß Taktirapulse in der PeripherieZugriffseinheit erzeugt und zu dieser zurückgeleitet werden, damit sie die ankommende Datennachricht takten, doch hätten auch örtliche Taktvorrichtungen in den peripheren Einrichtungen oder in denThe input and output unit has been shown in such a way that clock pulses are generated in the peripheral access unit and be routed back to this to clock the incoming data message, but would also have local clocks in the peripheral facilities or in the

209842/1 1 12209842/1 1 12

2216A252216A25

Wählergruppen verwendet werden können. Ebenso sind nur zwei Wählerstufen in dem Ein- und Ausgabewerk gezeigt worden,' doch können auch mehrere Stufen eingebaut werden, was dazu führt, daß größere Adressenabschnitte für die Daten nachrichten auftreten.Voter groups can be used. Likewise, only two voter levels have been shown in the input and output unit, ' however, several stages can also be built in, which means that larger address sections communicate for the data appear.

Claims

209 842/1112209 842/1112

Claims

Godfather nta η sayings

1 / data processing system with one the system with one peripheral device connecting input and output unit, the serial, composed of a bit sequence composed of data and address information with a variable overall length Generates existing data messages, characterized in that the input and output unit responds to incoming data messages Appealing device with two of the bits of serially received data after not being actuated together Contains shift registers which are designed such that at the end of the reception of the data message, the information in ■ the first shift register after the most significant digit is aligned, while the information in the second shift register after the least significant digit is aligned.

2. Data processing system according to claim 1, characterized in that that the bits of a serially received data message together in the level with the most significant Digit of the shift register can be entered, and that the device responding to the incoming data η message η includes a shift operation terminating device which (I) performs the shift operation of the first shift register interrupts immediately after the last bit of each received data message has been received and (H) the shift operation of the second shift register immediately after the completion of the next whole data word of the data processing system after the data section interrupts the data message.

3. Date nve rar be iting system according to claim 1 or 2, characterized in that the input and output unit has a selector circuit with multiple groups of branch voters

2098 4 2/11122098 4 2/1112

contains, which provides an access between one of the device and responsive to incoming data messages all peripheral devices allowed, and that every incoming data is not a composite bit sequence which consists of a data section and a subsequent address section, which consists of the encoded Information is formed which the identities of the Access connection used voter branches. Determined.

4. data processing systems] according to claim 3, characterized characterized in that a plurality of tables are provided, one of which in each case for each selector of the selector circuit is assigned that each table has an entry for contains each branch at the corresponding voter, and that any entry in any table that does not relate to the directly connected to a peripheral device, an information. contains information that (i) the Contains starting address of the particular table given to the voter which is connected to the branch determined by the entry and (II) the number of bits of the address section indicates the incoming message to be used as the downward offset of the particular table, while those table entries that refer to with peripheral Facilities. Affiliated voter branches refer to information containing the size of the data section of a; Message included by the affiliate to this voter branch peripheral device is transmitted,

5. Data processing system according to claim 4, characterized in that the table entries referring to with refer to constituencies connected to peripheral institutions, contain information that identifies the corresponding peripheral connected to the voter branch Determine the establishment. . .

209 842/1112

6. Data processing system according to claim 5, characterized in that that the system then, if a data section is to be removed from the received message (I) determines the table corresponding to the voter responding to the receipt of data messages The device that receives the data message is connected and (il) the number of bits in the address field of the received data message determined as downshift size of the particular table to be used.

209842/1112209842/1112

LeerseiteBlank page