DE2216424A1 - Semiconductor device with at least one planar diode with a mesa structure - Google Patents
Semiconductor device with at least one planar diode with a mesa structureInfo
- Publication number
- DE2216424A1 DE2216424A1 DE19722216424 DE2216424A DE2216424A1 DE 2216424 A1 DE2216424 A1 DE 2216424A1 DE 19722216424 DE19722216424 DE 19722216424 DE 2216424 A DE2216424 A DE 2216424A DE 2216424 A1 DE2216424 A1 DE 2216424A1
- Authority
- DE
- Germany
- Prior art keywords
- mesa
- semiconductor device
- dielectric material
- layer
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 239000003989 dielectric material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229920003002 synthetic resin Polymers 0.000 claims description 2
- 239000000057 synthetic resin Substances 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000227 grinding Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- MRMOZBOQVYRSEM-UHFFFAOYSA-N tetraethyllead Chemical compound CC[Pb](CC)(CC)CC MRMOZBOQVYRSEM-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical class F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000011089 carbon dioxide Nutrition 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4822—Beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Description
173» Boulevard Haussmann173 “Boulevard Haussmann
Unser Zeichen: T 1166Our reference: T 1166
Halbleitervorrichtung mit mindestens einer FlächendiodeSemiconductor device with at least one planar diode
mit Mesastrukturwith mesa structure
Die Erfindung betrifft Halbleitervorrichtungen vom Mesa-Typ und insbesondere Flächendioden dieser Art. Eine solche Flächendiode, die aus einem Stapel von drei übereinander angeordneten Halbleiterschichten besteht, führt ihren Namen Mesa (Tisch) auf die besondere Form zurück, die man dieser Diode bei ihrem Ausschneiden aus einem Halbleiterplättchen verleiht. . 'The invention relates to mesa type semiconductor devices and in particular junction diodes of this type. Such a junction diode, which consists of a stack of three on top of each other arranged semiconductor layers, derives its name mesa (table) from the special shape, given to this diode when it is cut out of a semiconductor wafer. . '
Dieser Diodentyp ist besonders vorteilhaft zur Verwendung bei Hyperfrequenzen wo ihr Gebrauch allgemein üblich wird, denn ihre besondere Form verleiht ihr sehr interessante Eigenschaften, und zwar hauptsächlich das Fehlen von Randeffekten und das Fehlen der Auswirkungen der Krümmungsradien der Zwischenflächen zwischen den Zonen unterschiedlichen Leitungstyps.This type of diode is particularly advantageous to use at hyperfrequencies where their use is common because its particular shape gives it very interesting properties, mainly that Absence of edge effects and the absence of the effects of the radii of curvature of the interfaces between the Zones of different line types.
Leider besteht gegenüber diesen Vorteilen ein wichtiger Nachteil: nämlich die Schwierigkeit, der man bei der Be-Unfortunately, there is an important disadvantage compared to these advantages: namely the difficulty that one faces when loading
209842/1 1.1 1209842/1 1.1 1
Dr.Ha/MkDr Ha / Mk
festigung der für die Anschlüsse mit den äusseren Stromkreisen auf einer Diode mit dieser Form begegnet. Meistens erfolgt diese Kontaktnahme mesaseitig nach dem Thermokompressionsverfahren, das darin besteht, einen Leiter auf den Elektroden durch Wärmekompression zu befestigen. Diese Methode ist in ihrer praktischen Anwendung schwierig, da die fraglichen Oberflächen sehr klein sein können und sie kann andererseits zu Schwierigkeiten bei der Verwendung führen, denn die so hergestellten Kontakte sind über längere Zeit nicht immer sehr zuverlässig. Bei den bekannten planaren Halbleiterstrukturen hat man dieses Problem mittels einer Anschlußtechnik mit horizontal verlaufenden, metallischen Mikroanschlüssen, allgemeiner unter dem angelsächsischem Namen "beam lead" bekannt, gelöst.Fixing the for the connections with the external circuits on a diode with this shape encountered. This contact is usually made on the mesa side using the thermocompression method, which consists of attach a conductor to the electrodes by thermal compression. This method is practical in its own right Application difficult as the surfaces in question can be very small and they can on the other hand cause difficulties lead during use, because the contacts made in this way are not always very reliable over a long period of time. In the case of the known planar semiconductor structures, this problem is encountered by means of a connection technique with horizontal, metallic micro connections, more commonly known under the Anglo-Saxon name "beam lead", solved.
Die praktische Anbringung dieser Mikroanschlüsse ist nach verschiedenen Methoden möglich; bei allen diesen Methoden findet sich jedoch im wesentlichen der folgende Verfahrensablauf:The practical attachment of these micro-connections is possible using various methods; with all of these Methods, however, essentially the following process sequence can be found:
Man metallisiert die gesamte Plättchenoberfläche;The entire surface of the wafer is metallized;
man scheidet auf der gesamten Oberfläche eine Schicht aus fotoempfindlichem Harz ab;a layer of photosensitive resin is deposited over the entire surface;
man entfernt dieses Harz durch Fotogravüre an den Stellen, an welchen man später die horizontal verlaufenden Mikroanschlüsse befestigen will;this resin is removed by photo-engraving in the places where the horizontal ones will later be removed Want to attach micro connectors;
man bewirkt eine dicke elektrolytische Abscheidung (in der Größenordnung von 50 Mikron) um den Mikroanschlüssen eine gegenüber der Oberfläche beträchtliche Reliefhöhe zu verleihen;a thick electrodeposition (of the order of 50 microns) is created around the microconnections to give a considerable relief height compared to the surface;
man entfernt das Harz und man greift auf chemischemyou remove the resin and you resort to chemical
209842/1 1 1 1209842/1 1 1 1
Wege das Metall an, das bis jetzt von dem Harz geschützt war; dabei erscheinen erhabene horizontal verlaufende Mikroanschlüsse.Approach the metal that has been protected by the resin so far was; raised, horizontally running micro-connections appear.
Man führt eine selektive Metallisierung der Unterseite des Plättchens durch, wobei die gewählten metallisierten Stellen von den Schnittergebnissen abhängen, die man in der letzten, folgenden Phase erzielen will; diese selektive Metallisierung der Unterseite erfolgt vorzugsweise mit Legierungen von Edelmetallen, z.B. mit Nickel/Gold-, Chrom/Gold- oder Platin/Goldlegierungen.A selective metallization of the underside is carried out of the wafer, the chosen metallized locations depending on the cutting results, which can be found in the last, following phase wants to achieve; this selective metallization of the underside is preferably carried out with alloys of precious metals, e.g. with nickel / gold, chrome / gold or platinum / gold alloys.
Man greift chemisch durch die Unterseite das Plättchen mit einem Gemisch aus Salpeter- und Fluorwasserstoffsäure an, wobei die verschiedenen "Flöhe ", welche die Elementardioden darstellen, abgelöst werden. The plate is chemically gripped through the underside with a mixture of nitric and hydrofluoric acids on, whereby the various "fleas" that represent the elementary diodes are replaced.
Diese Methode der Kontaknahme durch horizontal verlaufende Mikroanschlüsse hat bei planaren Vorrichtungen ausgezeichnete Ergebnisse geliefert, und zwar sowohl in Bezug auf die leichte Herstellung, die mögliche Verdichtung von Halbleiterelementen als auch in Bezug auf ' die Zuverlässigkeit der erhaltenen Vorrichtungen; bis heute konnte diese Methode jedoch leider nicht auf die Herstellung von Flächendioden vom Mesa-Typ angewandt · werden, und zwar wegen der wesentlichen Strukturunterschiede, die durch die besondere Form dieser letzteren Dioden bedingt sind.This method of making contact by running horizontally Microconnections have shown excellent results in planar devices, both in Regarding the ease of manufacture, the possible densification of semiconductor elements as well as in relation to ' the reliability of the devices obtained; to this day, however, this method has unfortunately not been able to apply to the Manufacture of area diodes of the mesa type are used, because of the essential structural differences, which are due to the special shape of these latter diodes.
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von horizontal verlaufenden Mikroanschlüssen an Flä.chendioden vom Mesa-Typ, welches die Nachteile der Anschlußverfahren durch Thermokompression vermeidet.The present invention relates to a method for Production of horizontally running micro connections on flat diodes of the mesa type, which avoids the disadvantages of the connection method by thermocompression.
209842/1111209842/1111
Unter den durch die vorliegende Erfindung geschaffenen Vorteilen sei auch die Möglichkeit genannt, die horizontal verlaufenden Mikroanschlüsse beliebig entweder an der gleichen Seite der Diode oder an gegenüberliegenden Seiten derselben anzubringen. Schließlich lassen sich gemäß der Erfindung leicht beliebig Reihenoder Parallelschaltungen von Mesadioden herstellen, da es genügt, die Verbindungen durch Mikroanschlüßse nach dem gewählten Schaltschema auszuführen und die "Flöhe" aus dem einkristallinen Substratblock entsprechend auszuschneiden.Among the advantages created by the present invention should also be mentioned the possibility of the horizontal running micro connections either on the same side of the diode or on opposite sides To attach sides of the same. Finally, according to the invention, any series or parallel connections of mesa diodes can easily be produced, since it is sufficient to make the connections through micro connections according to the selected circuit diagram and the Cut out "fleas" from the monocrystalline substrate block accordingly.
Die Erfindung betrifft insbesondere eine Halbleitervorrichtung mit mindestens einer Flächendiode vom Mesa-Typ, die auf einem einkristallinen Halbleitersubstrat erhalten wurde, und die Vorrichtung kennzeichnet sich durch eine Schicht aus dielektrischem Material, welche die Seiten der Mesa bedeckt und eine Oberfläche in der gleichen Ebene wie die Oberfläche der Mesa aufweist; mindestens einen horizontal verlaufenden Mikroanschluß, der an der Oberseite der Mesa befestigt ist und mindestens eineihorizontal verlaufenden Mikroanschluß, der an dem Substrat befestigt ist.The invention relates in particular to a semiconductor device with at least one flat diode from Mesa type obtained on a single crystal semiconductor substrate and identifying the device through a layer of dielectric material that covers the sides of the mesa and has a surface in the same plane as the surface of the mesa; at least one horizontal running micro-connector attached to the top of the mesa and at least one ihorizontal extending micro-connector attached to the substrate.
209842/1 1 1 1209842/1 1 1 1
Das Verfahren zur Herstellung einer erfindungsgemässen Vorrichtung kennzeichnet sich im wesentlichen dadurch, daß nach Herstellung der Dioden durch epitaktische Abscheidung von dotierten Halbleiterschichten auf einem einkristallinen Substratplättchen und nach Erhalt der Größe der Dioden, man die gesamte Oberfläche dieses Plättchens mit einer Schicht aus dielektrischem Material. bedeckt, daß man dann diese dielektrische Schicht eben abschleift, bis die Oberschicht jeder Mesadiode sichtbar wird, worauf man in bekannter Weise die Mikroanschlußstege auf der Oberfläche befestigt und die mit dem Plättchen eine Einheit bildenden Dioden abtrennt.The method for producing a device according to the invention is essentially characterized in that that after making the diodes by epitaxial deposition of doped semiconductor layers on a monocrystalline substrate wafer and after obtaining the size of the diodes, cover the entire surface of this Plate with a layer of dielectric material. covered so that this dielectric layer is then just sanded off, until the top layer of each mesadiode is visible, whereupon the micro-connecting webs are made in a known manner attached to the surface and the one with the plate separates a unit forming diodes.
Für die Durchführung des Verfahrens gemäß der Erfindung ist es wichtig, daß die über der Mesaoberfläche befindliche Halbleiterzone dick genug ist, damit bei dem mechanischen Abschleifen der abgeschiedenen Schicht aus dielektrischem Material eine relative Ungenauigkeit von einigen Mikron in der Tiefe dieser Schleifung keine Rolle spielt; es ist auch sehr wichtig für die Reproduzierbarkeit der elektrischen Konstanten jeder Diode, daß diese gleiche Zone eine über ihre ganze Dicke konstante Störstoffkonzentration aufweist (der Kontaktwiderstand des Anschlusses variiert nämlich in Abhängigkeit von dieser Konzentration). Diese beiden Bedingungen erfordern praktisch, daß mindestens diese letzte Halbleiterzone auf epitaktischem Wege erhalten wird, d.h. beispielsweise durch einkristallines Wachsen in der Dampfphase unter Ausschluß jeder ,Diffusionsdotierung: Die Methode der epitaktischen Abscheidung hat nämlich diesen sehr wichtigen Vorteil, daß sie eine strenge Kontrolle des Gehalts an Störstoffen ermöglicht,For the implementation of the method according to the invention it is important that the above the mesa surface Semiconductor zone is thick enough to allow mechanical grinding of the deposited layer dielectric material does not have a relative inaccuracy of a few microns in the depth of this grinding Role play; it is also very important for the reproducibility of the electrical constants of each diode, that this same zone has a constant concentration of impurities over its entire thickness (namely the contact resistance of the connection varies as a function of this concentration). In practice, these two conditions require that at least this last semiconductor zone be obtained epitaxially, i. for example by single-crystal growth in the vapor phase with the exclusion of any diffusion doping: Namely, the epitaxial deposition method has this very important advantage that it is strict Control of the content of contaminants,
209842/11.11209842 / 11.11
die man in der einkristallinen Schicht im Maße ihrer Bildung abscheidet.which are deposited in the monocrystalline layer in proportion to their formation.
Die Erfindung wird anhand der Beschreibung mehrerer Ausführungsbeispiele des Verfahrens zur Herstellung horizontal verlaufender Mikroanschlüsse besser verständlich; die Beschreibung wird nachstehend in Verbindung mit der Zeichnung gegeben.The invention is based on the description of several exemplary embodiments of the method for production horizontally running micro connections easier to understand; the description is given below in connection with the drawing.
In der Zeichnung zeigen:In the drawing show:
Fig. 1 ein einkristallines Substratplättchen, auf welchem man bereits nach an sich bekannten Verfahren eine bestimmte Anzahl von Dioden vom Mesa-Typ graviert und mit einer Schicht aus dielektrischem Material gemäß der Erfindung überzogen hat,1 shows a single-crystalline substrate plate on which one is already using methods known per se a certain number of mesa-type diodes engraved and covered with a layer of dielectric Has coated material according to the invention,
Fig. 2 den Zustand dieses Plättchens nach dem Abschleifen der Schicht aus dielektrischem Material,2 shows the state of this small plate after the layer of dielectric material has been ground off,
Fig. 3 und 4 eine Variante, der Ausführungsform der Erfindung,3 and 4 a variant of the embodiment of Invention,
Fig. 5, 6, 7 und 8 Beispiele von Flächendioden vom Mesa-Typ mit ihren horizontal verlaufenden Mikroanschlüssen gemäß der Erfindung,FIGS. 5, 6, 7 and 8 show examples of mesa type junction diodes with their horizontally extending ones Micro connections according to the invention,
Fig. 9 und 10 zwei Varianten der Erfindung.9 and 10 show two variants of the invention.
In allen Figuren bezeichnen gleiche Bezugszeichen gleiche Teile.In all the figures, the same reference symbols denote the same parts.
209842/1111209842/1111
In Fig. 1 sind drei Hälbleiteidiöden vom "Mesa"-Typauf einem Substrat 1 dargestellt. Jede von ihnen besteht aus einer auf dem stark N+ dotierten Siliciumsubstrat 1 abgeschiedenen ersten Schicht 2 vom gleichen Leitungstyp wie das Substrat, jedoch geringer dotiert als das letztere, und einer zweiten Schicht 3 P+1 die mittels eines Störstoffs vom entgegengesetzten Leitungstyp stark dotiert ist und durch Epitaxie erhalten wurde. In Fig. 1, three semiconductors of the "mesa" type on a substrate 1 are shown. Each of them consists of a first layer 2 deposited on the heavily N + doped silicon substrate 1 of the same conductivity type as the substrate, but less doped than the latter, and a second layer 3 P + 1 which is heavily doped by means of an impurity of the opposite conductivity type and obtained by epitaxy.
Gemäß der Erfindung wird das Plättchen dann mit einem dielektrischen Material 4 bedeckt, das seine Eigenschaft bis zu Temperaturen, wie sie bei der späteren Verwendung etwa auftreten, beibehält. Das dielektrische Material soll an dem Halbleiter haften und abgeschliffen werden können.According to the invention, the plate is then with a dielectric material 4 covers that its property up to temperatures as they occur during later use. The dielectric Material should adhere to the semiconductor and abrade can be.
Es gibt derzeit im Handel eine gewisse Anzahl von diesen Anforderungen entsprechenden Kunstharzen. Dabei kann es sich um mit einem hochschmelzenden Pulver, z.B. Siliciumoxid oder Aluminiumoxid, gefülltes wärmehärtbares Harz handeln. Diese Harze sind bei Raumtemperatur walzbar und leicht aufzubringen. Sie werden dann in der Regel durch Erhitzen polymerisiert.A certain number of synthetic resins which meet these requirements are currently commercially available. Included it can be a thermosetting resin filled with a refractory powder such as silica or alumina. These resins are at room temperature rollable and easy to apply. You will then be in usually polymerized by heating.
Gemäß einer anderen Ausführungsform der Erfindung besteht das dielektrische Material 4 aus einem durch Reaktion in der Dampfphase erhaltenen Niederschlag. Wenn das Plättchen beispielsweise aus Silicium besteht, nimmt ein Trägergas ( Sauerstoff oder Stickstoff) Dämpfe von Bleitetraäthyl und Tetraäthoxysilan in eine Reaktionskammer mit, in welcher sich das zu behandelnde Plättchen befindet; in diese Kammer mündet ein Sauerstoffstrom ein und die Zersetzung der metallorganischen Verbindungen unter der EinwirkungAccording to another embodiment of the invention there is the dielectric material 4 consists of a precipitate obtained by reaction in the vapor phase. For example, if the plate is made of silicon, a carrier gas (oxygen or nitrogen) Vapors of tetraethyl lead and tetraethoxysilane in a reaction chamber with, in which the to treating platelets is located; A stream of oxygen flows into this chamber and the decomposition takes place of the organometallic compounds under the action
2 0 9 8 4 2/11112 0 9 8 4 2/1111
von Wärme läuft nach den folgenden Reaktionsgleichungen ab: of heat proceeds according to the following reaction equations:
Pb (C2H5) 4+ °2 * Pb0 + ... P b (C 2 H 5 ) 4 + ° 2 * P b 0 + ...
Si (OC2H5)4+ O2 >Si O2+ ...Si (OC 2 H 5 ) 4 + O 2 > Si O 2 + ...
Die punktierten Linien stehen für die mehr oder weniger komplexen Stoffe, z.B. die oxidierten Kohlenwasserstoffe, Kohlensäuregas usw. die bei der Reaktion entstehen, jedoch nicht in den Rahmen der Erfindung fallen. Die optimalen Reaktionstemperaturen liegen bei etwa 5000C.The dotted lines stand for the more or less complex substances, for example the oxidized hydrocarbons, carbonic acid gas, etc., which arise in the reaction but do not fall within the scope of the invention. The optimal reaction temperatures are around 500 ° C.
Eine solch ι Methode besitzt im vorliegenden Fall den Vorteil, daß sie die Erzeugung einer mit Blei dotierten Siliciumoxidabscheidung bei verhältnismässlg niedriger Temperatur gestattet, deren Ausdehnungskoeffizient beliebig gesteuert werden kann. Zu diesem Zweck genügt es, die bei der Reaktion eingesetzten Bleimengen anzupassen.Such a method has in the present case the Advantage that it enables the generation of a lead-doped silicon oxide deposit with relative Allowed low temperature, the expansion coefficient can be controlled as desired. To this It is sufficient for the purpose to adjust the amounts of lead used in the reaction.
Das dielektrische Material kann auch aus einer Abscheidung einer Glassuspension bestehen (eines Glases mit vorzugsweise einem auf das Halbleitermaterial abgestimmten Ausdehnungskoeffizient), wobei man diese Suspension dann im Ofen unter Erzielung einer in Fig.1 dargestellten Glasschicht 4 brennt, welche die gesamte Oberfläche bedeckt.The dielectric material can also consist of a deposit consist of a glass suspension (a glass with preferably a Coefficient of expansion), this suspension then being put in the oven to achieve a temperature as shown in Fig. 1 The glass layer 4 shown is burning, which covers the entire surface.
Die folgende Verfahrens stufe besteht in einem Schleifen dieser Oberfläche des dielektrischen Materials nach an sich bekannten mechanisch-chemischen Methoden, so daß man zu einem Gebilde gelangt, wie es in Fig. 2The following stage is a grinding this surface of the dielectric material according to known mechanical-chemical methods, so that one arrives at a structure as shown in FIG
209842/ 1111209842/1111
dargestellt ist, und in welchem die obere Schicht 3 jeder der Dioden mit der Oberfläche\ gegebenenfalls nach sehr leichtem"Schleifen bündig ist. Dieses Schleifen ist nicht .kritisch, da erfindungsgemäß die Abscheidung der obersten Schicht 3 durch epitaktisches Wachstum erfolgte, was eine strenge gleichzeitige Steuerung sowohl der Dicke als auch der Störstoffkonzentration ermöglichte. Diese Konzentration ist daher konstant, was einen guten Ohmschen Kontakt erlaubt, wenn man später die horizontal verlaufenden Mikroanschlüsse anbringt und was auaserdem mit Sicherheit gleiche elektrische Kontaktbedingungen von einer Diode zur anderen ermöglicht,is shown, and in which the upper layer 3 of each of the diodes is flush with the surface \ possibly after very light "grinding. This grinding is not .critical, since according to the invention the deposition of the uppermost layer 3 took place by epitaxial growth, which is a strict simultaneous Control of both the thickness and the concentration of impurities. This concentration is therefore constant, which allows a good ohmic contact when the horizontally running micro-connections are attached later and which also ensures the same electrical contact conditions from one diode to the other,
Fig. 3 und 4 zeigen eine Variante, welche die ,Vermeidung von Schwierigkeiten gestattet, die auftreten können, wenn der Kontakt des Glases oder des Harzes mit dem Halbleiter nicht zu befriedigenden Zuständen führt. In diesem Falle erzeugt man an der Zwischenfläche zwischen Halbleiter und dielektrischem Material eine zusätzliche Schicht 40. Handelt es sich beispielsweise um Silicium, kann man dessen Oberfläche entweder thermisch oder anodisch oxidieren oder nach verschiedenen bekannten Methoden, z.B. durch Katodenzerstäubung, eine SiOp-Abscheidung bewirken.Fig. 3 and 4 show a variant, which the avoidance of difficulties that may arise when the glass or resin comes into contact with the Semiconductor does not lead to satisfactory conditions. In this case one creates at the interface an additional layer 40 between semiconductor and dielectric material around silicon, its surface can be oxidized either thermally or anodically, or according to different known methods, e.g. by cathode sputtering, effect a SiOp deposition.
Die SiOp-Schicht 40 isoliert den Übergang des Materials 4, dessen Wahl in Bezug auf die Zwischenfläche mit dem Halbleiter dadurch weniger kritisch wird. Anschliessend wird das Plättchen, wie Fig. 4 zeigt, bis zum Erscheinen der Halbleiterschicht P+geschliffen. Die Vorrichtung ist völlig plan und eignet sich gut zur. Aufnahme voh Kontakten in Form von horizontal verlaufenden Mikroanschl.ußstegen Die Vorrichtungen werden dann voneinander durch Abschneiden getrennt.The SiOp layer 40 isolates the junction of the material 4, the choice of which becomes less critical with regard to the interface with the semiconductor. The plate is then ground, as shown in FIG. 4, until the semiconductor layer P + appears. The device is completely flat and is well suited for. Reception of contacts in the form of horizontally running micro-connection bars. The devices are then separated from one another by cutting.
209842/Π 1 1209842 / Π 1 1
- ίο -- ίο -
Nach Erreichen des in den Fig. 2 und 4 dargestellten Zustande läßt sich dann leicht nach dem klassischen bekannten Verfahren ein horizontaler Mikroanschluß vom Typ " beam lead" abscheiden, da das Gebilde, mit welchem man dann arbeitet, eine völlig plane Beschaffenheit besitzt, die den Oberflächen der planaren Vorrichtungen vollständig ähnelt.After the state shown in FIGS. 2 and 4 has been reached, it is then easy to follow the classic known methods deposit a horizontal micro-connection of the "beam lead" type, since the structure with which one then works, the surfaces of the planar devices have a completely flat texture completely resembles.
Die Möglichkeiten, welche die Anwendung des erflndungsgemässen Verfahrens bietet, sind in ihrer Vielfalt bemerkenswert, wie dies einige Ausführungsbeispiele von Flächendioden vom Mesa-Typ zeigen, die in den Fig. 5,6', 7 und 8 dargestellt sind.The possibilities, which the application of the invention Method offers are remarkable in their diversity, as are some exemplary embodiments of mesa-type junction diodes shown in FIGS. 5, 6 ', 7 and 8.
In Fig. 5 ist die Diode mit ihren horizontal verlaufenden Mikroanschlüssen 9 und 10 auf jeweils der einen und der anderen Seite des die Flächendiode darstellenden"Flohs" versehen; in dem Beispiel von Fig. 6 und 7 wurden N+- Zonen durch selektive Diffusion, deren Konzentrationen die der Zonen P+ überstieg und das Substrat erreichten, geschaffen und zwar vor dem chemischen Angriff der Mesas und zwei horizontal verlaufende Mikroanschlüsse 9 und 10 konnten auf der gleichen Seite der Diode angeschlossen werden; schliesslich betrifft die Fig. 8 eine Ausführungsform, wo eine oder mehrere Dioden elektrisch parallel geschaltet sind, wobei die Mikroanschlüsse 9 und10 mehreren dieser nebeneinander befindlichen Dioden gemeinsam sind und infolgedessen gleichzeitig mit deren Herstellung erhalten werden. Man kann ebenso eine Serienschaltung oder eine Parallelschaltung mehrerer Dioden erzielen: Anschluß 10 von Fig. 6 verbunden mit dem Anschluß 9 einer benachbarten Diode usw.τIn FIG. 5, the diode is provided with its horizontally running micro-connections 9 and 10 on one side and the other of the "flea" representing the flat diode; In the example of FIGS. 6 and 7, N + zones were created by selective diffusion, the concentrations of which exceeded those of the P + zones and reached the substrate, before the chemical attack of the mesas and two horizontally extending micro-connections 9 and 10 could open be connected to the same side of the diode; Finally, FIG. 8 relates to an embodiment in which one or more diodes are connected electrically in parallel, the micro-connections 9 and 10 being common to several of these diodes located next to one another and consequently being obtained simultaneously with their production. A series connection or a parallel connection of several diodes can also be achieved: connection 10 of FIG. 6 connected to connection 9 of an adjacent diode, etc.τ
Fig. 9 zeigt eine andere Ausführungsform einer Vorrichtung.Fig. 9 shows another embodiment of a device.
209842/1111209842/1111
welche eine zusätzliche Verfahrensstufe zur Verbesserung ihrer Charakteristiken .und insbesondere zur starken Herabsetzung des Werts der Störkapazität, erfahren hat. Die Schichtung der verschiedenen Halbleiterschichten auf dem Substrat 1 erfährt einen ersten chemischen Angriff unter Bildung eines ersten Mesa-Vorsprungs AB, wie im Fall der vorstehend beschriebenen Ausführungsbeispiele j es folgt jedoch dann ein zweiter Angriff der die Basis des die erste Mesa bildenden Vosprungs begrenzenden Halbleiteroberfläche, was einen zweiten, durch die Ebene CD festgelegten Vorsprung ergibt. Unter diesen Bedingungen ist dieDicke der dielektrischen Schicht grosser und der Wert der Streukapazität zwischen dem Mikroanschluß 102 und dem Substrat 1 wird in den gleichen Verhältnissen verringert. Wie in den vorstehend beschriebenen Fällen kann der horizontal verlaufende Mikroanschluß 102 dann angebracht werden.which is an additional process step for improvement its characteristics. and in particular to the great reduction in the value of the interference capacitance. The layering of the various semiconductor layers on the substrate 1 undergoes a first chemical Attack with the formation of a first mesa protrusion AB, as in the case of the exemplary embodiments described above, however, a second attack then follows the base of the protrusion forming the first mesa limiting semiconductor surface, which results in a second projection defined by the plane CD. Under these Conditions, the thickness of the dielectric layer is greater and the value of the stray capacitance between the Micro terminal 102 and the substrate 1 is reduced in the same proportions. As in those described above Cases can be the horizontally running micro-connection 102 can then be attached.
Eine weitere besonders interessante Ausführungsform der Erfindung ist in Fig. 10 dargestellt. Es handelt sich hier um eine Schichtung in Serie von mindestens zwei identischen Vorrichtungen S^ und S^, was zu einem kompakten Endgebilde führt; Jede dieser Vorrichtungen S1 oder Sp ist mit der Vorrichtung von Fig.9 identisch. Die Vorrichtung S2 trägt keinen Mikroanschlußsteg.Another particularly interesting embodiment of the invention is shown in FIG. It is a question of a series of at least two identical devices S ^ and S ^, which leads to a compact end structure; Each of these devices S 1 or Sp is identical to the device of FIG. The device S 2 does not have a micro-connecting web.
Die Vorteile einer solchen Baugruppe sind insbesondere die Einsparung der einzelnen Einkapselung jeder der Vorrichtungen und der Gewinn an Länge für das Ganze, welcher für Anwendungen solcher Vorrichtungen insbesondere auf dem Gebiet der Hyperfrequenz günstig ist; auch ist die Abwesenheit von Anschlußdrähten zwischen den Elementen ein wichtiger Vorteil.The advantages of such an assembly are particular the saving of the individual encapsulation of each of the Devices and the gain in length for the whole, which for applications of such devices in particular is favorable in the field of hyperfrequency; also is the absence of connecting wires between the elements an important advantage.
Obwohl die Beispiele NP+ Übergänge beschreiben, eignet sich das erfindungsgemässe Verfahren natürlich für alleAlthough the examples describe NP + transitions, the method according to the invention is of course suitable for all
209842/1111209842/1111
Arten von durch Epitaxie oder Diffusion erhaltenen Mesaverbindungen, unabhängig davon, ob es sich um Dioden oder Transistoren handelt, unter der Voraussetzung, daß die letzte Schicht der Mesa durch Epitaxie erhalten wurde.Types of mesa connections obtained by epitaxy or diffusion, regardless of whether they are diodes or transistors, provided that that the last layer of the mesa was obtained by epitaxy.
209842/1 1 1 1209842/1 1 1 1
Claims (12)
besteht.6. Semiconductor device according to claim 5, characterized in that the substrate is made of silicon and the second dielectric material is made of a silicon oxide SiO 2
consists.
wobei ein erster Mikroänschluß mit dieser Oberseite
der Mesa formschlüssig verbunden und ein zweiter
Mikroänschluß formschlüssig mit einer eindiffundierten Halbleiterschicht vom gleichen Leitungstyp wio das
Substrat formschlüssig verbunden ist, wobei die
letztere Halbleiterschicht eine in der gleichen Ebene
wie die Oberfläche der Mesa liegende Oberfläche
besitzt.7. Semiconductor device according to claim 1, characterized in that the horizontally extending micro-connection webs are attached to the top of the mesa,
a first micro connection with this top side
the mesa positively connected and a second
Micro-connection form-fitting with a diffused semiconductor layer of the same conductivity type as that
Substrate is positively connected, the
the latter semiconductor layer one in the same plane
like the surface of the mesa lying surface
owns.
Seite befestigt ist.8. The semiconductor device according to claim 7, characterized in that the second micro connection to the substrate on the opposite side of the top of the mesa
Side is attached.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7112524A FR2132553B1 (en) | 1971-04-08 | 1971-04-08 | |
FR7137300A FR2156420A2 (en) | 1971-04-08 | 1971-10-18 | Beam-lead mesa diode prodn - for high reliability |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2216424A1 true DE2216424A1 (en) | 1972-10-12 |
Family
ID=26216317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722216424 Pending DE2216424A1 (en) | 1971-04-08 | 1972-04-05 | Semiconductor device with at least one planar diode with a mesa structure |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE2216424A1 (en) |
FR (1) | FR2156420A2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4152718A (en) * | 1976-05-11 | 1979-05-01 | Thomson-Csf | Semiconductor structure for millimeter waves |
FR2422257A1 (en) * | 1977-11-28 | 1979-11-02 | Silicium Semiconducteur Ssc | FILLING AND GLASSIVIATION PROCESS AND NEW FILLING STRUCTURE |
US4754316A (en) * | 1982-06-03 | 1988-06-28 | Texas Instruments Incorporated | Solid state interconnection system for three dimensional integrated circuit structures |
EP0342094A1 (en) * | 1988-05-10 | 1989-11-15 | Thomson-Csf Semiconducteurs Specifiques | Planar type high frequency integrated circuit comprising at least one Mesa component, and his manufacturing process |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1439737B2 (en) * | 1964-10-31 | 1970-05-06 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Method for manufacturing a semiconductor device |
-
1971
- 1971-10-18 FR FR7137300A patent/FR2156420A2/en active Granted
-
1972
- 1972-04-05 DE DE19722216424 patent/DE2216424A1/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4152718A (en) * | 1976-05-11 | 1979-05-01 | Thomson-Csf | Semiconductor structure for millimeter waves |
FR2422257A1 (en) * | 1977-11-28 | 1979-11-02 | Silicium Semiconducteur Ssc | FILLING AND GLASSIVIATION PROCESS AND NEW FILLING STRUCTURE |
US4754316A (en) * | 1982-06-03 | 1988-06-28 | Texas Instruments Incorporated | Solid state interconnection system for three dimensional integrated circuit structures |
EP0342094A1 (en) * | 1988-05-10 | 1989-11-15 | Thomson-Csf Semiconducteurs Specifiques | Planar type high frequency integrated circuit comprising at least one Mesa component, and his manufacturing process |
FR2631488A1 (en) * | 1988-05-10 | 1989-11-17 | Thomson Hybrides Microondes | PLANAR TYPE HYPERFREQUENCY INTEGRATED CIRCUIT COMPRISING AT LEAST ONE MESA COMPONENT AND METHOD FOR MANUFACTURING THE SAME |
US4982269A (en) * | 1988-05-10 | 1991-01-01 | Thomson Hybrides Et Microondes | Blanar-type microwave integrated circuit with at least one mesa component, method of fabrication thereof |
Also Published As
Publication number | Publication date |
---|---|
FR2156420A2 (en) | 1973-06-01 |
FR2156420B2 (en) | 1976-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
DE2652294C2 (en) | Process for producing embedded oxide regions in semiconductor substrates | |
DE1640500A1 (en) | Process for the manufacture of solid-state circuit arrangements | |
DE2749607C3 (en) | Semiconductor device and method for the production thereof | |
DE2224634A1 (en) | Semiconductor device and method for the production thereof | |
DE1764281B2 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
DE1614393A1 (en) | Semiconductor device | |
EP0001586A1 (en) | Integrated semiconductor device with vertical NPN and PNP structures and method for its production | |
DE1564191B2 (en) | METHOD FOR PRODUCING AN INTEGRATED SEMI-CONDUCTOR CIRCUIT WITH DIFFERENT CIRCUIT ELEMENTS, ELECTRICALLY INSULATED CIRCUIT ELEMENTS, EACH OTHER AND AGAINST A COMMON SILICONE SUBSTRATE | |
DE1915549B2 (en) | PROCESS FOR THE EPITACTIC GROWTH OF SILICON CARBIDE LAYERS | |
DE2238450A1 (en) | SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURING THE SAME | |
DE2509585C3 (en) | Semiconductor component with a plurality of epitaxial semiconductor layers, in particular semiconductor laser or field effect transistor, and a method for its production | |
EP0012220A1 (en) | Method of making a Schottky contact with a self aligned guard ring | |
DE1965406C3 (en) | Monolithic semiconductor integrated circuit and use of a method known per se for its production | |
DE2328090A1 (en) | LARGE CAPACITY SEMICONDUCTOR CAPACITY AND METHOD OF ITS MANUFACTURING | |
DE2615438A1 (en) | METHOD FOR MANUFACTURING CIRCUIT COMPONENTS OF INTEGRATED CIRCUITS IN A SILICON SUBSTRATE | |
DE2353348A1 (en) | FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING IT | |
DE1924712C3 (en) | Integrated thin-film blocking or Decoupling capacitor for monolithic circuits and method for its manufacture | |
DE1614391A1 (en) | Multiple semiconductor device | |
DE1814747C2 (en) | Process for the production of field defect transistors | |
DE2216424A1 (en) | Semiconductor device with at least one planar diode with a mesa structure | |
DE1280416B (en) | Process for producing epitaxial semiconductor layers on electrically conductive layers | |
DE2942508A1 (en) | LIGHT-EMITTING DIODE AND METHOD FOR THEIR PRODUCTION | |
DE1950478A1 (en) | Semiconductor component with controllable capacitance | |
EP0340497A1 (en) | Method of manufacturing monolithic integrated multifunctional circuits |