DE2213368A1

DE2213368A1 - Tester for digital electrical circuits

Info

Publication number: DE2213368A1
Application number: DE19722213368
Authority: DE
Inventors: Andrew David Hemel Hempstead Hertfordshire; Woodward Richard David Leighton Buzzard Bedfordshire Swift (Großbritannien)
Original assignee: Honeywell Ltd Great Britain
Current assignee: Honeywell Ltd Great Britain
Priority date: 1971-04-21
Filing date: 1972-03-20
Publication date: 1972-11-02
Also published as: FR2133600A1; IT952317B; NL7203912A

Description

06-2009 Ge 17. März 197206-2009 Ge March 17, 1972

HONEYWELL LIMITEDHONEYWELL LIMITED

Great West Road
Brentford/Middlesex GroßbritannienGreat West Road
Brentford / Middlesex Great Britain

Prüfgerät für digitale elektrische SchaltungenTester for digital electrical circuits

Die Erfindung betrifft ein Prüfgerät für digitale elektrische Schaltungen, insbesondere gedruckte Schaltungen. Für Prüfgeräte dieser Art besteht ein zunehmender Bedarf sowohl seitens der Hersteller von Geräten, welche Leiterplatten mit Digitalschaltungen enthalten, als auch seitens der Benutzer solcher Geräte. Die Hersteller möchten die Leiterplatten prüfen,bevor sie in die Geräte eingebaut werden, weil ein späterer Austausch teuer sein kann. Die Benutzer möchten die Möglichkeit haben, etwaige Fehler in Digitalschaltungen auf Leiterplatten mit gedruckten Schaltungen möglichst schnell einzugrenzen und aufzufinden. Aus diesen Gründen liegt der Erfindung die Aufgabe zugrunde, ein Prüfgerät für digitale elektrische Schaltungen zu schaffen, welches schnell arbeitet, möglichst preiswert ist und die Prüfung einer Vielzahl unterschiedlicher Digitalschaltungen gestattet.The invention relates to a test device for digital electrical circuits, in particular printed circuits. For test equipment of this type there is an increasing demand from both the manufacturers of devices which have printed circuit boards with digital circuits as well as by the users of such devices. Manufacturers want to test the circuit boards before doing this they are built into the devices because replacing them later can be expensive. Users want to be able to to isolate and find any errors in digital circuits on printed circuit boards as quickly as possible. For these reasons, the invention is based on the object of providing a test device for digital electrical circuits create that works quickly, is as inexpensive as possible and the testing of a large number of different digital circuits allowed.

Zur Lösung der gestellten Aufgabe ist das Prüfgerät gemäß der Erfindung gekennzeichnet durch einen sich wiederholende: Signale liefernden Taktgeber; einen Binärzähler zum Zählen der Taktgebersignale; zwei Ausgangskontaktvorrichtungen zum Anschluß an die Eingangsklemmen eines Prüflings und einer gleichartigenTo solve the problem, the test device according to the invention is characterized by a repetitive: signals supplying clock; a binary counter for counting the clock signals; two output contact devices for connection to the input terminals of a device under test and a similar one

209845/0673209845/0673

BAD ORIGINALBATH ORIGINAL

Bezugsschaltung; Vorrichtungen, welche nach jedem Zählimpuls den jeweiligen Schaltzustand einer entsprechenden Binärstufe des Zählers darstellende Digitalsignale an einander entsprechende Kontakte der beiden Ausgangskontaktvorrichtungen abgeben; zwei Eingangskontaktvorrichtungen zum Anschluß an die Ausgangsklemmen des Prüflings und der Bezugsschaltung; an die Eingangskontaktvorrichtungen angeschlossene Vergleichsschaltungen, welche die Ausgangssignale an den einander entsprechenden Ausgangsklemmen des Prüflings und der Bezugsschaltung vergleichen; eine Sperrschaltung, welche die Zufuhr weiterer Digitalsignale an die Ausgangskontaktvorrichtungen unterbricht, sobald eine der Vergleichsschaltungen eine Abweichung zweier Ausgangssignale um mehr als einen vorgegebenen Betrag anzeigt; und eine Anzeigevorrichtung, welche diejenige Vergleichsschaltung anzeigt, welche die Sperrung bewirkt hat.Reference circuit; Devices that after each count digital signals representing the respective switching state of a corresponding binary level of the counter to one another Release contacts of the two output contact devices; two input contact devices for connection to the Output terminals of the device under test and the reference circuit; comparison circuits connected to the input contact devices, which the output signals to the corresponding Compare the output terminals of the device under test and the reference circuit; a lockout circuit that controls the supply interrupts further digital signals to the output contact devices as soon as one of the comparison circuits shows a deviation indicates two output signals by more than a predetermined amount; and a display device which is the Comparison circuit shows which has caused the blocking.

Ein solches Prüfgerät führt also nacheinander unterschiedliche Digitalsignalfolgen sowohl dem Prüfling als auch einer als Vergleichsnormal dienenden, also einwandfreien Bezugsschaltung zu. Wenn die vom Prüfling und der Bezugsschaltung aus den Eingangssignalen abgeleitete Ausgangssignale unterschiedlich sind, zeigt die Prüfvorrichtung dasjenige Paar bzw. diejenigen Paare von Ausgangsklemmen an, wo ein Unterschied vorhanden ist. Mit dieser Information läßt sich der Fehlerort und die Art des Fehlers bestimmen.Such a test device thus successively leads different digital signal sequences both to the test object and to one Comparative standard serving, i.e. flawless reference circuit. If that of the device under test and the reference circuit the output signals derived from the input signals are different, the test device shows that pair or those pairs of output terminals where there is a difference. This information can be used to determine the location of the fault and determine the nature of the fault.

Die Prüfvorrichtung ist zumindest im Vergleich der z.Zt. erhältlichen,durch einen Rechner gesteuerten Prüfvorrichtungen einfach und billig. Sie arbeitet schnell. Beispielsweise kann die später noch anhand eines Ausführungsbeispiels beschriebene Ausführungsform der Prüfvorrichtung die vom Prüfling und derThe test device is at least in comparison to the currently. available through a computer-controlled test device easily and cheaply. She works fast. For example, can the embodiment of the test device, which will be described later on the basis of an exemplary embodiment, that of the test object and the

Bezugsschaltung als Antwort von beliebigen ihren 28 Eingangsklemmen zugeführten Digitalsignalfolgen in 256 sek. miteinander vergleichen, wobei die Signalmuster mit einer Frequenz von 1 MHz zugeführt werden. Ist die Anzahl der EingangsklemmenReference circuit in response from any of its 28 input terminals supplied digital signal sequences in 256 sec. compare with each other, the signal pattern with a frequency of 1 MHz can be supplied. Is the number of input terminals

209845/0673209845/0673

BAD ORIGINALBATH ORIGINAL

kleiner, so ist die Zeit beträchtlich kürzer. Beispielsweise kann die Prüfvorrichtung in nur einer Sekunde jedes beliebige Digitalsignalmuster an zwanzig Eingangsklemmen legen. Mit der Prüfvorrichtung können darüberhinaus eine Vielzahl unterschiedlicher Digitalschaltungen geprüft werden.smaller, the time is considerably shorter. For example the test fixture can apply any digital signal pattern to twenty input terminals in just one second. With the Test devices can also be used to test a large number of different digital circuits.

Für diesen Zweck empfiehlt es sich, daß die Vorrichtungen zur Zufuhr der Digitalsignale an die Ausgangskontaktvorrichtungen eine zweiteilige Vielfach-Steckverbindung enthalten, deren einer Teil einerseits Klemmen zum Empfang der Digitalsignale vom Binärzähler und andererseits an je einen der Ansgangskontakte angeschlossene Klemme enthält, während die Klemmen des anderen Teils derart untereinander verbunden sind, daß im zusammengesetzten Zustand der beiden Teile die Digitalsignale zu den zugehörigen Ausgangskontaktpaaren gelangen. Mit einem solchen Aufbau lassen sich die Ausgangskontaktvorrichtungen, denen die Digitalsignale zugeführt werden, einfach dadurch ändern, daß man den letztgenannten Teil der Vielfach-Steckverbindung gegen einen anderen austauscht', dessen Klemmen nach einem anderen Schema untereinander verbunden sind. Hält man mehrere solche unterschiedlichen Verbindungsstecker bereit, so kann man unterschiedliche Leiterplatten mit gedruckter Schaltung prüfen. Außerdem läßt sich ein solcher Prüfstecker auch an eine Verschaltungstafel anschließen, auf welcher dann durch einzelne Drahtverbindungen oder Kontaktbügel die gewünschten Verbindungen zwischen den einzelnen Kontakten hergestellt werden. Eine solche Vorrichtung eignet sich besonders zur Prüfung von Einzelstücken gedruckter Schaltungen.For this purpose, it is recommended that the devices for supplying the digital signals to the output contact devices contain a two-part multiple plug connection, one part of which contains on the one hand terminals for receiving the digital signals from the binary counter and on the other hand terminal connected to each of the output contacts, while the terminals of the other part are interconnected in such a way that when the two parts are assembled, the digital signals reach the associated output contact pairs. With such a structure, the output contact devices to which the digital signals are fed can be changed simply by exchanging the latter part of the multiple connector for another whose terminals are connected to one another according to a different scheme. If you have several such different connector plugs ready, you can test different printed circuit boards. In addition, such a test plug can also be connected to an interconnection board, on which the desired connections between the individual contacts are then established by means of individual wire connections or contact clips. Such a device is particularly suitable for testing individual pieces of printed circuit boards.

Der Prüfling und die Bezugsschaltung sind bezüglich der ankommenden Digitalsignale praktisch parallelgeschaltet. Es besteht somit die Möglichkeit, daß ein Fehler im Prüfling, insbesondere ein Erdschluß, praktisch auf die Bezugsschaltung übertragen und somit kein Unterschied in den Ausgangssignalen des Prüflings und der Bezugsschaltung festgestellt wird. Um dies zu vermeiden,The DUT and the reference circuit are practically connected in parallel with respect to the incoming digital signals. It exists thus the possibility that a fault in the test object, in particular a ground fault, is practically transferred to the reference circuit and thus no difference is found in the output signals of the device under test and the reference circuit. To avoid this,

209845/0673209845/0673

ist in Weiterbildung der Erfindung in jede der Digitalsignal-Zuleitungen zu den Ausgangskontakten ein Inverter eingeschaltet. Der Ein- und der Ausgang jedes Inverters ist an eine Vergleichsschaltung angeschlossen, welche das Eingangs- mit dem Ausgangssignal des Inverters vergleicht. Außerdem sind weitere Vergleichsschaltungen jeweils einerseits an den Ausgang der an den Inverter angeschlossenen Vergleichsschaltung und andererseits an den Ausgang der zugehörigen an die Eingangskontaktvorrichtung angeschlossene Vergleichsschaltung angeschlossen. Sollte der Prüfling einen Fehler enthalten, welcher einen oder mehrere der Inverter darin hindert, das Digitalsignal zu invertieren, so spricht die zugehörige an den Inverter angeschlossene Vergleichsschaltung an, so daß die zugehörige an die Eingangskontaktvorrichtung angeschlossene Vergleichsschaltung ebenfalls anspricht und die Sperrschaltung die Zufuhr weiterer Digitalsignale an die Ausgangskontaktvorrichtung unterbrechen läßt.is in a development of the invention in each of the digital signal feed lines an inverter switched on to the output contacts. The input and output of each inverter is connected to one Comparison circuit connected, which compares the input with the output signal of the inverter. Also are further comparison circuits each on the one hand to the output of the comparison circuit connected to the inverter and on the other hand to the output of the associated to the input contact device connected comparison circuit connected. If the test item contains an error, which prevents one or more of the inverters from inverting the digital signal, the associated one responds comparison circuit connected to the inverter, so that the associated one connected to the input contact device Comparison circuit also responds and the blocking circuit the supply of further digital signals to the output contact device interrupt.

Die Vorrichtungen zur Zufuhr der Digitalsignale an die Ausgangskontaktvorrichtungen enthalten vorzugsweise für jede Binärstufe des Zählers einen den jeweiligen Schaltzustand der betreffenden Stufe speichernden Speicher sowie ein Schaltelement, das zwischen aufeinander folgenden Zählschritten die Speichersignale aller Speicher gleichzeitig an die Ausgangskontakte überträgt. Eine solche gleichzeitige übertragung aller das Digitalsignalmuster bildenden Digitalsignale ist erwünscht, weil andernfalls Fehler entstehen können.The devices for supplying the digital signals to the output contact devices preferably contain the respective switching state for each binary level of the counter the relevant stage storing memory and a switching element between successive counting steps transmits the memory signals of all memories to the output contacts at the same time. Such a simultaneous transmission all of the digital signals forming the digital signal pattern is desirable because otherwise errors may arise.

Die Sperrschaltung enthält vorzugsweise ein die Zufuhr von Taktgebersignalen an den Zähler steuerndes Gatter. Als Anzeigevorrichtung eignet sich eine Anordnung von Anzeigelampen, die gegebenenfalls auch durch Festkörperlichtquellen gebildet sein können. Die Empfindlichkeit der Prüfvorrichtung kann einstellbar sein. Dies gestattet es, die Größe des Fehlers,bei welcher die Prüfvorrichtung anspricht, zu be-The blocking circuit preferably contains a gate controlling the supply of clock signals to the counter. As a display device an arrangement of indicator lamps is suitable, optionally also by solid-state light sources can be formed. The sensitivity of the test device can be adjustable. This allows the size of the Error, at which the test device responds, to be

2098A5/06732098A5 / 0673

stimmen und damit die Art des Fehlers zu erkennen.correct and thus recognize the type of error.

Im folgenden wird anhand eines in der Zeichnung dargestellten Ausführungsbeispiels die Prüfvorrichtung im einzelnen beschrieben. Sie dient hier zur Prüfung von Leiterplatten mit gedruckter Schaltung, welche mit einzelnen Anschlußfahnen versehene als Stecker dienende Steckerleiste aufweisen, mit welcher sie in eine die federnden Gegenkontakte aufweisende Buchsenleiste einsetzbar ist. Die Steckerleiste umfaßt sowohl die Eingangsais auch die Ausgangsklemmen der gedruckten Schaltung. Die Prüfvorrichtung kann Leiternlatten mit Kontaktleisten mit bis zu 64 Anschlußklemmen aufnehmen, von denen ein Teil als Eingangsklemmen und die anderen als Ausgangsklemmen dienen.In the following, the test device is described in detail with reference to an embodiment shown in the drawing. It is used here to test printed circuit boards with individual terminal lugs have a plug connector serving as a plug, with which they are inserted into a socket connector having the resilient mating contacts can be used. The connector strip includes both the input relay and the printed circuit output terminals. the The test device can accommodate ladder laths with contact strips with up to 64 connection terminals, some of which are used as input terminals and the others serve as output terminals.

Die in der Zeichnung als Blockschaltbild wiedergegebene Prüfvorrichtung enthält einen Taktgeber 1, der ein symmetrisches Rechtecksignal von 5V mit einer Freauenz von 1 Mhz liefert. Dieses Signal gelangt an ein NAND-Gatter 2, welches im durchgeschalteten Zustand die Taktgabersignale an die verschiedenen Stufen eines Binärzählers weiterleitet. Dieser Zähler hat achtundzwanzig Stufen und kann somit bis zu einem Zählerstand von 2 zählen. Jede Stufe besteht aus einem Flip-Flop. Die Stufen sind zu sieben kaskadenförmigen Gruppen von je vier Stufen zusammengefaßt. Diese sieben Gruppen sind in der Zeichnung mit 3-9 bezeichnet. An den Ausgangjjeder Stufe des Zählers ist eine bistabile Verriegelungsschaltung angeschlossen, die außerdem einen Takteingang aufweist. Die Verriegelungschaltungen sind ebenfalls in Gruppen angeordnet und mit 10 - 16 bezeichnet. Die Takteingänge aller. Verriegelungsschaltungen 10 - 16 sind über einen Inverter 17 an den Ausgang des NAND-Gatters 2 angeschlossen. Der Ausgang jeder Verriegelungsschaltung ist mit einem Treiberinverter verbunden. Von diesen sind in der · Zeichnung nur die an die Gruppe 10 der Verriegelungsschaltungen angeschlossenen Inverter 18 - 21 dargestellt.The test device shown in the drawing as a block diagram contains a clock 1, which delivers a symmetrical square wave signal of 5V with a frequency of 1 Mhz. This signal arrives at a NAND gate 2, which, when switched on, sends the clock signals to the various Forwards levels of a binary counter. This counter has twenty-eight Levels and can thus count up to a count of 2. Each stage consists of a flip-flop. The steps are combined into seven cascading groups of four levels each. These seven groups are labeled 3-9 in the drawing. At the output of each stage of the counter connected a bistable latch circuit, which also has a clock input. The interlock circuits are also arranged in groups and labeled 10-16. The clock inputs of all. Latch circuits 10-16 are connected to the output of the NAND gate 2 via an inverter 17. The output of each latch circuit is connected to a driver inverter. Of these, in the Only the inverters 18-21 connected to the group 10 of the interlocking circuits are shown in the drawing.

BAD ORIGINALBATH ORIGINAL

2098A5/06732098A5 / 0673

22 Ί ^;36822 Ί ^; 368

Der Ausgang jedes der achtundzwanzig Inverter ist an eine getrennte Klemme einer nicht dargestellten Vielfach-Kontaktbuchse, vorzugsweise einer Messerleiste mit einhundertundsechzig Anschlußklemmen, angeschlossen. Die achtundzwanzig Klemmen, mit denen die Ausgänge der Inverter verbunden sind, sind in der Zeichnung senkrecht übereinander in einer Reihe 22 angeordnet. Einige der übrigen einhundertzweiunddreißig Klemmen liegen in einer zweiten senkrechten Reihe 23. Ein Vielfachstecker 24 paßt in die Vielfachbuchse und verbindet jede der Klemmen 2 2 mit einem oder mehreren Klemmenpaaren 23. Die durch den Stecker 24 hergestellten Verbindungen sind vorgewählt in Abhängigkeit von den Eigenschaften der zu prüfenden eine Digitalschaltung enthaltenden Leiterplatte.The output of each of the twenty-eight inverters is to a separate terminal of a multiple contact socket, not shown, preferably a male connector with one hundred and sixty terminals. The twenty-eight Terminals, with which the outputs of the inverters are connected, are in the drawing vertically one above the other in a row 22 arranged. Some of the remaining one hundred and thirty-two clips are in a second vertical row 23. A Multiple plug 24 fits into the multiple socket and connects each of the terminals 2 2 to one or more pairs of terminals 23. The connections made by the connector 24 are preselected depending on the properties of the ones to be tested a circuit board containing a digital circuit.

Jede der einhundertzweiunddreißig Klemmen 23 in der Vielfachbuchse ist an eine zugehörige Klemme einer oder zweier Messerleisten 25 und 26 angeschlossen. Eine der Messerleisten nimmt die Steckerleiste des Prüflings und die andere Messerleiste die Steckerleiste der Vergleichsschaltung auf. Jede Messerleiste dient somit zugleich als Eingangskontaktvorrichtung als auch als Ausgangskontaktvorrichtung für die entsprechende Leiterplatte, nämlich einerseits für den Prüfling und andererseits für die Bezugsschaltung. Die Kontakte der Steckerleiste 24 sind derart untereinander verbunden, daß wenn Steckerleiste und Buchsenleiste zusammengesteckt sind, jeder der Steckerkontakte 22 mit einem Paar der Messerkontakte verbunden ist, von denen der eine jeweils in der Messerleiste 25 und der andere in der Messerleiste 26 liegt. Wenn also zwei identische Leiterplatten ordnungsgemäß in die beiden Messerleisten 25 und 26 eingesteckt sind, so gelangen gleiche Signale von den Klemmen 22 an die entsprechenden Kontakte der Kontaktleisten der beiden Leiterplatten.Each of the one hundred and thirty-two terminals 23 in the multiple socket is connected to an associated terminal of one or two male connectors 25 and 26. One of the knife strips takes the connector strip of the device under test and the other connector strip on the connector strip of the comparison circuit. Any tab header thus serves at the same time as an input contact device and as an output contact device for the corresponding Circuit board, namely on the one hand for the test item and on the other hand for the reference circuit. The contacts of the connector strip 24 are connected to one another in such a way that when the plug strip and socket strip are plugged together, each of the plug contacts 22 is connected to a pair of blade contacts, one of which is in the male connector 25 and the other in the male connector 26 is located. So if two identical circuit boards are properly inserted into the two male connectors 25 and 26 are plugged in, the same signals from the terminals 22 to the corresponding contacts of the contact strips both circuit boards.

Die einander entsprechend angeordneten Anschlußklemmen sind paarweise an die Eingänge zugeordneter VergleichsschaltungenThe connecting terminals, which are arranged correspondingly to one another, are paired to the inputs of comparison circuits

BAD ORIGINALBATH ORIGINAL

209845/0673209845/0673

angeschlossen, von denen nur zwei;,· nämlich Vergleichsschaltung gen 27 und 28, dargestellt sind. Es sind vierundsechzig Solcher Vergleichsschaltungen vorhanden. Der Ausgang jeder Vergleichsschaltung ist über ein ODER-Gatter 50 bzw, 51 an einen Inverter 29 bzw. 30 angeschlossen. Die Ausgänge jeder Gruppe von acht Invertern sind an die Eingänge eines zugeordneten NAND-Gatters 31 mit acht Eingängen angeschlossen. Diese acht NAND-Gatter, von denen nur das Gatter 31 dargestellt ist, sind mit ihren Ausgängen über je einen Inverter - gezeigt ist nur der eine Inverter 32 - an ein weiteres NAND-Gatter 33 mit acht Eingängen angeschlossen. Der Ausgang jedes der vierundsechzig Inverter, von denen nur die Inverter 29 und 30 gezeigt sind, 1st ferner über einen Widerstand und eine Anzeigelampe mit einer Spannungsquelle verbunden. Im Ausführungsbeispiel sind die in Reihe mit dem Widerstand 34 an den Inverter 29 angeschlossene Anzeigelampe 36 und die in Reihe mit dem,Widerstand 35 an den Inverter 30 angeschlossene Anzeigelampe 37 wiedergegeben. connected, of which only two;, · namely comparison circuit gen 27 and 28 are shown. There are sixty-four of them Comparison circuits available. The output of each comparison circuit is via an OR gate 50 or 51 to an inverter 29 or 30 connected. The outputs of each group of eight inverters are connected to the inputs of an associated NAND gate 31 connected with eight inputs. These eight NAND gates, of which only gate 31 is shown, are with their Outputs via one inverter each - only one inverter 32 is shown - to a further NAND gate 33 with eight inputs connected. The output of each of the sixty-four inverters, only inverters 29 and 30 of which are shown, Is also connected to a voltage source via a resistor and an indicator lamp. In the exemplary embodiment are the indicator lamp 36 connected in series with the resistor 34 to the inverter 29 and that in series with the resistor 35 connected to the inverter 30 indicator lamp 37 reproduced.

Der Ausgang des NAND-Gatters 33 steht mit einem Inverter 38 in Verbindung _r dessen Ausgang über einen Kondensator an eine von drei Eingangsklemmen eines NAND-Gatters 39 angeschlossen ist. Von den beiden anderen Eingängen dieses Gatters liegt der eine über einen Widerstand 40 an einer Quelle positiven Potentials. Mit einem Schalter 41 kann dieser Eingang an Masse gelegt werden. Der dritte Eingang des Gatters 39 steht mit dem Ausgang eines weiteren NAND-Gatters 42 in Verbindung, dessen einer Eingang an den Ausgang des NAND-Gatters 39 und dessen anderer Eingang an den Ausgang eines weiteren NAND-Gatters angeschlossen ist. Der eine Eingang des letztgenannten Gatters liegt über einen Widerstand 44 an einer Quelle positiven Potentials und kann mittels eines Schalters 45 an Masse gelegt werden. Der andere Eingang des NAND-Gatters 43 ist an den Taktgeber angeschlossen. Der Ausgang des NAND-Gatters 42 ist mit dem zweiten Eingang des NAND-Gatters 2 verbunden, dessen ersterThe output of NAND gate 33 is connected to an inverter 38 in conjunction _r its output via a capacitor to one of three input terminals 39 is connected to a NAND gate. One of the other two inputs of this gate is connected to a source of positive potential via a resistor 40. This input can be connected to ground with a switch 41. The third input of the gate 39 is connected to the output of a further NAND gate 42, one input of which is connected to the output of the NAND gate 39 and the other input of which is connected to the output of a further NAND gate. One input of the last-mentioned gate is connected to a source of positive potential via a resistor 44 and can be connected to ground by means of a switch 45. The other input of the NAND gate 43 is connected to the clock. The output of the NAND gate 42 is connected to the second input of the NAND gate 2, the first of which

209845/0673209845/0673

Eingang vom Taktgeber 1 die Rechteckimpulsfolge erhält.Input from the clock 1 receives the square pulse train.

Die Prüfvorrichtung umfaßt ferner achtundzwanzig ODER-Gatter, von denen nur die beiden Gatter 48 und 49 dargestellt und eingangsseitig jeweils an den Eingang und den Ausgang eines der Treiberinverter 18 - 21 angeschlossen sind. Der Ausgang des ODER-Gatters 48 liegt an dem einen Eingang des mit seinem anderen Eingang an die Vergleichsschaltung 27 angeschlossenen ODER-Gatters 50, während der Ausgang des ODER-Gatters 49 mit dem einen Eingang des mit seinem anderen Eingang an den Ausgang der Vergleichsschaltung 28 angeschlossenen ODER-Gatters 51 verbunden ist.The test apparatus further comprises twenty-eight OR gates, of which only the two gates 48 and 49 are shown and on the input side each to the input and the output of one of the Driver inverters 18-21 are connected. The output of the OR gate 48 is at one input of the one connected to the comparison circuit 27 with its other input OR gate 50, while the output of the OR gate 49 with one input of the with its other input to the output the comparison circuit 28 connected OR gate 51 is connected.

Bei der nachfolgenden Beschreibung der Arbeitsweise der Prüfungsvorrichtung wird angenommen/ daß die Bezugsschaltung, also eine als Bezugsnormal dienende einwandfreie Leiterplatte mit gedruckter Digitalschaltung, in die Buchsenleiste 25 und der Prüfling in die Buchsenleiste 26 eingesteckt wird.In the following description of the operation of the testing device, it is assumed / that the reference circuit, So a perfect circuit board serving as a reference standard with a printed digital circuit, in the socket strip 25 and the test item is plugged into the socket strip 26.

Wie bereits erwähnt, erzeugt der Taktgeber eine symmetrische Rechteckschwingung mit einer Amplitude von 5V und einer Frequenz von 1 MHz. Nimmt man an, daß das Gatter 2 offen ist, so gelangt dieses Signal zum Binärzähler. Hat dieser anfänglich den Zählerstand Null, so schaltet die erste positiv gerichtete Flanke der Rechteckspannung die erste Binärstufe in ihren entgegengesetzten Schaltzustand. Es sei angenommen, daß diese Stufe in der Gruppe 3 liegt und ihre Ausgangsklemme die oberste Leitung ist. Somit ändert sich das Potential auf der genannten Ausgangs leitung, beispielsweise von "Null" auf "Eins", sobald die erste positive Flanke der Rechteckwelle ankommt. Die Ausgangspotentiale der übrigen siebenundzwanzig Klemmen ändern sich nicht. Somit ändert auch nur eine der die Speicher bildenden bistabilen Verriegelunqsschaltungen ihren Schaltzustand. Diese Zustandsänderung hat jedoch nicht die Aussendung eines Ausgangssignals zur Folge, weil die Speicher von einemAs already mentioned, the clock generator generates a symmetrical square wave with an amplitude of 5V and a frequency of 1 MHz. Assuming that gate 2 is open, this signal is sent to the binary counter. Has this initially If the counter reading is zero, the first positive edge of the square-wave voltage switches the first binary level to its opposite one Switching status. It is assumed that this stage is in group 3 and its output terminal is the top one Line is. Thus, the potential on said output line changes, for example from "zero" to "one" as soon as the first positive edge of the square wave arrives. Change the output potentials of the remaining twenty-seven terminals not yourself. Thus, only one of the bistable interlocking circuits forming the memory changes its switching state. However, this change of state does not result in the transmission of an output signal, because the memory of a

209845/0673209845/0673

Typ sind, der eine Taktgebersteuerung erfordert.Type that requires clock control.

Eine halbe Periode der Rechteckschwingung später, wenn der Taktgeber die erste negativ gerichtete Flanke der Rechteckschwingung erzeugt, wird die mittels des Inverters 17 erzeugte positive Signaländerung allen achtundzwanzig bistabilen Verriegelungsschaltungen zugeleitet. Dieses positiv gerichtete Signal dient als Taktsignal und hat die Wirkung, daß die in den Verriegelungsschaltungen gespeicherten Signale freigegeben werden. Alle Verriegelungsschaltungen übertragen somit gleichzeitig ihr Digitalsignal an die nachgeschalteten Inverter, von d/ienen, wie erwähnt, nur vier, nämlich die Inverter 18 - 21, dargestellt sind. Beim bisher beschriebenen Verfahrensablauf hat nur eines dieser Signale den Wert "Eins", während die anderen gleich "Null" sind. Nach Invertierung durch die Inverter gelangen die Signale zu den achtundzwanzig Klemmen 22 der Vielfach-Steckverbindung.Half a period of the square wave later when the clock the first negative flank of the square wave is generated, the positive one generated by the inverter 17 becomes Signal change fed to all twenty-eight bistable latches. This positive-going signal is used as a clock signal and has the effect of enabling the signals stored in the latch circuits. All interlock circuits transmit their digital signal to the downstream inverters at the same time, from d / ien, as mentioned, only four, namely inverters 18-21, are shown. In the process sequence described so far, only one of these signals has the value "one" while the others are equal to "zero". After inversion by the inverter, the signals arrive the twenty-eight terminals 22 of the multiple connector.

über den Vielfach-Stecker 24 werden die an den Klemmen 22 ankommenden Signale an die zugehörigen Klemmenpaare 23 weitergegeben. Die Verbindung innerhalb des Vielfachsteckers 24 können beispielsweise derart sein, daß die oberste Klemme der Kontaktreihe 22 mit der obersten Klemme der Kontaktreihen 23 und 24 und damit jeweils mit dem obersten Kontakt der Buchsenleisten 25 und 26 verbunden ist. Der zweite Kontakt der Kontaktreihe 22 steht dann jeweils mit dem zweiten Kontakt der Buchsenleisten 25 und 26 in Verbindung usw. Es werden also gleiche Signalmuster an die einander entsprechenden Kontaktleisten der beiden gedruckten Schaltungen gelegt. Das erste Signalmuster wird synchron mit der ersten negativ gerichteten Flanke der Taktgeberschwingung übertragen. Das zweite Muster gelangt eine Taktgeberperiode später an die gedruckten Schaltungen, weil bei Eingang des zweiten positiv gerichteten Teils der Rechteckschwingung der Zähler um einen Schritt weitergeschaltet wird und sich damit die Ausgangspotentiale seiner ersten beiden Binärstufen ändern. Dieser Vorgang wiederholt sich in jeder Taktgeberperiode. Mit der siebzehnten Periode wird ein Signal an die Gruppe 4 der Binärstufen geleitet, während die übrigen Gruppen 5-9 entsprechend späterVia the multiple plug 24, the incoming at the terminals 22 are Signals passed on to the associated terminal pairs 23. The connection within the multiple plug 24 can For example, be such that the top terminal of the row of contacts 22 with the top terminal of the rows of contacts 23 and 24 and is thus connected to the uppermost contact of the socket strips 25 and 26, respectively. The second contact in the series of contacts 22 is then in each case with the second contact of the socket strips 25 and 26 in connection, etc. So there are the same signal patterns placed on the corresponding contact strips of the two printed circuits. The first signal pattern becomes synchronous transmitted with the first negative edge of the clock oscillation. The second pattern gets a clock period later to the printed circuit, because the counter receives the second positive part of the square wave is switched by one step and thus the output potentials of its first two binary levels change. This The process is repeated in every clock period. With the seventeenth period, a signal is sent to group 4 of the binary levels headed, while the remaining groups 5-9 accordingly later

209845/0673209845/0673

wirksam werden. Somit wird jedes mögliche Muster von Digitalsignalen den achtundzwanzig Klemmen 22 zugeleitet. Da der Taktgeber mit einer Frequenz von 1 MHz arbeitet, werden hierfür zweihundertsechsundfünfzig Sekunden benötigt.be effective. Thus every possible pattern of digital signals becomes fed to the twenty-eight terminals 22. Since the clock works with a frequency of 1 MHz, this is required takes two hundred and fifty-six seconds.

Die vierundsechzig Vergleichsschaltungen, beispielsweise die Schaltungen 27 und 28, vergleichen die sich an den entsprechenden Ausgängen der beiden Leiterplatten als Folge der eingespeisten Digitalsignale ergebenden Ausgangssignale miteinander Nimmt man an, daß die ODER-Gatter 50 und 51 durchgeschaltet sind, so wird ihr Ausgangssignal durch die nachgeschalteten Inverter 29 und 30 invertiert. Diese invertierten Signale werden in Gruppen von je acht den je acht Eingängen eines der acht NAND-Gatter zugeleitet, von denen in der Zeichnung nur das NAND-Gatter 31 zu sehen ist. Sollte das an den Ausgangsklemmen der Leiterplatten entstehende Ausgangssignal sich um.mehr als einen vorgegebenen zulässigen Betrag unterscheiden, so schaltet das dieser Vergleichsschaltung zugeordnete NAND-Gatter um. Nach Invertierung mittels eines der acht Inverter 32 bewirkt die eine Umschaltung des NAND-Gatters 33. Durch diese "Turnier"-artige Anordnung hat eine einen bestimmten Wert überschreitende Differenz der Ausgangssignale an irgendeinem einander zugeordneten Kontaktpaar von Prüfling und Bezugsschaltung ein Ansprechen des Gatters 33 zur Folge. Dies bedeutet, daß der Prüfling einen Fehler aufweist.The sixty-four comparison circuits, such as circuits 27 and 28, compare those on the corresponding ones Outputs of the two circuit boards as a result of the fed-in digital signals resulting output signals with each other Assuming that the OR gates 50 and 51 are turned on, then their output signal is through the downstream Inverters 29 and 30 inverted. These inverted signals are in groups of eight of the eight inputs of the eight NAND gates, of which only the NAND gate 31 can be seen in the drawing. Should that be at the output terminals the output signal produced by the printed circuit boards differ by more than a specified permissible amount, so the NAND gate assigned to this comparison circuit switches over. After inversion using one of the eight inverters 32 causes a switchover of the NAND gate 33. This "tournament" -like arrangement has a certain one Difference in output signals exceeding the value at any pair of contacts assigned to one another on the device under test and reference circuit causes gate 33 to respond. This means that the test item has an error.

Die Änderung des Ausgangssignals in einer der Vergleichsschaltungen als Folge eines Fehlers ändert das Potential am Ausgang des zugehörigen Inverters um einen Betrag, der ausreicht, um einen Strom von der positiven Spannungsquelle über die zugehörige Lampe und den Vorwiderstand, beispielsweise die Lampe 36 und den Vorwiderstand 34, fließen zu lassen, so daß diese der Vergleichsschaltung 27 zugeordnete Anzeigelampe aufleuchtet. Dies stellt eine sichtbare Anzeige des Fehlerorts, nämlich derjenigen Ausgangsklemir.e des Prüflings dar, welcheThe change in the output signal in one of the comparison circuits as a result of an error changes the potential am Output of the associated inverter by an amount sufficient to pass a current from the positive voltage source to allow the associated lamp and the series resistor, for example the lamp 36 and the series resistor 34, to flow, so that this indicator lamp assigned to the comparison circuit 27 lights up. This provides a visual indication of the fault location, namely those output terminals of the test object which

209845/0673209845/0673

an eine fehlerhafte Digitalschaltung im Prüfling angeschlossenconnected to a faulty digital circuit in the device under test

Die Rechteckimpulsfolge des Taktgebers 1 gelangt ferner an den einen Eingang des NAND-Gatters 43, welches ein Synchronisiersignal für das NAND-Gatter 42 liefert. Zeigt das Ausgangssignal des Gatters 33 einen Fehler an, so gelangt das hierdurch entstehende Signal nach Invertierung im Inverter 38 über den Kondensator 47 an den mittleren Eingang des Gatters 39 und schaltet die aus den beiden Gattern 39 und 42 bestehende Verriegelungsschaltung um, so daß das zuvor dem Gatter 2 zugeführte Durchschaltesignal abgeschaltet wird. Folglich sperrt des NAND-Gatter 2 und verhindert, daß weitere Rechteckimpulse vom Taktgeber 1 zum Binärzähler 3-9 gelangen. Wenn also bei Zufuhr eines bestimmten Digitalsignalmusters an die beiden Leiterplatten an einander Kontaktpaare dieser Platten ein Signal-Unterschied entsteht, werden die nachfolgenden Rechteckimpulse des Taktgebers vom Zähler ferngehalten. Zusätzlich leuchtet die den entsprechenden Anschlußklemmen zugeordnete Signallampe auf.The square pulse train of the clock 1 also reaches the an input of the NAND gate 43, which is a synchronizing signal for the NAND gate 42 provides. Shows the output signal of the gate 33 arrives at an error, the resultant arrives Signal after inversion in inverter 38 via capacitor 47 to the middle input of gate 39 and switches the latch circuit consisting of the two gates 39 and 42, so that the gate 2 previously fed through signal is switched off. As a result, the NAND gate is disabled 2 and prevents further square-wave pulses from clock generator 1 from reaching the binary counter 3-9. So if when feeding a certain Digital signal pattern on the two circuit boards on each other contact pairs of these plates a signal difference arises, the subsequent square-wave pulses of the clock generator are kept away from the counter. In addition, the den lights up corresponding signal lamp assigned to the terminals.

Die Prüfvorrichtung enthält ferner zwei Schalter 41 und 45. Der Schalter 41 stellt den Taktgeber auf den Anfangszustand zurück. Der Schalter 45 dient zum Ingangsetzen der Prüfung. Er setzt die über Kreuz miteinander gekoppelten Gatter 39 und 42 in einen Schaltzustand, welcher es dem NAND-Gatter 2 erlaubt, die Taktgeberimpulse zum Zähler hindurchzulassen. Ein weiterer Schalter 46 dient zur Rückstellung des Binärzählers.The test device also contains two switches 41 and 45. The switch 41 resets the clock to the initial state. The switch 45 is used to start the test. He puts the cross-coupled gates 39 and 42 into one Switching state which allows the NAND gate 2 to let the clock pulses through to the counter. Another switch 46 is used to reset the binary counter.

Die Vergleichsschaltungen 48 und 49 zusammen mit den ODER-Gattern 50 und 51 haben die Aufgabe, eine exakte Prüfung auch dann zu gewährleisten, wenn der Prüfling einen Kurzschluß nach Masse hat. Ohne die genannten Schaltungen würde ein solcher Kurzschluß wegen der eingangs erwähnten Parallelschaltung von Prüfling und Bezugsschaltung praktisch auf die Bezugsschaltung übertragen und folglich an den Ausgangsklemmen beider Schaltungen,The comparison circuits 48 and 49 together with the OR gates 50 and 51 have the task of performing an exact test even then ensure if the test object has a short circuit to ground. Without the circuits mentioned, such a short circuit would occur practically transferred to the reference circuit because of the parallel connection of the test object and reference circuit mentioned at the beginning and consequently at the output terminals of both circuits,

2098A5/06732098A5 / 0673

also sowohl des Prüflings als auch der Bezugsschaltung, das gleiche Signal entstehen. Wenn der Prüfling einen Masseschluß hat, werden für 50% der Digitalsignale einer oder mehrere der Inverter 18 - 21 am Umschalten gehindert. Dies wird von einem oder mehreren der ODER-Gatter 48 und 49 festgestellt, mit dem Ergebnis, daß diese Gatter eines oder mehrerer der Gatter 50 und 51 veranlassen ,das Vorhandensein eines Fehlers zu simulieren, d.h. ein Fehlersignal zu erzeugen, wie es bei anderen Fehlern von den Vergleichsschaltungen 27 und 28 erzeugt wird. Hierdurch wird die Sperrschaltung ausgelöst und der Masseschluß angezeigt, indem die zugehörige Signallampe aufleuchtet.so both the test object and the reference circuit, the same signal arise. If the test object has a short to ground one or more of the inverters 18-21 are prevented from switching over for 50% of the digital signals. This is done by a or more of the OR gates 48 and 49 are detected, with the result that these gates one or more of the gates 50 and cause 51 to simulate the presence of a fault, i.e., to generate an error signal as generated by the comparison circuits 27 and 28 for other errors. This triggers the blocking circuit and the short to ground is indicated by the associated signal lamp lighting up.

Die Prüfvorrichtung ist vorzugsweise in einem Gehäuse mit einer flachen oder leicht geneigten Oberfläche untergebracht, an welcher die beiden Buchsenleisten 25 und 26 befestigt sind. Auch der Sockel-öder Buchsenteil der Vielfachsteckverbindung 24 kann an dieser Fläche vorgesehen sein. Die vierundsechzig Anzeigelampen, die Schalter und sonstigen Bedienungselemente, beispielsweise der Hauptschalter, sind entweder ebenfalls an der Oberseite des Gehäuses oder an dessen Vorderseite angebracht. The test device is preferably housed in a housing with a flat or slightly inclined surface which the two female headers 25 and 26 are attached. Also the socket or socket part of the multiple plug connection 24 can be provided on this surface. The sixty-four indicator lights, switches and other controls, for example the main switch, are either also attached to the top of the housing or to its front.

2098Λ5/06732098-5 / 0673

Claims

( 1.J Tester for digital electrical circuits, especially printed circuits, characterized by

a clock (1) providing repetitive digital signals;

a binary counter (3-9) for counting the clock signals; two output contact devices (25,26) for connection to the input terminals of a device under test and a reference circuit of the same type;

Devices (10-16), which after each counting pulse the respective switching state of a corresponding binary level of the counter representing digital signals to corresponding contacts of the two output contact devices hand over;

two input contact devices (25,26) for connection to the output terminals of the device under test and the reference circuit; comparison circuits connected to the input contact device (27,28), which the output signals at the corresponding output terminals of the DUT and the Compare reference circuit;

a blocking circuit (38-44) which interrupts the supply of further digital signals to the output contact devices, as soon as one of the comparison circuits shows a discrepancy between two output signals by more than a predetermined one Displays amount;

and a display device (34-37) showing that comparison circuit shows which has caused the block.

209845/0 67

2. Test device according to claim 1, characterized in that that the devices for supplying the digital signals to the output contact devices (25,26) a contain two-part multiple plug connection (22-24), one part of which on the one hand terminals (22) for receiving the Digital signals from the binary counter (3-9) and, on the other hand, terminals (23) connected to each of the output contacts contains, while the terminals of the other part (24) are interconnected in such a way that in the assembled State of the two parts, the digital signals to the output contact pairs assigned to the DUT and the reference circuit reach.

3. Test device according to claim 1 or 2, characterized by dadu rch, that the devices for supplying the digital signals to the output contact devices (25,26) for each binary level (3-9) of the counter a storage of the respective switching state of the relevant level Contains memory (10-16) and a switching element (17), the parallel transmission between successive counting steps which causes memory signals to the output contacts.

4. Test device according to one of claims 1 to 3, characterized in that the locking circuit is a the supply of clock signals to the counter (3-9) controlling gate (2) contains.

5. Test device according to one of claims 1 to 4, characterized in that the display device contains a plurality of indicator lamps (36, 37) assigned to the individual comparison circuits (27, 28).

209845/0673

6. Test device according to one of claims 1 to 5, characterized in that in each of the leads An inverter (18-21) is switched on to the output contacts (25,26) is,

that the input and output of each inverter to a comparison circuit (48,49) is connected

and that further comparison circuits (50, 51) are each connected on the one hand to the output of the inverter (18-21) Comparison circuits (48,49) and on the other hand to the output of the associated to the input contact devices (25,26) connected comparison circuits (27,28) are connected.

7. Test device according to one of claims 1 to 6, characterized in that the comparison circuits (27.28; 48.49) are formed by logic gates.

209845/0673209845/0673

LeerseiteBlank page