DE2203154C

DE2203154C - Circuit for perceiving the peaks representing a binary value of an analog signal with a comparator

Info

Publication number: DE2203154C
Authority: DE
Inventors: Hanan Los Angeles Calif. Potash (V.St.A.)
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Publication date: 1978-01-26

Description

Die Erfindung betrifft eine Schaltung zur Wahrnehmung der einen Binärwert darstellenden Spitzen eines analogen Signals mit einem Komparator, der die Amplitude dieses Signals mit der Amplitude desselben, um die Zeitspanne Δ T\ verzögerten (oder vorauseilenden) Signals vergleicht und beim Übersteigen der Amplitude des ersten Signals über die des zweiten Signals sein Rechteckausgangssignal zum Pegel 0 hin und im umgekehrten Fall zum Pegel 1 hin umschaltet.The invention relates to a circuit for perceiving the peaks representing a binary value of an analog signal with a comparator which compares the amplitude of this signal with the amplitude of the same signal delayed by the time period Δ T \ (or leading) and when the amplitude of the first signal is exceeded via which the second signal switches its square-wave output signal to level 0 and, in the opposite case, to level 1.

In vielen Fällen möchte man die Spitzen im Verlauf eines analogen Signals feststellen. Beim Auslesen eines digitalen Speichers, in dem ein sich bewegender magnetischer Aufzeichnungsträger zur Anwendung kommt, braucht man normalerweise z. B. nur die Spitzen im Verlauf des Ausgangssignals eines Magnetkopfes örtlich festzulegen, um die gespeicherten Daten richtig zu identifizieren. Bislang wird dieses Ausgangssignal einer Differenzbildungsschaltung zugeleitet, die das Differenzsignal abgibt, dessen Schnittpunkte mit der Nullinie die Spitzen im Ausgangssignal des Magnetkopfes angeben. Wenn bei der Konstruktion der Differenzbildungsschaltung beispielsweise ein Delta-Differenz-Verfahren zur Anwendung kommen soll, wird gewöhnlich eine solche Zeitkonstante gewählt, daß ein Kompromiß zwischen der Genauigkeit und der Siörunempfindlichkeit erreicht wird. Eine Differenzbiidungsschaltung mit einer kurzen Zeitkonstante bringt eine größere Genauigkeit bei der Wahrnehmung derIn many cases you want the peaks in the gradient of an analog signal. When reading out a digital memory in which a moving magnetic recording medium is used, you usually need z. B. only the tips in the course of the output signal of a magnetic head to locate the stored data correctly to identify. So far, this output signal has been fed to a subtraction circuit that has the Outputs difference signal, the intersection points of which with the zero line indicate the peaks in the output signal of the magnetic head. If in the construction of the Difference formation circuit, for example, a delta difference method can be used is usually chosen such a time constant that a compromise between the accuracy and the Siör insensitivity is achieved. A difference formation circuit with a short time constant brings greater accuracy in the perception of the

4040 Spitzen mit sich, sie kann aber unfähig sein, zwischen den Signalspitzen und spitzen Störimpulsen zu unterscheiden. Andererseits verschleiert eine Differenzbildungsschaltung mit einer langen Zeitkonstante dieTips with itself, but it may be unable to between distinguish between signal peaks and sharp glitches. On the other hand, a differentiating circuit having a long time constant obscures the kurz andauernden Störimpulse, ist aber wegen ihres Aufbaus hinsichtlich der Lokalisierung der Signalspitzen weniger genau.short-lasting interference pulses, but is due to their structure with regard to the localization of the signal peaks less accurate.

Der Erfindung liegt die Aufgabe zugrunde, einen Detektor für die Spitzen im Amplitudenverlauf einesThe invention is based on the object of a detector for the peaks in the amplitude curve of a

so Signals anzugeben, der sowohl diese Spitzen mit größter Genauigkeit anzeigt als auch eine hohe Störunempfindlichkeit besitzt.so indicate signal of both these peaks with indicates the greatest accuracy and also has a high level of immunity to interference.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein weiterer Komparator, der die Amplitude desThis object is achieved in that a further comparator, which the amplitude of the

ss einen dem ersten Komparator zugeführten Signals mit der Amplitude desselben um die Zeitspanne ΔΤ2 < 1/5 AT\ verzögerten (oder vorauseilenden) Signals vergleicht und beim Übersteigen der Amplitude des dem ersten Komparator zugeführten Signals über die ss compares a signal fed to the first comparator with the amplitude of the signal delayed (or leading) by the time period ΔΤ2 <1/5 AT \ and, when the amplitude of the signal fed to the first comparator is exceeded, over the

(>o Amplitude seines anderen Eingangssignals sein Rechteckausgangssignal zum Pegel 0 hin und im umgekehrten Fall zum Pegel 1 hin umschaltet, parallel zum ersten Komparator über logische Verknüpfungsglieder derart an den beiden Eingängen eines bistabilen Gerätes(> o amplitude of its other input signal, its square-wave output signal towards level 0 and vice versa Case switches to level 1, parallel to the first comparator via logic gates in this way at the two inputs of a bistable device

''S angeschlossen ist, daß das bistabile Gerät beim gleichzeitigen Umschalten der Rechteckausgangssignale der beiden Komparatoren zum Pegel 0 hin in seinen einen Zustand und beim gleichzeitigen Umschal-'' S is connected that the bistable device at simultaneous switching of the square-wave output signals of the two comparators to level 0 in its one state and at the same time toggling

ten zum Pegel 1 hin in seinen anderen Zustand überführbar istth can be transferred to its other state at level 1

Dieselbe Aufgabe kann auch dadurch erfindungsgemäß gelöst werden, daß das analoge Signal einem kurz andauernde Störimpulse aussiebenden Filter und dessen Ausgangssignal einem weiteren Komparator zuführbar ist, der die Amplitude dieses Ausgangssignals mit der Amplitude desselben, um die Zeitspanne ΔΤ\ verzögerten Ausgangssignals vergleicht und beim Übersteigen der Amplitude des Ausgangssignals über die Amplitude des anderen Eingangssignals sein Rechteckausgangssignal zum Pegel 0 hin und im umgekehrten Fall zum Pegel 1 hin umschaltet, und daß der weitere Komparator parallel zum ersten Komparator über logische Verknüpfungsglieder derart an den beiden Eingängen eines bistabilen Gerätes angeschlossen ist, daß das bistabile Gerät beim gleichzeitigen Umschalten der Rechteckausgangssignale der beiden Komparatoren zum Pegel 0 hin in seinen einen Zustand und beim gleichzeitigen Umschalten zum Pegel 1 hin in seinen anderen Zustand überführbar ist.The same object can also be achieved according to the invention in that the analog signal can be fed to a filter which sifts out brief interference pulses and its output signal can be fed to a further comparator which compares the amplitude of this output signal with the amplitude of the same output signal delayed by the time span ΔΤ \ and when it exceeds the The amplitude of the output signal switches its square-wave output signal to level 0 and, in the reverse case, to level 1 via the amplitude of the other input signal, and that the further comparator is connected in parallel to the first comparator via logic gates to the two inputs of a bistable device in such a way that the bistable device can be converted into its one state when the square-wave output signals of the two comparators are simultaneously switched to level 0 and into its other state when switched to level 1 at the same time.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher erläutert Die Figuren geben die wichtigsten Merkmale der Erfindung wieder. Es stellt darEmbodiments of the invention are shown in the drawing and will be described in more detail below explained The figures show the most important features of the invention. It shows

Fig. 1 ein Blockschaltbild des magnetischen Aufzeichnungssystems, in dem die Schaltung zur Wahrnehmung der Spitzenamplituden gemäß der Erfindung angewendet werden kann,Fig. 1 is a block diagram of the magnetic recording system in which the circuit for perception the peak amplitudes according to the invention can be applied,

Fig.2 ein Blockschaltbild eines bisherigen Spitzendetektors, der die Delta-Differenzbildung ausnutzt,2 shows a block diagram of a previous peak detector, which uses the delta difference formation,

Fig.3 den Verlauf des analogen Signals (a), eines binären Differenzsignals (b) bei einer ziemlich großen zeitlichen Verzögerung, eines binären Differenzsignals (c) bei einer ziemlich kleinen zeitlichen Verzögerung und eines Ausgangssignals (d), das gemäß der Erfindung durch eine logische Verknüpfung der binären Differenzsignale (b)und fcjzustandekommt,Fig.3 shows the course of the analog signal (a), a binary difference signal (b) with a fairly large time delay, a binary difference signal (c) with a fairly small time delay and an output signal (d), which according to the invention by a logical combination of the binary difference signals (b) and fcj

F i g. 4 ein Blockschaltbild einer bevorzugten Ausführungsform der Erfindung undF i g. 4 shows a block diagram of a preferred embodiment of the invention and

Fig.5 ein Blockschaltbild einer weiteren Ausführungsform. 5 shows a block diagram of a further embodiment.

Fig. 1 zeigt das System zur Wahrnehmung von Signalspitzen gemäß der Erfindung, in dem ein Magnetkopf 10 über eine Leitung 12 seine Signale an einen Spitzendetektor 14 abgibt. In einem Speichersystem werden die digitalen Daten auf einem magnetischen Aufzeichnungsträger in einem leicht zugreifbaren Datencodeformat längs der einen oder anderen Richtung eingeschrieben. Das vom Magnetkopf 10 in der Leitung 12 abgegebene Signal hat beim Umschalten der magnetischen Polarisation aus der einen Richtung in die andere eine Spitze (Maximum); es ist ein analoges Signal, das den Schreibstrom wiedergibt, der den Aufzeichnungsträger magnetisierte. Die Amplitude des analogen Signals ändert sich als Funktion der Zeit, und üblicherweise sind Hilfsmittel vorgesehen, die die Spitzen dieses analogen Signals wahrnehmen, so daß die Übergänge im aufgezeichneten Signal festgelegt werden können, um eine Unterscheidung der relativen Schaltzeiten des ursprünglichen Schreibstroms zu ermöglichen. Die aus dem Magnetkopf austretende Leitung 12 ist normalerweise über Verstärkungsstufen (nicht gezeigt) an den Spitzendetektor 14 angeschlossen, der über eine Ausgangsleitung 16 ein binäres Signal liefert, dessen Übergänge die Spitzen des analogen Signals anzeigen. Die Ausgangsleitung 16 ist mit einem Diskriminator 18 verbunden, der das eintretendeFig. 1 shows the system for perceiving signal peaks according to the invention, in which a Magnetic head 10 emits its signals to a peak detector 14 via a line 12. In a storage system The digital data are stored on a magnetic recording medium in an easily accessible manner Data code format written along one direction or the other. The magnetic head 10 in the line 12 emitted signal when switching the magnetic polarization from one direction in the other a peak (maximum); it is an analog signal that represents the write current that the Magnetized recording media. The amplitude of the analog signal changes as a function of time, and Aids are usually provided that detect the peaks of this analog signal so that the Transitions in the recorded signal can be set to distinguish the relative To enable switching times of the original write current. The one emerging from the magnetic head Line 12 is normally connected to peak detector 14 through amplification stages (not shown), which supplies a binary signal via an output line 16, the transitions of which are the peaks of the analog Show signals. The output line 16 is connected to a discriminator 18, the incoming

Binärsignal dann in die aufgezeichneten Daten auflöstBinary signal then resolves into the recorded data

F i g. 2 veranschaulicht den bisherigen Spitzendetektor, der für das System der F i g. 1 brauchbar ist und ein Delta-Differenzbildungsverfahren ausnutzt, bei dem das zugeführte analoge Signal ständig an zwei zeitlich getrennten Punkten geprüft wird. Eine Signalspitze wird dann angezeigt, wenn die Differenz der beiden zur Prüfung abgenommenen Signale die Nullinie durchquert. F i g. FIG. 2 illustrates the previous spike detector used for the system of FIG. 1 is usable and a Exploits delta differentiation method, in which the supplied analog signal is constantly at two times separate points is checked. A signal peak is displayed when the difference between the two and the Checking the signals that have passed the zero line.

Im einzelnen enthält der bisherige Spitzendetektor der F i g. 2 eine Signaleingangsklemme 20, an die das analoge Signal gelegt wird, dessen Amplitude mit X bezeichnet sei. Es läuft über eine Verzögerungsschaltung 22, vorzugsweise über eine Verzögerungsleitung zum ersten Eingang 24 eines !Comparators 26. Die Signaleingangsklemme 20 ist außerdem über eine wet« ere Leitung 28 unmittelbar mit einem zweiten Eingang 30 des Komparator 26 verbunden. Wenn die durch die Verzögerungsschaltung 22 eingebrachte Verzögerung mit AT bezeichnet sei, habe die am Eingang 24 des Komparators auftretende Signalamplitude die Größe X₁, während die am Eingang 30 erscheinende Signalamplitude durch den Ausdruck Χ,+δ rwiedergegeben sei. Der Komparator 26 liefert ein binäres Ausgangssignal, dessen Pegel 1 dann auftritt, wenn die Amplitude X,_+i)rdie Amplitude X, übersteigt, und dessen Pegel 0 die Umkehrung anzeigt, wenn also die Signalamplitude X, größer als Χ,+λτ ist Das vom Komparator 26 gelieferte Signal durchquert bei einer Signalspitze eine zwischen den beiden Pegeln 1 und 0 verlaufende Nullinie.In detail, the previous peak detector in FIG. 2, a signal input terminal 20 to which the analog signal is applied, the amplitude of which is denoted by X. It runs via a delay circuit 22, preferably via a delay line, to the first input 24 of a comparator 26. The signal input terminal 20 is also connected directly to a second input 30 of the comparator 26 via a wet line 28. If the delay introduced by the delay circuit 22 is denoted by AT , the signal amplitude appearing at the input 24 of the comparator has the value X ₁ , while the signal amplitude appearing at the input 30 is represented by the expression Χ, + δ r. The comparator 26 supplies a binary output signal whose level 1 occurs when the amplitude X, _{+ i} ) r exceeds the amplitude X , and whose level 0 indicates the inversion , i.e. when the signal amplitude X, is greater than Χ, + λτ Das The signal supplied by the comparator 26 crosses a zero line running between the two levels 1 and 0 at a signal peak.

Bei der tatsächlichen Ausführung einer Schaltung zur Wahrnehmung von Spitzen mit einer Delta-Differenzbildungsschaltung nach Fig. 2 muß natürlich ein numerischer Wert für die Größe Δ Τ gewählt werden. Bei einer sehr kleinen Größe Δ T von z.B. 5 nsec in einem Aufzeichnungssystem mit hoher Dichte können die Spitzen des analogen Signals sehr genau wahrgenommen werden. Bei Anwendung einer solch kleinen Größe Δ T können auch spitze Störimpulse innerhalb des Verlaufs des analogen Signals angezeigt werden. Falls andererseits ein großer Wert für die Größe ΔΤνοη z.B. 100 nsec gewählt und dasselbe Aufzeichnungssystem von hoher Dichte benutzt wird, werden die kurz andauernden, spitzen Stör- oder Rauschimpulse verschleiert, was aber einen Verlust an Genauigkeit bei der Identifizierung der Spitzen des analogen Signals mit sich bringt.In the actual implementation of a circuit for detecting spikes with a delta differentiating circuit according to FIG. 2, of course, a numerical value must be selected for the quantity Δ Τ . With a very small size Δ T of, for example, 5 nsec in a high-density recording system, the peaks of the analog signal can be perceived very precisely. When using such a small quantity Δ T , sharp interference pulses can also be displayed within the course of the analog signal. If, on the other hand, a large value for the value ΔΤνοη, e.g. 100 nsec, is chosen and the same high-density recording system is used, the brief, sharp interference or noise pulses are obscured, but this leads to a loss of accuracy in identifying the peaks of the analog signal brings.

In F i g. 3 ist die Amplitude X₁ als Signal ^dargestellt, das vom Magnetkopf 10 auf die Leitung 12 gelegt wird. Eine gestrichelte Linie gibt dasselbe analoge Signal wieder, das jedoch um eine Zeitspanne Δ Τ\ verzögert ist. Als Signal (b) ist in F i g. 3 das binäre Differenzsignal dargestellt, das am Ausgang des Komparators 26 der F i g. 2 in dem Falle erscheint, wenn die Verzögerungsschaltung 22 die Verzögerungszeitspanne ΔΤ\ hervorruft. Das binäre Differenzsignal (b) weist einen ersten Übergang 30 vom Niveau 1 zum Niveau 0 auf, wenn die Signalamplitude X, die Signalamplitude Χι+δτ übersteigt. Ein zweiter Übergang 32 vom Pegel 0 auf den Pegel 1 findet statt, wenn die Signalamplitude Χ,+δτ größer als die Signalamplitude X, wird. Wie man sieht, sind die Signalübergänge 30 und 32 etwas ungenau, weil sie zeitlich ein wenig gegenüber den tatsächlichen Sigridlspitzen 34 und 36 verschoben sind, die sie wiedergeben sollen. Das Differenzsignal (b) spricht jedoch nicht auf kurz andauernde, spitze Störimpulse 40 an. die nämlich so klein sind, daß sie nicht denIn Fig. 3, the amplitude X _{1 is shown} as a signal ^ which is applied to the line 12 by the magnetic head 10. A dashed line shows the same analog signal, which is, however, delayed by a period of time Δ Τ \ . The signal (b) in FIG. 3 shows the binary difference signal that is present at the output of the comparator 26 of FIG. 2 appears in the case when the delay circuit 22 causes the delay period ΔΤ \. The binary difference signal (b) has a first transition 30 from level 1 to level 0 when the signal amplitude X exceeds the signal amplitude Χι + δτ. A second transition 32 from level 0 to level 1 takes place when the signal amplitude Χ, + δτ is greater than the signal amplitude X. As can be seen, the signal transitions 30 and 32 are somewhat inaccurate because they are slightly shifted in time compared to the actual Sigridlspitzen 34 and 36 that they are intended to reproduce. The difference signal (b) does not, however, respond to short, sharp interference pulses 40. that are so small that they don't

verzögerten Amplitudenverlauf des Signals mit der Amplitude A^+ardurchqueren.traverse delayed amplitude curve of the signal with amplitude A ^ + ar.

Bei einer Verzögerung Δ Ti in der Verzögerungsschaltung 22, die beträchtlich kürzer als die Verzögerung ΔΤ\ ist, verläßt ein Signal (c) den Komparator 26. Signalübergänge 44 und 46 legen die tatsächlichen Signalspitzen 34 und 36 viel genauer fest. Es spricht daher auf den Störimpuls 40 an, der wegen der kurzen Dauer der Verzögerung Δ T^ den Amplitudenverlauf des Signals mit der Amplitude Χ,+δτ schneidet. Der spitze Störimpuls 40 bringt daher zusätzliche Signalübergänge 48 und 49 im Signal (c) hervor.With a delay Δ Ti in the delay circuit 22 which is considerably shorter than the delay ΔΤ \ , a signal (c) leaves the comparator 26. Signal transitions 44 and 46 define the actual signal peaks 34 and 36 much more precisely. It therefore responds to the interference pulse 40, which, because of the short duration of the delay Δ T ^ , cuts the amplitude curve of the signal with the amplitude Χ, + δτ. The sharp interference pulse 40 therefore produces additional signal transitions 48 and 49 in signal (c) .

Im Hinblick auf die vorangehenden Betrachtungen nutzen die bisherigen Spitzendetektoren eine zeitliche Verzögerung ΔΤ aus, die so gewählt wird, daß ein Kompromiß zwischen einer hohen Genauigkeit und einer starken Zurückweisung von Rauschsignalen zustandekommt. In view of the above considerations, the previous peak detectors use a time delay ΔΤ, which is chosen so that a compromise is made between high accuracy and strong rejection of noise signals.

An Stelle der Auswahl einer einzigen Verzögerungszeit werden gemäß der Erfindung die beiden binären Differenzsignale (b)und folder F i g. 3 erzeugt und dann logisch miteinander verknüpft, um ein binäres Ausgangssignal von hoher Störunempfindlichkeit, die der lang andauernden Verzögerung zugeordnet ist, und von hoher Genauigkeit zu erhalten, die einer kurz andauernden Verzögerung zukommt. Das gemäß der Erfindung erzeugte, binäre Ausgangssignal ist als Signal (d) in F i g. 3 wiedergegeben. Es weist Signaiübergänge 50 und 52 auf, die zeitlich mit den genauen Signalübergängen 44 und 46 zusammenfallen, und verdeckt, wie man erkennen kann, die Signalübergänge 48 und 49 des Differenzsignals (c). Instead of selecting a single delay time, the two binary difference signals (b) and folder F i g. 3 is generated and then logically combined with one another in order to obtain a binary output signal of high immunity to interference, which is associated with the long-lasting delay, and of high accuracy, which is associated with a short-lasting delay. The binary output signal generated according to the invention is shown as signal (d) in FIG. 3 reproduced. It has signal transitions 50 and 52 which coincide in time with the exact signal transitions 44 and 46 and, as can be seen, covers the signal transitions 48 and 49 of the difference signal (c).

In Fig.4 ist eine bevorzugte Ausführungsform der Schaltung zur Wahrnehmung von Signalspitzen zu sehen, die das Signal (d) der Fi g. 3 abgibt; sie enthält zwei Komparatoren 60 und 62, die beide mit Signalen der Amplitude X, versorgt werden, die aus einer Verzögerungsschaltung 64 austreten. Das analoge Signal mit der Amplitude X wird über eine Eingangsleitung 66 der Verzögerungsschaltung 64 zugeführt und zusätzlich über eine Leitung 68 der einen Eingangsklemme des Komparators 60 aufgeprägt Die zweite Eingangsklemme des Komparators 62 ist an eine Anzapfung 70 der Verzögerungsschaltung 64 angeschlossen. Der Komparator 60 nimmt ständig die zu prüfende Amplitude X, und eine um die Zeitspanne Δ 7) verzögerte Amplitude auf; am Komparator 62 liegen ständig die Amplitude X, und eine um das Zeitintervall ΔΤ₂ verzögerte Amplitude. Bei dieser Anordnung schaltet der Komparator 60 stets in den nächsten 1- oder 0-Zustand, bevor der Komparator 62 eine einfache, logische Verknüpfung der Ausgangssignale der Komparatoren 60 und 62 ermöglicht, damit das gewünschte Signal (d) der Fig.3 abgegeben wird. In einem typischen Aufzeichnungssystem von hoher Dichte kann die Verzögerungszeitspanne ΔΤ\ = lOOnsec und das Zeitintervall Δ 7J = 20 nsec sein.FIG. 4 shows a preferred embodiment of the circuit for perceiving signal peaks which the signal (d) of FIG. 3 releases; it contains two comparators 60 and 62, both of which are supplied with signals of amplitude X , which emerge from a delay circuit 64. The analog signal with amplitude X is fed to the delay circuit 64 via an input line 66 and is additionally impressed via a line 68 on one input terminal of the comparator 60. The second input terminal of the comparator 62 is connected to a tap 70 of the delay circuit 64. The comparator 60 constantly records the amplitude to be checked X, and an amplitude delayed by the time period Δ 7); The amplitude X and an amplitude delayed by the time interval ΔΤ ₂ are always present at the comparator 62. With this arrangement, the comparator 60 always switches to the next 1 or 0 state before the comparator 62 enables a simple, logical combination of the output signals of the comparators 60 and 62 so that the desired signal (d) of FIG. 3 is output. In a typical high density recording system, the delay period may be ΔΤ \ = 100 nsec and the time interval Δ 7J = 20 nsec.

Die Ausgangsklemmen der Komparatoren 60 und 62 der F i g. 4, die die binären Differenzsignale (b) und (c) der F i g. 3 abgeben, sind unmittelbar mit dem Eingang eines UND-Gliedes 72 und über Negatoren 74 mit dem Eingang eines zweiten UND-Gliedes 76 verbunden. An die Ausgangsklemmen der UND-Glieder 72 und 76 ist die Setz- und Rückstellklemme eines Flipflops 78 angeschlossen. Jedesmal, wenn die beiden Komparatoren 60 und 62 den Signalpegel t abgeben, wird das Flipflop 78 in den 1 -Zustand gebracht. Der Übergang 52 des Signals (d) der F i g. 3 tritt in Abhängigkeit vom Übergang 46 im Signal (^ auf. Wenn die Komparatoren 60 und 62 je ein O-Signal abgeben, wird das Flipflop 78 zurückgestellt. Ein Beispiel hierfür ist der Übergang 50The output terminals of comparators 60 and 62 of FIG. 4 showing the binary difference signals (b) and (c) of FIG. 3 output are directly connected to the input of an AND element 72 and via inverters 74 to the input of a second AND element 76. The set and reset terminals of a flip-flop 78 are connected to the output terminals of AND gates 72 and 76. Whenever the two comparators 60 and 62 output the signal level t, the flip-flop 78 is brought into the 1 state. The transition 52 of signal (d) of FIG. 3 occurs as a function of the transition 46 in the signal (^. If the comparators 60 and 62 each emit a 0 signal, the flip-flop 78 is reset. The transition 50 is an example of this

,,, des Signals (d) der Fig.3 in Abhängigkeit vom Übergang 44 des Signals (c). Die Übergänge 48, die im Signal (cj auftreten, schalten das Flipflop 78 nicht.,,, of the signal (d) of FIG. 3 as a function of the transition 44 of the signal (c). The transitions 48 that occur in signal (cj do not switch flip-flop 78.

Obgleich in F i g. 4 eine bevorzugte Ausführungsform zur Erzeugung des Signals (d) der F i g. 3 dargestellt ist,Although in FIG. FIG. 4 shows a preferred embodiment for generating the signal (d) in FIG. 3 is shown,

is um eine hohe Genauigkeit und eine sehr gute Zurückweisung von Störsignaien zu erreichen, kann auch mit einer andersartigen Schaltung ein ähnliches Ergebnis erzielt werden.is a high accuracy and a very good one Achieving rejection of interfering signals can also be achieved with a different type of circuit Result can be achieved.

Komparatoren 60' und 62' der F i g. 5 liefern praktisch dieselben binären Differenzsignale wie die Komparatoren 60 und 62 der F i g. 4. Die Eingangssignale des Komparators 60' entstehen jedoch dadurch, daß das analoge Eingangssignal mit der Amplitude X über ein Band- oder Tiefpaßfilter 90 geleitet wird, um irgendwel-Comparators 60 'and 62' of FIG. 5 provide practically the same binary difference signals as the comparators 60 and 62 of FIG. 4. The input signals of the comparator 60 'arise from the fact that the analog input signal with the amplitude X is passed through a band or low-pass filter 90 to avoid any-

:v ehe kurz andauernden Störimpulse zu beseitigen. Das Filter 90 unterdrückt folglich z. B. die spitzen Störimpulse 40. Seine Ausgangsklemme ist unmittelbar am Eingang des Komparators 60' und über eine Verzögerungsschaltung 92 am zweiten Eingang des Komparators 60' angeschlossen. Die Wirkung des Filters 90 besteht darin, die kurz andauernden, spitzen Störimpulse auszusieben; hierbei wird aber die Genauigkeit der Signalübergänge nachteilig beeinflußt, so daß der Verlauf des Differenzsignals (b) der F i g. 3 angenähert wird. Der Komparator 62' der Fig.5 empfängt das analoge Signal X an seiner einen Eingangsklemme und über eine Verzögerungsschaltung 94 an seiner zweiten Eingangsklemme. Bei der Ausführungsform der Fig.5 können die von den Verzögerungsschaltungen 92 und 94 bewirkten Verzögerungen Δ Τ einander identisch sein. Die von den Komparatoren 60' und 62' abgegebenen Signale werden dann logisch verknüpft, um ähnlich, wie es in F i g. 4 gezeigt ist, das Signal (d) der F i g. 3 abzuleiten.: v Before eliminating brief glitches. The filter 90 thus suppresses e.g. B. the sharp interference pulses 40. Its output terminal is connected directly to the input of the comparator 60 'and via a delay circuit 92 to the second input of the comparator 60'. The effect of the filter 90 is to screen out the brief, sharp glitches; in this case, however, the accuracy of the signal transitions is adversely affected, so that the course of the difference signal (b) of FIG. 3 is approximated. The comparator 62 'of FIG. 5 receives the analog signal X at its one input terminal and via a delay circuit 94 at its second input terminal. In the embodiment of FIG. 5, the delays Δ Τ caused by the delay circuits 92 and 94 can be identical to one another. The signals emitted by the comparators 60 'and 62' are then logically combined in order, similar to what is shown in FIG. 4, the signal (d) of FIG. 3 to be derived.

Wie man aus dem Vorstehenden erkennt, liefert die Schaltung bzw. das Verfahren zur Wahrnehmung der Signalspitzen ein äußerst genaues und gegen Störimpulse unempfindliches, auswertbares Signal.
Zusammenfassend betrachtet, wird in einem System zur Wahrnehmung der Spitzen eines analogen Signals, dessen Amplitude sich bezüglich der Zeit ändert, ein Delta-Differenzbildungsverfahren benutzt, um zwei gesonderte, binäre Differenzsignale, nämlich ein äußerst genaues, konstantes, kurz andauerndes Differenzsignal und ein weiteres, gegen das Rauschen ziemlich unempfindliches, konstantes, lang andauerndes Differenzsignal hervorzurufen. Diese beiden Differenzsignale werden dann logisch verknüpft, damit ein gegen Störungen ziemlich unempfindliches Ausgangssignal entsteht, das die Spitzen innerhalb des analogen Signals genau anzeigtAs can be seen from the above, the circuit or the method for perceiving the signal peaks delivers an extremely precise and evaluable signal that is insensitive to interference pulses.
In summary, in a system for perceiving the peaks of an analog signal, the amplitude of which changes with respect to time, a delta subtraction method is used to generate two separate binary difference signals, namely an extremely precise, constant, short-lasting difference signal and another, to produce a constant, long-lasting difference signal that is fairly insensitive to the noise. These two difference signals are then logically combined so that an output signal that is fairly insensitive to interference is produced and which precisely indicates the peaks within the analog signal

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Schaltung zur Wahrnehmung der einen Binärwert darstellenden Spitzen eines analogen s Signals mit einem Komparator, der die Amplitude dieses Signals mit der Amplitude desselben, um die Zeitspanne AT\ verzögerten (oder vorauseilenden) Signals vergleicht und beim Obersteigen der Amplitude des ersten Signals über die des zweiten ι ο Signals sein Rechteckausgangssignal zum Pegel 0 hin und im umgekehrten Fall zum Pegel 1 hin umschaltet, dadurch gekennzeichnet, daß ein weiterer Komparator (62), der die Amplitude des einen dem ersten Komparator (60) zugeführten is Signals mit der Amplitude desselben um die Zeitspanne ΔΤ₂< \/5ΔT₁ verzögerten (oder vorauseilenden) Signals vergleicht und beim Übersteigen der Amplitude des dem ersten Komparator (60) zugeführten Signals über die Amplitude seines anderen Eingangssignals sein Rechteckausgangssignal zum Pegel 0 hin und im umgekehrten Fall zum Pegel 1 hin umschaltet, parallel zum ersten Komparator (60) über logische Verknüpfungsglieder (72, 74, 76) derart an den beiden Eingängen (S, R) eines bistabilen Gerätes (78) angeschlossen ist, daß das bistabile Gerät (78) beim gleichzeitigen Umschalten der Rechteckausgangssignale der beiden Komparatoren (60, 62) zum Pegel 0 hin in seinen einen Zustand und beim gleichzeitigen Umschalten zum Pegel 1 hin in seinen anderen Zustand überführbar ist.1.Circuit for the perception of the peaks representing a binary value of an analog signal with a comparator, which compares the amplitude of this signal with the amplitude of the same signal delayed (or leading) by the time period AT \ and when the amplitude of the first signal rises above the of the second ι ο signal its square-wave output signal switches to level 0 and in the opposite case to level 1, characterized in that a further comparator (62), which is the amplitude of the one of the first comparator (60) supplied signal with the amplitude of the same compares the signal delayed by the time period ΔΤ ₂ <\ / 5ΔT ₁ (or leading) and when the amplitude of the signal fed to the first comparator (60) exceeds the amplitude of its other input signal, its square-wave output signal goes to level 0 and, in the opposite case, to level 1 switches over, in parallel with the first comparator (60) via logic gates (72, 74, 7 6) is connected to the two inputs (S, R) of a bistable device (78) in such a way that the bistable device (78) is in its one state and when the square-wave output signals of the two comparators (60, 62) are switched to level 0 at the same time can be transferred to its other state when switching to level 1 at the same time.

2. Schaltung zur Wahrnehmung der einen Binärwert darstellenden Spitzen eines analogen Signals mit einem Komparator, der die Amplitude dieses Signals mit der Amplitude desselben, um die2. Circuit for perceiving the peaks representing a binary value of an analog Signal with a comparator that compares the amplitude of this signal with the amplitude of the same to the Zeitspanne Δ Ti verzögerten Signals vergleicht und beim Obersteigen der Amplitude des ersten Signals über die des zweiten Signals sein Rechteckausgangssignal zum Pegel 0 und im umgekehrten Fall zum Pegel 1 hin umschaltet, dadurch gekennzeichnet, daß das analoge Signal (X) einem kurz andauernde Störimpulse aussiebenden Filter (90) und dessen Ausgangssignal einem weiteren Komparator (60') zuführbar ist, der die Amplitude dieses Ausgangssignals mit der Amplitude desselben, um die Zeitspanne Δ Ti verzögerten Ausgangssignals vergleicht und beim Übersteigen der Amplitude des Ausgangssignals über die Amplitude des anderen Eingangssignals sein Rechteckausgangssignal zum Pegel 0 hin und im umgekehrten Fall zum Pegel 1 hin umschaltet, und daß der weitere Komparator (60') parallel zum ersten Komparator (62') über logische Verknüpfungsglieder derart an den beiden Eingängen eines bistabilen Gerätes angeschlossen ist, daß das bistabile Gerät beim gleichzeitigen Umschalten der Rechteckausgangssignale der beiden Komparatoren (62', 60') zum Pegel 0 hin in seinen einen Zustand und beim gleichzeitigen Umschalten zum Pegel 1 hin in seinen anderen Zustand überführbar ist (F ig. 5).Time span Δ Ti compares the delayed signal and when the amplitude of the first signal rises above that of the second signal, its square-wave output signal switches to level 0 and, in the opposite case, to level 1, characterized in that the analog signal (X) is a filter which filters out short-term interference pulses (90) and whose output signal can be fed to a further comparator (60 '), which compares the amplitude of this output signal with the amplitude of the same output signal delayed by the time period Δ Ti and, when the amplitude of the output signal exceeds the amplitude of the other input signal, its square-wave output signal to the Level 0 switches to level 1 in the opposite case, and that the further comparator (60 ') is connected in parallel to the first comparator (62') via logic gates to the two inputs of a bistable device in such a way that the bistable device at the same time Switching the square wave output signals of the two comparators (62 ', 60') can be transferred to its one state towards level 0 and into its other state when switching to level 1 at the same time (FIG. 5).

3. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß die Zeitspanne ΔΤ\ beträchtlich (um den Faktor 20) größer als die Zeitspanne Δ T₂ ist.3. A circuit according to claim 1, characterized in that the period of time ΔΤ \ is considerably (by a factor of 20) greater than the period of _{time ΔT 2} .

4. Schaltung nach dem Anspruch 2, dadurch gekennzeichnet, daß dem einen Komparator (60') ein Filter (90) vorgeschaltet ist, das die hohen Frequenzkomponenten (f> 2 ■ 10* see-') aus dem in die Schaltung eintretenden Signal fXJentfernt.4. A circuit according to claim 2, characterized in that a comparator (60 ') is preceded by a filter (90) which removes the high frequency components (f> 2 ■ 10 * see-') from the signal fXJ entering the circuit .