DE2158154A1

DE2158154A1 - CIRCUIT ARRANGEMENT FOR GENERATING AN N-DIGIT BINARY PCM WORD

Info

Publication number: DE2158154A1
Application number: DE19712158154
Authority: DE
Inventors: Gerhard Dipl Ing Hanke
Original assignee: Standard Elektrik Lorenz AG; Tekade Felten and Guilleaume Fernmeldeanlagen GmbH; Wandel and Golterman GmbH and Co; Krone GmbH
Current assignee: Tekade Felten and Guilleaume Fernmeldeanlagen GmbH; Wandel and Golterman GmbH and Co; Alcatel Lucent Deutschland AG; TE Connectivity Germany GmbH
Priority date: 1971-11-24
Filing date: 1971-11-24
Publication date: 1973-05-30

Description

Schaltungsanordnung zur Erzeugung eines n-stelligen binären PCM-Wortes Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines n-stelligen binären PCM-Wortes, das mit der Frequenz fw wiederholt wird und innerhalb dessen die n Bits eine Bitfolgefrequenz fb haben. Die n Bits eines Wortes können insgesamt jede der 2n möglichen 0/1-Kombinationen aufweisen.Circuit arrangement for generating an n-digit binary PCM word The invention relates to a circuit arrangement for generating an n-digit binary PCM word that is repeated with the frequency fw and within it the n bits have a bit rate fb. The n bits of a word can total each of the 2n possible 0/1 combinations.

ochaltungsanordnungen zur Erzeugung n-stelliger binärer PCM-Wörter können benutzt werden als PCM-Wortgeneratoren mit statisch einstellbaren Wortkombinationen, als PCM-Simulatoren mit statistisch einstellbaren Wortkombinationen, als PCM-Parallel-Serienwandler oder auch als PCM-Multiplexer bzw. als Kombinationen aller dieser Möglichkeiten.Circuit arrangements for generating n-digit binary PCM words can be used as PCM word generators with statically adjustable word combinations, as PCM simulators with statistically adjustable word combinations, as PCM parallel to serial converters or as a PCM multiplexer or as a combination of all of these possibilities.

Zur Erzeugung eines n-stelligen PCM-Wortes mit der Wortfolgefrequenz X und der Bitfolgefrequenz fb ist es allgemein üblich, ein n-stufiges Schieberegister mit der Taktfrequenz fb zu verwenden, in das ein Impuls mit der Dauer T = 1 1/fb und der Wiederholfrequenz fw eingeschrieben wird, wobei sinnvollerweise fw und fb in einem ganzzahligen Verhältnis zueinander stehen. Die n Ausgänge der n Stufen des Schieberegisters werden Uber Verknüpfungsschaltungen derart zusammengeschaltet, daß alle n Ausgangssignale einzeln auf einen gemeinsamen Ausgangsanschluß geschaltet werden können.To generate an n-digit PCM word with the word repetition rate X and the bit rate fb, it is common to use an n-stage shift register with the clock frequency fb, in which a pulse with the duration T = 1 1 / fb and the repetition frequency fw is written in, where fw and fb are in an integer ratio to each other. The n outputs of the n stages of the shift register are interconnected via logic circuits in such a way that that all n output signals are individually switched to a common output terminal can be.

Fig. 1 verdeutlicht das Ubliche Verfahren am Beispiel eines 4-stufigen Schieberegisters, das hier aus Polgeschaltungen vom D-Typ (D Blip-Plop) aufgebaut ist. Das Signal E mit der Wiederholfrequenz fw (hier fb = 10 fw) wird mit dem Schiebetakt C durch die 4 Registerstufen geschoben und ruft an den 4 Ausgängen die Signale Q1 bis Q4 hervor, die über Je eine UND-Verknüpfung auf eine ODER-Verknüpfung geschaltet werden.Fig. 1 illustrates the usual method using the example of a 4-stage Shift register, which here is made up of D-type pole circuits (D Blip-Plop) is. The signal E with the repetition frequency fw (here fb = 10 fw) is with the shift clock C is pushed through the 4 register stages and calls the signals Q1 at the 4 outputs to Q4, which are switched to an OR link via an AND link each will.

Über die 4 Steuereingänge S1 bis S4 kann jede der UND-Verknüpfungen gesperrt werden. Für den Fall, daß alle 4 Steuereingange 1-Signal haben (UND-Verknüpfungen aufgesteuert) erscheint am Ausgang der ODER-Verknüpfung das signal A', das ein PCM-Wort in der NRZ-Form mit der Impulsfolge 1111 darstellt. Wird z.B. dem Steuereingang S2 ein O-Signal zugeführt, so erscheint das Ausgangssignal A'1 mit der Impulsfolge 1011, werden S1 und 54 zu Null gemacht, so erscheint ein Wort A'2 mit der Impulsfolge 011O, usw. Durch Verknüpfung des Ausgangssignals A' mit dem Schiebetakt C in einer weiteren UND-Schaltung kann das PCM-Wort in der RZ-Form gewonnen werden. Dann ergeben sich die Ausgangssignale A1, A2 und A3. (RZ bedeuted Return to Zero, NRZ dementsprechend Non Return to Zero).Each of the AND links can be controlled via the 4 control inputs S1 to S4 be blocked. In the event that all 4 control inputs have a 1 signal (AND links controlled), the signal A ', which is a PCM word, appears at the output of the OR link in the NRZ form with the pulse train 1111. Is e.g. the control input If an 0 signal is supplied to S2, the output signal A'1 appears with the pulse train 1011, if S1 and 54 are made zero, a word A'2 appears with the pulse train 011O, etc. By combining the output signal A 'with the shift clock C in one further AND circuit, the PCM word can be obtained in the RZ form. Then surrender the output signals A1, A2 and A3. (RZ means Return to Zero, NRZ accordingly Non Return to Zero).

Eine Schaltungsanordnung wie z.B. die in Fig. 1 gezeigte, wird heute durchweg mit integrierten Schaltungen aufgebaut.Circuitry such as that shown in Fig. 1 is used today built entirely with integrated circuits.

Die höchste erreichbare Folgefrequenz der Impulse des PCM-ortes ist gleich der höchsten zulässigen Taktfrequenz des Schieberegisters. Die Folgeschaltungen begrenzen damit die höchste Arbeitsfrequenz, während die Verknüpfungsschaltungen im allgemeinen weitaus höhere Frequenzen verarbeiten könnten.The highest achievable repetition frequency of the impulses of the PCM location is equal to the highest permissible clock frequency of the shift register. The subsequent circuits thus limit the highest operating frequency while the logic circuits in the generally could process much higher frequencies.

Ein Aufbau der Folgeschaltungen aus extrem schnellen Einzeltransistoren, der die Arbeitsgeschwindigkeit der Folgeschaltungen an die der Verknüpfungsschaltungen angleichen könnte, verbietet sich meistens aus wirtschaftlichen Überlegungen.A structure of the sequential circuits from extremely fast individual transistors, the operating speed of the subsequent circuits to that of the logic circuits could adjust, is mostly out of the question for economic reasons.

Der Erfindung liegt die Aufgabe zugrunde, mit Hilfe eines Schieberegisters und einfacher Verknüpfungsschaltungen ein PCM-Wort zu erzeugen, dessen Bitfolgefrequenz um den Faktor k höher ist als die Taktfrequenz des Uchieberegisters und dessen Bitzahl k mal so groß ist wie die Stufenzahl des Schieberegisters.The invention is based on the object with the aid of a shift register and simple logic circuits to generate a PCM word whose bit rate is higher by a factor of k than the clock frequency of the shift register and its number of bits k times the number of stages in the shift register.

Diese Aufgabe löst die Erfindung dadurch, daß für jede Stufe des Schieberegisters k Verknüpfungsschaltungen mit jeweils drei Eingängen vorgesehen sind. An den jeweils ersten Eingängen liegt das Ausgangssignal der zugeordneten Schieberegister stufe, an den jeweils zweiten Eingängen das Schaltsignal zur Darstellung des zugehörigen bit des PCM-Wortes. An den in k Gruppen von Je n/k Verknüpfungsschaltungen parallel geschalteten dritten Eingängen liegt eine in der Impulsfolgefrequenz und der Impulsbreite mit der Schiebetaktfrequenz identische, in ihrer Phasenlage von Gruppe zu Gruppe um jeweils 2#/k verschobene Impulsspannung. Die Ausgänge aller Verknüpfungsschaltungen sind in einer weiteren Verknüpfungsschaltung zusammengefaßt.This object is achieved by the invention in that for each stage of the shift register k logic circuits with three inputs each are provided. At each the first inputs are the output signal of the assigned shift register stage, at the respective second inputs the switching signal to represent the associated bit of the PCM word. At the in k groups of n / k logic circuits in parallel switched third inputs is one in the pulse repetition frequency and the pulse width identical with the shift clock frequency, in their phase position from group to group pulse voltage shifted by 2 # / k. The outputs of all logic circuits are combined in a further logic circuit.

Im einfachsten Falle wird k = 2 gewählt; es liegen dann zwei Gruppen von Verknüpfungsschaltungen vor. Die n/2 parallelgeschalteten dritten Eingänge der ersten Gruppe von Verknüpfungsschaltungen sind dann mit der Schiebetaktspannung und die n/2 parallelgeschalteten dritten Eingänge der zweiten Gruppe von Verknüpfungsschaltungen mit einer zur Schiebetaktspannung inversen Schiebetaktspannung verbunden.In the simplest case, k = 2 is chosen; there are then two groups of logic circuits. The n / 2 parallel-connected third inputs of the first group of logic circuits are then with the shift clock voltage and the n / 2 parallel-connected third inputs of the second group of logic circuits connected to a shift clock voltage that is inverse to the shift clock voltage.

Die Schaltungsanordnung nach der Erfindung ermöglicht es also mit Hilfe eines n/k-stufigen schieberegisters das mit der Taktfrequenz fb/k arbeitet, ein PCM-Wort von n bit Länge mit der Bitfolgefrequenz fb zu erzeugen; dieses PCM-Wort hat zunächet die NRZ-Form.The circuit arrangement according to the invention makes it possible with Using an n / k-stage shift register that works with the clock frequency fb / k, to generate a PCM word of n bit length with the bit rate fb; this PCM word initially has the NRZ form.

Bei der angegebenen Schaltungsanordnung läßt sich das PCM-Wort zweckmäßig in der RZ-Form darstellen, wenn das PCM-Ausgangssignal dem ersten Eingang einer weiteren Verknüpfungsschaltung zugefahrt wird, an deren zweiten Eingang eine Impulsepannung mit der Wiederholfrequenz fb und der Impulsbreite 1/2 fb anliegt.With the circuit arrangement specified, the PCM word can be expedient in the RZ form when the PCM output signal is the first input of a further logic circuit is supplied, at the second input a pulse voltage with the repetition frequency fb and the pulse width 1/2 fb is applied.

in Ausführungsbeispiel der Erfindung für k = 2 ist in Fig. 2 dargestellt, Fig. 3 zeigt die zugehörigen Zeitverläufe der Signal- und Stauerspannungen.In the embodiment of the invention for k = 2 is shown in Fig. 2, Fig. 3 shows the associated time curves of the signal and jam voltages.

Die erate Stufe D1 des n/2-stufigen Schieberegistere erhält die Eingangs spannung E, die impulsförmig ist mit der Wiederholfrequenz fw und der Impulsbefeite 2/fb. Im Rhythmus des Schiebetaktes C (Wiederholfrequenz fb/2, Impusbreite 1/fh) wir das Signal E durch das Sohieberegister geschaltet, so daß an den chieberegisterausängen die Signale Q1 bis Qn/2 erscheinen. Jede Schieberegisterausgangsspannung Q1 wird 2 Verknüp fungeschaltungen Via und Vib zugeführt. Mit den zugehörigen Stouereingängen Sia und Sib können die Verknüpfungsschaltungen Via und Vib gesperrt werden. Der dritte Eingang der Verknüpfungsschaltung Via führt an eine Impulsspannung C', die identisch mit der Schiebetaktspannung C ist, der dritte Eingang der Verknüpfungsschaltung Vib führt an eine Impulsspannung C'', die invers zur Schiebetaktspannung C und damit auch zu C' ist. Aus der Ausgangaepannung Q1 des Schieberegieters entstehen somit zwei Ausgangsspannungen Qia und Qib der Verknüpfungsschaltungen Via und Vib, die die Wiederholfrequenz fw und die Impulsbreite 1/fb haben und die gegeneinander um die Zeit 1/fb verschoben sind. Insgesamt erscheinen am Ausgang A' der Verknüpfungsschaltung W n einzeln aus- und einschaltbare Impulse und somit ein PCM-Wort in der NRZ-Form von n bit Länge. Verknüpft man A' und eine Impulespannung D mit der Folgefrequenz fb und der Impulsbreite 1/2fb in einer weiteren Verknüpfungsschaltung X, so erhält man als deren Ausgangesignal A n einzeln aus- und einschaltbare Impulse halber Breite und somit in PCM-Wort der RZ-Form von n bit Länge.The erate stage D1 of the n / 2-stage shift register receives the input voltage E, which is pulse-shaped with the repetition frequency fw and the pulse width 2 / fb. In the rhythm of the shift cycle C (repetition frequency fb / 2, pulse width 1 / fh) we switched the signal E through the shift register, so that the shift register outputs the signals Q1 to Qn / 2 appear. Each shift register output voltage Q1 becomes 2 logic circuits supplied via and vib. With the associated Control entrances Sia and Sib, the logic circuits Via and Vib can be blocked. Of the third input of the logic circuit Via leads to a pulse voltage C ', the is identical to the shift clock voltage C, the third input of the logic circuit Vib leads to a pulse voltage C '' which is the inverse of the shift clock voltage C and thus is also to C '. The output voltage Q1 of the shift register thus arises two output voltages Qia and Qib of the logic circuits Via and Vib, the the repetition frequency fw and the pulse width 1 / fb and the opposite to each other the time 1 / fb are shifted. Overall appear at output A 'of the logic circuit W n pulses that can be switched on and off individually and thus a PCM word in NRZ form of n bit length. Combine A 'and a pulse voltage D with the repetition frequency fb and the pulse width 1 / 2fb in a further logic circuit X, so is obtained as its output signal A n, half-width pulses that can be individually switched off and on and thus in PCM word in RZ form with a length of n bits.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß zur Erzeugung eines PCM-Wortes von n bit Länge und der Bitfolgefrequenz fb nur ein n/k-stufiges Schieberegister lit der Taktfrequenz fb/k benötigt wird wobei der Faktor k mindestens den Wert 2 hat.The advantages achieved with the invention are in particular: that to generate a PCM word of n bit length and the bit rate fb only an n / k-stage shift register lit the clock frequency fb / k is required where the Factor k has at least the value 2.

Claims

P a t e n t a n s p r ü c h e

1. Circuit arrangement for generating an n-digit binary PCM word with the word repetition frequency fw and the bit repetition frequency fb with the help of an n / k-stage Shift register with the shift clock frequency fb / k, d a d u r c h g e k e n n -z e i c h n e t that for each stage of the shift register (Di) k logic circuits (Via 'Vib) with three inputs each are provided that the first Inputs the output signal (Q1) of the assigned shift register stage (Di) the respective second inputs the switching signal (Sia, Sib) to represent the associated bit of the PCM word and to the k groups of n / k logic circuits (e.g. V1a, Via) parallel-connected third inputs one in the pulse repetition frequency and the pulse width with the ochiebetaktfrequenz (C) identical in their phase position pulse voltage (C ', C' ') shifted by 2 # / k from group to group and that the outputs of all logic circuits in a further logic circuit (W) are summarized.

2. Circuit arrangement according to claim 1, characterized in that k @ 2 i.t and the n / 2 parallel-connected third inputs of the first group of Logic circuits (V1a, Via) with the shift clock voltage (a) and the n / 2 in parallel ended third inputs of the second group of logic circuits with a to the shift clock voltage (C ') inverse shift clock voltage (C' ') are connected (Fig. 1).

3. Circuit arrangement according to Claims 1 and 2, characterized in that that the output signal (A) of the logic circuit on the output side corresponds to the first The input of a further logic circuit (X) is fed, the second input of which connected to a pulse voltage (D) of the repetition frequency fb and the pulse width 1/2 fb is (Fig. 2).

L e r s e i t e