DE2156863A1

DE2156863A1 - TEST DEVICE

Info

Publication number: DE2156863A1
Application number: DE19712156863
Authority: DE
Inventors: Heinz Schwerdtfeger
Original assignee: Individual
Current assignee: Individual
Priority date: 1971-11-16
Filing date: 1971-11-16
Publication date: 1973-05-24

Description

Pforzheim, den 15. NovembePforzheim, November 15th

Anmelderj Heins Sobwerdtfeger 753 Pforssheim
Melanchthonstr. 7 Applicant j Heins Sobwerdtfeger 753 Pforssheim
Melanchthonstr. 7th

PRÜFGERÄTTESTING DEVICE

Pic Erfindung betrifft ein Prüfgerät für elektrische und/ oder elektronische Schaltungen, das bei der Wartung und bei der Störungsbeaeitigung an derartigen Schaltungen eingesetzt werdenPic invention relates to a test device for electrical and / or electronic circuits that are used in the maintenance and troubleshooting of such circuits JBOll.JBOll.

Bei elektrischen oder elektronischen Schaltungen, beispielsweise Verkehrssignalanlagen, Rechnern, Walzwerksteuerungen und der· gleichen, treten in unregelmäßigen, vorher nicht bestimmbaren Zeitabständen Fehler auf, die nachher nicht mehr einzugrenzen sind. Besonders schwierig wird eine Fehlersuche dann, wenn die Schaltung selbst Einrichtungen enthält, die bei Fehlern eine Abschal» tung der gesamten Anlage herbeiführen. Bei Steuergeräten, wie sie in der Verkehrssignaltechnik verwendet werden, erfolgt z. B. immer dann eine Abschaltung, wenn zu einem vorgegebenen Zeitpunkt ein bestimmtes Signal nicht aufleuchtet, oder wenn im nächsten Augenblick für zwei sich kreuzende Verkehrsrichtungen das gleiche Signal auftreten vrfirde.In the case of electrical or electronic circuits, for example traffic signal systems, computers, rolling mill controls and the same, errors occur at irregular, previously indeterminable time intervals, which can no longer be narrowed down afterwards. Troubleshooting becomes particularly difficult if the circuit itself contains devices that cause a shutdown in the event of a fault. manage the entire system. In control devices such as those used in traffic signal technology, z. B. always a shutdown if at a given time a certain signal does not light up, or if the next moment the same for two crossing traffic directions Signal appear.

Um derartige Fehler einzugrenzen, muß die Anlage von einem Techniker mit den notwendigen Meß- und Prüfeinrichtungen bis zum Auftreten eines Fehlers praktisch ständig überwacht werden. Derartige Überwachungen sind jedoch nicht nur zeitraubend, sondernIn order to isolate such errors, the system must be provided by a technician with the necessary measuring and testing equipment to The occurrence of an error can be monitored practically all the time. Such monitoring is not only time consuming, it is

309821/0474309821/0474

auch äußerst ermüdend, so daß die Aufmerksamkeit der Überwachungsperson schnell nachläßt und somit die Gefahr besteht, daß der den Fehler auslösende Zustand übersehen wird und die Überwachung auf unbestimmte Zeit fortgesetzt werden muß. Zwar könnten zur überwachung auch schreibende Meßgeräte, beispielsweise Vielfachschreiber, verwendet werden, eventuell solche, die beim Auftreten des Fehlers mit erhöhter Geschwindigkeit arbeiten. Aber auch diese Lösung ist unbefriedigend, da nicht nur wegen der unter Umständen sehr langen überwachungszeiträuinen der Papierverbrauch sehr groß wird, sondern auch weil bei ständig wechselnden Signalen der Zustand, der zur Abschaltung geführt hat, nachher nicht oder nicht mehl· eindeutig zu erkennen ist.also extremely tiring, so that the attention of the monitoring person quickly decreases and thus there is a risk that the The error-triggering state is overlooked and the monitoring must be continued for an indefinite period of time. Although they could be used for surveillance writing measuring devices, for example multiple recorders, can also be used, possibly those that are used when the error occurs work at increased speed. But this solution is also unsatisfactory, not only because of the lengthy times it may take monitoring times, the paper consumption becomes very large, but also because, with constantly changing signals, the state that led to the shutdown is not or not clearly afterwards can be seen.

Per vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Prüfgerät für elektrische und/oder elektronische Schaltungen zu schaffen, mit dem es möglich ist, den Augenblickzustand oder den Zustand vor Eintritt eines Ereignisses (z. B. einer Störung) mehrerer elektrischer Größen zu speichern, die als logische Zustande ("1" oder "0") definiert sind.The object of the present invention is to provide a test device for electrical and / or electronic circuits with which it is possible to record the current state or the state before an event (e.g. a fault) of several to store electrical quantities that are defined as logical states ("1" or "0").

Das erfindun__gsgemäße Prüfgerät zeichnet sich aus durch eine Anzahl von Kippstufen, an deren Eingänge die zu überwachenden Punkte einer Schaltung anschließbar sind, und die auf ein gemeinsames äußeres Steuersignal den zur Zeit des Steuersignals an ihrem Eingang bestehenden Zustand speichern. Mit einem derartigen Prüfgerät ist es möglich, den Zustand vor oder bei Auftreten eines Fehlers festzuhalten, so daß eine wesentlich raschere und einfachere Störungserkennung möglich wird.The test device according to the invention is characterized by a number of flip-flops, at whose inputs the ones to be monitored Points of a circuit can be connected, and which have a common external control signal at the time of the control signal at their Save input current state. With such a test device it is possible to determine the status before or when an error occurs to hold, so that a much faster and easier fault detection is possible.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Prüfgeräts bestehen die Kippstufen aus D-Flip-Flops mit einem Takteingang, wobei die zu überwachenden Schaltungspunkte jeweils an einen Eingang eines D-Flip-Flops geführt und der Takteingang der D-Plip-Flops an einen gemeinsamen, durch das Steuersignal abschaltbaren Taktgeber angeschlossen ist.In a preferred embodiment of the test device according to the invention, the trigger stages consist of D flip-flops with a clock input, The circuit points to be monitored are each led to an input of a D-flip-flop and the clock input of the D-flip-flops is connected to a common clock that can be switched off by the control signal.

309821/0474309821/0474

Bei einem D-Flip-Flop (Delay-Flip-Flop) handelt es sich um ein Flip-Flop mit einem mit D bezeichneten Eingang,dessen Zustand in die Kippstufe übernommen wird. Es wird durch einen Taktimpuls gesteuert und speichert die während eines Taktimpulses aufgenommene Information bis zum nächsten Taktimpuls, wo es sich erneut nach seinem Eingang einstellt. Das D-Flip-Flop ist also ein zustandsgetriggertes Flip-Flop mit nur einem Eingang, der (bei log. "0") das Flip-Flop rücksetzen kann. In a D-type flip-flop (Delay Flip-Flop) is a flip-flop with a D input labeled whose state is transferred to the flip-flop. It is controlled by a clock pulse and stores the information recorded during a clock pulse until the next clock pulse, where it is set again after its input. The D-flip-flop is a state-triggered flip-flop with only one input that can reset the flip-flop (with a logical "0").

Zweckmäßigerweise ist vor die Eingänge der D-Flip-Flops ein Spannungsteiler geschaltet, der die Überwachung unterschiedlich hoher Spannungen zuläßt.Appropriately, a voltage divider is connected in front of the inputs of the D flip-flops, which the monitoring differently high tensions.

Um zu vermeiden, daß der D-Eingang der D-Flip-Flops unzulässige, durch die Herstellung der integrierten Schaltkreise bedingte Werte annimmt» kann zwischen den Spannungsteiler und die D-Eingänge jeweils eine Diode (Germaniumdiode) mit niedriger Durchlaßspannung geschaltet sein.In order to avoid that the D input of the D flip-flops inadmissible, caused by the manufacture of the integrated circuits Assumes values »can each have a diode (germanium diode) with low forward voltage between the voltage divider and the D inputs be switched.

An die Ausgänge der D-Flip-Flops ist je eine Anzeigeeinrichtung angeschlossen, die, falls die Anzeige optisch erfolgen soll, aus einer Leuchtdiode oder auch einer Glühlampe bestehen kann. Der Taktgeber des Prüfgeräts enthält zur Steuerung von außen einen Steuereingang, der vorzugsweise als Mehrbereichseingang ausgeführt iet und eine Fernsteuerung mit unterschiedlichen Spannungen ermöglicht. Ferner sind in den Taktgeber Steuerschalter eingeschaltet, mit deren Hilfe die Auslösung und Wiedereinschaltung am Gerät selbst erfolgen kann. Die Schaltung des Taktgebers enthält ferner zweckmäßigerweise einen Betriebsartenschalter, mit dem der Takt und damit die D-Flip-Flops dauernd freigegeben werden, um so eine kontinuierliche Anzeige zu ermöglichen.A display device is connected to each of the outputs of the D flip-flops, which, if the display is to be optical, can consist of a light-emitting diode or an incandescent lamp. The clock generator of the test device contains a control input for external control, which is preferably designed as a multi-range input and enables remote control with different voltages. Furthermore, control switches are switched on in the clock generator, with the aid of which the triggering and restarting of the device itself can take place. The circuit of the clock generator also expediently contains an operating mode switch with which the clock and thus the D flip-flops are continuously enabled in order to enable a continuous display.

Vorzugsweise ist zwischen die D-Eingänge der D-Flip-Flops und den Spannungsteiler der Prüfeingänge eine Diode geschaltet und der Taktgeber ist an die Netzspannung angeschlossen. Bei dieser Anordnung ist es möglich, Schaltungen oder Schaltungspunkte, die eine netzfrequente Wechselspannung führen, zu prüfen.The D flip-flops are preferably located between the D inputs and the voltage divider of the test inputs is connected to a diode and the clock is connected to the mains voltage. At this Arrangement, it is possible to test circuits or circuit points that carry a line-frequency alternating voltage.

3.09821/CU743.09821 / CU74

Anhand des in der beigefügten Zeichnung dargestellten, Überwachung einer Verkehrssignalanlage bestimmten Ausführungabeispiels wird die Erfindung im folgenden näher beschrieben. Es zeigentBased on the shown in the attached drawing, Monitoring of a traffic signal system specific embodiment example the invention is described in more detail below. It shows

Fig. 1 die Schaltung der Speicher-Flip-Flops mit den Prüfeingängen und den Leuchtdioden; und1 shows the circuit of the memory flip-flops with the test inputs and the light emitting diodes; and

Fig. 2 die Schaltung des Steuerteils, des Taktgebers und des Impulsformers.Fig. 2 shows the circuit of the control part, the clock generator and the pulse shaper.

Gemäß Fig. 1 enthält das Prüfgerät zwölf D-Flip-Flops FF1 bis FF1i!, von denen nur das ernte und letzte gezeigt ist. Die Anzahl der D-Flip-Flopo entspricht der Anzahl der zu Überwachendon Schaltungapunkte. Für die Überwachung von Computern kann die Anzahl der D-Flip-Flops entsprechend der üblichen Wortlänge (G, 16, 24 Bits) gewählt werden. Da entsprechend den vorkommenden Spannungen in Verkehrssignalanlagen negative Eingangsspannungen angezeigt werden sollen, ist an die li-Ausgänge dor D-Flip-Flops die Ea-Bis je einea Vern^ärkungstransistors Tr1 bin Tr12-angeschlossen. Der Emitter des Tansirstorc Tr1 und Tr1 2 ict über einen Emitterwiderstand K6 bzw. R12, der der Stromstabilisierung dient, mit einer Sammelleitung SL1 verbunden, die die Battoriespannung -3 Volt führt Die Kollektoren der Transintoren Tr1 bis Tr12 sind je an eine Loucht diode LD1 bis LD12 angeschlossen, diese wiederum sind mit der Span nung 0 Volt verbunden. Die PrUfeingnnge des Geräts, deren Anzahl gleich der Anzahl der D-Flip-Flops ist, sind als Mehrbereichseingänge 1, 2 und 3 ausgeführt. So Bind bei den beiden in Fig. 1 gezeigten Prüf eingängen die -7,5-Volt-Buchr.en über einen Widerstand R1 und eine Diode D1 bzw. über einen V/iderstand RV und eine Diode D3 direkt an die D-Eingängo der Flip-Flops FF1 bzw. FF12 geführt. Parallel zu dem direkten Prüfeingang sind jeweils Widerstünde R2 bzw. HH und H3, bzw. 119 geschaltet, die den Anschluß einer Prüf spannung von -45 Volt bzw. -220 Volt gestatten. Die gemeinsame Vorbindung der Parallelschaltungen ist über Widerstünde R5 bzw. R11 an 0 Volt angeschlossen. Die D-Eingünge der Flip-Flops sind ferner Über Dioden D2 bzw. D4 mit der Sammelleitung SL1 verbunden, wobeiAccording to FIG. 1, the test device contains twelve D flip-flops FF1 to FF1i !, of which only the harvest and the last one is shown. The number the D flip-flop corresponds to the number of donations to be monitored Switching points. The number can be used for monitoring computers of the D flip-flops according to the usual word length (G, 16, 24 bits) can be selected. Since according to the occurring voltages If negative input voltages are to be displayed in traffic signal systems, the Ea-Bis is at the li-outputs of the D-flip-flops One networking transistor Tr1 each is connected to Tr12. The emitter of the Tansirstorc Tr1 and Tr1 2 ict via an emitter resistor K6 or R12, which is used to stabilize the current, with a Collective line SL1 connected, which carries the battery voltage -3 volts. The collectors of the transistors Tr1 to Tr12 are each connected to a hole diode LD1 to LD12 connected, these in turn are connected to the Span connected to 0 volts. The test inputs of the device, their number is equal to the number of D flip-flops are considered multi-range inputs 1, 2 and 3 executed. So bind with the two shown in FIG Test inputs the -7.5 volt sockets via a resistor R1 and a diode D1 or via a V / resistor RV and a diode D3 led directly to the D inputs of the flip-flops FF1 and FF12. In parallel to the direct test input, there are resistances R2 or HH and H3, or 119 connected, the connection of a test voltage of -45 volts or -220 volts. The common pre-binding the parallel circuit is on via resistors R5 or R11 0 volts connected. The D-inputs of the flip-flops are also Connected to the bus line SL1 via diodes D2 and D4, respectively

309821/0474309821/0474

jeweils die Kathoden der Dioden auf der Seite der D-Eingänge liegen. Die Dioden D1 und D3 ermöglichen die Prüfung auch von (netzsynchronen) Wechselspannungen. Die: Dioden D2 und D4, deren Durchlaßspannung gering ist (Germaniumdioden), dienen dazu, daß die Substratdiode der integrierten Schaltung nicht leitend wird und somit der Spannungsfestigkeit der Schaltung. Die Takteingänge der D-Flip-Flops sind an eine das Taktsignal führende Sammelleitung SL2 angeschlossen.the cathodes of the diodes are on the same side as the D inputs. The diodes D1 and D3 enable the testing of (mains synchronous) Alternating voltages. The: Diodes D2 and D4, the forward voltage of which is low (germanium diodes), are used to ensure that the substrate diode of the integrated circuit is not conductive and thus the dielectric strength of the circuit. The clock inputs of the D flip-flops are connected to a bus line SL2 carrying the clock signal.

Fig. 2 zeigt die Steuerstufe mit dem Taktgeber und den daran angeschlossenen Impulsformer. Die Trigger- o^er Taktspannung, hier Netzspannung 220 Volt~ , ist an die Reihenschaltung aus zwei Widerständen RJ51 und R38 geführt. Von der Verbindungsstelle zwischen diesen beiden Widarständen führt eine Leitung zu einem Widerstand R20, von dort zur Kathode einer Diele D12 und von deren Anode weiter an je einen Schließer einer Steuertaste I und eines Betriebnartenschalters III. Durch die Reihenschaltung der beiden gleichgroßen Widerstünde R31 und R38 ergibt sich an der Verbindung beider Widerstände stets eine phanenrichtigp Spannung an dem (hocholuaigen) Widerscand R20, ohne Rücksicht darauf, wie der Netzstecker eingesteckt wird. Der Schließer der IVste I int über einen Widerstand R23 an die Spannung 0 Volt und der Schließer des Schalters III direkt an die Spannung -5VoIt angeschlossen. Die Verbindungsstelle zwischen der Diode D12 und den beiden Schließern der Taste I und des Schalters III ist L an die Kathode einer Diode DIO angeschlossen, von deren Anode eine | Leitung zu einem Öffner des Betriebsartenschalters III führt.Fig. 2 shows the control stage with the clock generator and the pulse shaper connected to it. The trigger o ^ er clock voltage, here Mains voltage 220 volts ~, is connected to the series connection of two resistors RJ51 and R38 led. From the junction between these both resistors a line leads to a resistor R20, from there to the cathode of a board D12 and from its anode further on One closer each of a control button I and an operating mode switch III. By connecting the two equal resistances in series At the connection of both resistors R31 and R38 there is always a phane-correct voltage at the (high-voltage) resistor R20, regardless of how the power plug is inserted. The normally open contact of the IVste I int is connected to the voltage via a resistor R23 0 volts and the normally open contact of switch III is connected directly to the -5VoIt voltage. The junction between the diode D12 and the two normally open contacts of button I and switch III is L connected to the cathode of a diode DIO, of whose anode a | Line leads to an opener of the mode switch III.

Die in Fig. 2 gezeigte Schaltung enthält ferner zwei Steuereingänge 6 und 22, von denen der erstere den Anschluß einer positiven und der letztere den Anschluß einer negativen Steuerspannung gestattet. Von der Steuerklemme 6 führt eine Leitung zur Anode einer |, Diode D5. Die Kathode dieser Anode ist über einen Widerstand RI4 an die Kathode einer Diode DO, und deren Anode an die Basis eines Transistors Tr21 (pnp-Transistor) angeschlossen. Die Kathode der Diode D8 1st übe».* ei.no Zcncrdiode ZDI an die Vorsorgungsspannung -5 Volt (anodenoeitig) angeschlossen. Der Zenordiode ZDI ist ein WiderstandThe circuit shown in Fig. 2 also contains two control inputs 6 and 22, of which the former allows the connection of a positive and the latter allows the connection of a negative control voltage. A line leads from control terminal 6 to the anode of a |, diode D5. The cathode of this anode is connected to the cathode of a diode DO via a resistor RI4, and its anode is connected to the base of a transistor Tr21 (pnp transistor). . Connected the cathode of diode D8 1st practice »* ei.no Zcncrdiode ZDI The supply to -5 volts (anodenoeitig). The zenor diode ZDI is a resistor

309821/0474309821/0474

Rl7 parallelgeschaltet. Von der Steuerklermne 22 führt eine Leitung zur Kathode einer Diode D6, deren Anode über zwei Widerstände RI5 und RI6 an die Basis eines Transistors Tr22 (pnp-Transistor) geführt ist. Die Verbindung zwischen den Widerständen R15 und R16 ist an die Anode einer Zenerdiode ZD2 geführt, deren Kathode-an einer die Spannung 0 Volt führenden Sammelleitung SL3 liegt. Die Emitter der Transistoren Tr21 und Tr22 sind direkt an die Sammelleitung SL3 angeschlossen. Der Kollektor des Transistors Tr22 ist über eine Diode D7 (in Durchlaßrichtung) an die Kathode der Dxode Ü3 geführt. Zwischen der Kathode der Diode DB und der Cammellcitung SLJ liegt ferner ein Schließer eines Steuerschalters II. Der Kollektor de« Transistors Tr21 int über eii.cn Widerstand R10 an die andere Seite de.j Öffners des Betriobsartenöchalters III geführt.Rl7 connected in parallel. A line leads from the control terminal 22 to the cathode of a diode D6, the anode of which has two resistors RI5 and RI6 led to the base of a transistor Tr22 (pnp transistor) is. The connection between resistors R15 and R16 is to the The anode of a Zener diode ZD2, the cathode of which is connected to the voltage 0 volts leading collecting line SL3 is. The emitters of the transistors Tr21 and Tr22 are connected directly to the bus line SL3. The collector of the transistor Tr22 is led via a diode D7 (in the forward direction) to the cathode of the Dxode Ü3. Between the cathode of the diode DB and the Cammellcitung SLJ is also located a normally open contact of a control switch II. The collector of the transistor Tr21 int via a resistor R10 to the other side de.j Opener of Betriobsartenöchalters III led.

Die Verbindung zwischen der Anode der Diode 7)12₁ der Kathode der Diode DIO und den beiden Schließern der Taste I und den Schalters III ist über einen Widerstand U22 und eine Klemme 8 nit dem Eingang de» alt; Schmitt-Trigger ausgeführten Impulsformer» verbunden. Der Eingang den Impulsformers, dor Über einen Kondensator C1 und einon dazu parallel liegenden Widers band R42 mit der Sammelleitung SL3 verbunden int, ist vreiterhin über einen Widerstand R41 an die Basis eines Ti'anaiators Tr 1 3 geführt. Der Kollektor den Tran-Bistors TrI3 ist über einen Widerstand R48 a^ die Basis einen weiteren. Transistors TrH geführt. Die Emitter der beiden Transistoren TrI3 und TrI4 sind miteinander verbunden und über einen Widerstand R47 an die Sammelleitung SL1 angeschlossen. Ihre Emitter liegen über einen Widerstand R43 bzw. R44 an der Sammelleitung SL3. Die Basis des Transistors TrI 4 ist Über einen Widerstand R49 niit der Sammelleitung SLI verbunden. Der Kollektor des Transistors TrI4 ist weiterhin über einen Widerstand R50 an die Basis eines Transistors TrI5 geführt, die gleichzeitig über einen Widerstand R51 mit der Sammelleitung SLI verbunden ist. Der Kollektor des Transistors Tr15 ist über einen Widerstand R45 an die Sammelleitung SL3 angeschlossen. Sein Emitter lot direkt mit der Basis eines Transistors Tr16 verbunden. Dessen Emitter int direkt an die Sammelleitung BLI angonchlou-Bon. Der Kollektor dea Transistors TrI 6 int über einen Widerstand 1U6The connection between the anode of the diode 7) 12 _{1 of} the cathode of the diode DIO and the two normally open contacts of the button I and the switch III is via a resistor U22 and a terminal 8 with the input de »old; Schmitt trigger executed pulse shaper »connected. The input of the pulse shaper, which is connected to the bus line SL3 via a capacitor C1 and a parallel resistor R42, is routed to the base of a Ti'anaiators Tr 13 via a resistor R41. The collector of the Tran-Bistro TrI3 is via a resistor R48 a ^ the base of another. Transistor TrH led. The emitters of the two transistors TrI3 and TrI4 are connected to one another and connected to the bus line SL1 via a resistor R47. Their emitters are connected to the bus line SL3 via a resistor R43 or R44. The base of the transistor TrI 4 is connected to the bus line SLI via a resistor R49. The collector of the transistor TrI4 is also led via a resistor R50 to the base of a transistor TrI5, which at the same time is connected to the bus line SLI via a resistor R51. The collector of the transistor Tr15 is connected to the bus line SL3 through a resistor R45. Its emitter is connected directly to the base of a transistor Tr16. Its emitter is directly connected to the BLI angonchlou-Bon busbar. The collector of the transistor TrI 6 int via a resistor 1U6

309821/CU74309821 / CU74

mit der Sammelleitung SL3 und direkt mit der Sammelleitung SL2 verbunden, die das Ausgangssignal des Iwpulsformers, d. h. das •Taktsignal führt.with the collecting line SL3 and directly with the collecting line SL2 connected, which the output signal of the Iwpulsformers, d. H. the • Leads clock signal.

Die einseinen Baugruppen der Schaltung sind auf Steckkarten zusammengefaßt. Die für das gesamte Gerät notwendige Versorgungsspannung wird auf einer gemeinsamen Stromversorgungskarte gleichgerichtet und stabilisiert.The single components of the circuit are on plug-in cards summarized. The supply voltage required for the entire device is rectified on a common power supply card and stabilized.

Wenn an den Stetxersignaleingängen 6 oder 22 ein entsprechendes Signal anliegt und weder die Steuertasto I noch der Betriebnartenfjchalter III betätigt sind, wird dem Eingang des Impu] sforaiers über die Diode D12 die negative Halbwelle der Taktspannun^ zugeführt und,a.n diesen zn Rechtockinpulaon von je 4 ms Dauer umgeformt, als 50τΙΐοΓΪ7.- oder 20 wrj-Takt zugeführt. Kur während dieser Zeit, die iwLier mit dom Maxiiauw der negativen Halbwelle zusawmenfäilt, werden die D-i'lip-Flops getaktet und können nur dann entsprechend der Ein- ^angsspannung ihren Zustand ändern. Lei dieser Betriebsart werden aluo netsjBynchron im Rhythinun von 20 ms gleichzeitig alle Eingänge abgefragt, wobei es gleichgültig ist, ob die an den Prüfeingängen anliegende Spannung eine negative Gleichspannung oder eine Wechselspannung ist.If a corresponding signal is present at the steady signal inputs 6 or 22 and neither the control buttons I nor the operating mode switch III are actuated, the negative half-wave of the clock voltage is fed to the input of the pulse generator via the diode D12 and, at these, a right-hand pulse of 4 ms duration transformed, fed as 50τΙΐοΓΪ7.- or 20 wrj-cycle. During this time, which largely coincides with the maximum of the negative half-wave, the lip-flops are clocked and can only then change their state according to the input voltage. In this operating mode, all inputs are queried simultaneously in a rhythm of 20 ms, regardless of whether the voltage applied to the test inputs is a negative direct voltage or an alternating voltage.

Die Steuertaste I, der rastende Steuerschalter II und der ebenfalls rastende Bctricbnartenschalter III dienen zur direkten .Htoueinin/i an Gerät bzw. s\ir Einstellung verschiedener Betriebsarton, wobei alle Schal tor bzvr. Taster sich bei Betätigimg gegenseitig auslösen. Uird z. 13. die Steuertante 1 gedrückt und dann 3(j»golu!u;cn, ho springt jeder vorher gedrückte Schalter in seine Huhc!{?tel.2iuiß. In i'joisor iJnhaltnrstellung (alles in Ruhe) speichern die Kii>])ijtufen die vorherige Information unter der "Voraussetzung, daß weder am Steuereingang 6 (St+) eine positive noch am Steuer-"ingnng 22 (St-) eine negative Spannung anliegt. Der Transistor Tr21 ist geöffnet, da seine Basis Über die Diode D8 und den Widerstand R17 an -5VoIt liegt. Das Potential 0 liegt über die niederohmige Strecke RI8, III, D10 und R22 am Impulsformer (keine Beein-The control button I, the latching control switch II and the latching Bctricbnartenschalter III are used for direct .Htoueinin / i on the device or s \ ir setting different operating modes, with all switch tor bzvr. Push buttons trigger each other when actuated. U is z. 13. Press the control aunt 1 and then 3 (j »golu! U; cn, ho every previously pressed switch jumps into its Huhc! {? Tel.2iuiß. In i'joisor iJnhaltnrstellung (everything at rest) save the Kii>]) Ijtufen the previous information under the "prerequisite that neither a positive voltage at the control input 6 (St +) nor a negative voltage at the control input 22 (St-). The transistor Tr21 is open because its base is connected to -5VoIt via the diode D8 and the resistor R17. The potential 0 is on the pulse shaper via the low-resistance path RI8, III, D10 and R22 (no interference

309821/0^74309821/0 ^ 74

flussung Über D12 usw.)» dieser invertiert und hält die Spannung auf der Sammelleitung SL2 auf etwa -5 Volt, co daß die D-Flip-Flops ihren Zustand beibehalten. Wird jedoch an den Steuereingang 6 eine positive Spannung angelegt (a. B. 0 bis +12 Volt), so sperrt der Transistor Tr21 (das angelegte Potential liegt an der Kathode der Diode D8). Ebenso vird dor Transistor Tr21 gesperrt, wenn durch Anlegen einer negativen Spannung (s. B. -3 bis -250 Volt) oder durch eine Wechselspannung, die zu der an den Widerständen R31 und R38 angelegten Spannung synchron ist, am Steuereingang 22 (St -) der Transistor Tr22 öffnet (an der Kathode der Diode D7 bzw. D8 liegen etva 0 Volt an). Daöurch, daß der Tansistor Tr21 gesperrt ist, wird die Eingangnspannunc an Irnpulsfoncer allein durch die Spannung bestirnt, die übor den Spannungsteiler R31/P-38 zugeführt wird, also normalerweise 220 Volt. Auf der Dconrvlleitung SL2 liPgt dann rdt einer Inpulsfolgcfrequcnz von 50 Hs ein 4 ns langes Taktsignal, das die D-Flip-Flops freischnltet, d. h. eine InfomationsUbernahme zuläßt. Der Steuerschalter II "Anzeige frei" ermöglicht bei Betätigung die Herstellung des gleichen Betriebr.rustandes wie bei Anlegen einer peeignetcn Steuernpannung. Ungekehrt wird, solange die Steuertaotc I gedrückt ist, keine neue Information von den Flip-Flops übcrncr-.en, und zwar auch dann nicht, wenn an einen der Eingänge ein an sich freischaltendes Potential anliegt.flow via D12 etc.) »this inverts and holds the voltage on the bus SL2 to about -5 volts, co that the D flip-flops maintain their condition. However, it is sent to the control input 6 a positive voltage is applied (e.g. 0 to +12 volts), then blocks the transistor Tr21 (the applied potential is at the cathode of the diode D8). The transistor Tr21 is also blocked when it is through Apply a negative voltage (see e.g. -3 to -250 volts) or through an AC voltage corresponding to that applied to resistors R31 and R38 The voltage is synchronous, the transistor Tr22 opens at the control input 22 (St -) (at the cathode of the diode D7 or D8 there are approx 0 volts on). Since the transistor Tr21 is blocked, the The input voltage to the pulse monitor is determined solely by the voltage, which is fed via the voltage divider R31 / P-38, i.e. normally 220 volts. There is then about an impulse sequence frequency on the control line SL2 of 50 Hs a 4 ns long clock signal that the D flip-flops clears, d. H. allows an information transfer. The control switch II "display free" enables the Creation of the same operational status as when creating a suitable Control voltage. It is reversed as long as the tax code I is pressed, do not transfer any new information from the flip-flops, and not even if there is a potential that is activated per se at one of the inputs.

Für bestirmte Fälle kann mittels des Betriebsartenschalters III, der den Kollektor des Transistors Tr21 vom Eingang des Inpulsformers trennt und diesen mit -5 Volt verbindet, die Taktspannung ständig auf 0 Volt gehalten werden. Hierdurch wird bei den zustand3-getriggerten D-Flip-Flops eine kontinuierliche Anzeige ermöglicht. Zu beachten ist, daß bei dieser Betriebsart eine Eingangs-VJechselepannung die D-Flip-Flops nur während der negativen Halbwelle setzt und die Anzeigedioden schwächer aufleuchten.In certain cases, you can use the operating mode switch III, the collector of the transistor Tr21 from the input of the pulse generator separates and connects this with -5 volts, the clock voltage is constantly kept at 0 volts. This means that the state3-triggered D flip-flops allows continuous display. It should be noted that in this operating mode there is an input voltage alternating the D flip-flops only sets during the negative half-wave and the indicator diodes light up weaker.

PatentansnruchePatent application

309821 /CU74309821 / CU74

Claims

PATENT CLAIMS

Test device for electrical and / or electronic circuits, characterized by a number of tilting stages, the points of a circuit to be monitored can be connected to their inputs, and those to a common external one Control signal save the state existing at the time of the control signal.

2. Test device according to claim 1, characterized in that that the flip-flops from D flip-flops (FF1 IT12)

with a clock input that the switching points to be monitored exist are each air-lockable to an input of a D-flip-flop, and that to the clock inputs of the D-flip-flops a common clock that can be switched off by the control signal connected.

3 test device according to claim 2, characterized in that that in front of the inputs of the D flip-flops (FF1 FF12)

a voltage divider (R2; R

3, R4, R11) that the Monitoring of different voltages allows.

4. Test device according to claim 2 or 3, characterized in that between the D inputs of the D flip-flops (FF1 ... FF12) and the supply voltage (SL1) each have a diode (Germanium diode D2) is connected with a low forward voltage.

5. Testing device according to one of claims 2 to 4 » characterized in that a display device is connected to each of the outputs of the D flip-flops.

6. Test device according to claim 5 » characterized in that the display device consists of a light emitting diode (LDI. ·. LDI2).

30982-1/047430982-1 / 0474

7. Test device according to one of claims 2 to 6, characterized in that the clock generator is a multi-range control input circuit (R14; R15, R16, Ti * 22, Tr21) contains.

8. Test device according to one of claims 2 to 7, characterized in that the clock has a control button
(I) and a control switch (II).

9. Test device according to one of claims 2 to .8, characterized in that the clock generator, the trigger voltage is supplied via a voltage divider (R351, R38).

10. Prlifgerivt according to one of claims 2 to 9, characterized in that the clock generator has a drive mode switch (III) contains, with dett the clock and dr.ir.it the D-flip-plops be released permanently.

11. Testing device according to one of claims 2 to 10, characterized in that in front of the D inputs of the D-Fllp-iMcm; (ϊΤ1 ... .FF12) and behind the voltage divider (R2; it ?, R4, R11) a diode (D1, D3) is connected, and that the Talctgeber to dio Mains voltage is connected.

3098 21/04743098 21/0474

LeerseiteBlank page