DE2129181C3

DE2129181C3 - Method for operating a field effect transistor as a storage element

Info

Publication number: DE2129181C3
Application number: DE19712129181
Authority: DE
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1970-06-15
Filing date: 1971-06-11
Publication date: 1978-01-12

Description

Die Erfindung betrifft ein Verfahren der im Oberbegriff des Anspruchs 1 angegebenen Art.The invention relates to a method of the type specified in the preamble of claim 1.

Aus der DT-OS 18 03 035 ist ein Feldeffekt-Halbleiterbauelement bekannt, das für die Speicherung eines Informationsbits mit Hilfe eines von außen angelegten elektrischen Feldes in zwei Betriebszustände gebracht werden kann. Das bekannte Halbleiterbauelement weist 4s ein Substrat auf und eine auf dessen Oberfläche im Gate-Bereich angeordnete, Schichtenfolge, bestehend aus einer ersten Isolierschicht, einer ersten Metallschicht, einer zweiten Isolierschicht und einer weiteren Metallschicht. Die erste Isolierschicht hat eine Dicke, so die kleiner ist, als die für Ladungsträger aus dem Substrat unter dem Einfluß einer vorgegebenen Feldstärke durchtunnelbare Strecke. Die erste Metallschicht ist auf schwimmendem Potential befindlich, also eine isolierte Gate-Elektrode. Zum Aufladen dieser 5s Gate-Elektrode ist eine besondere Ladeelektrode erforderlich, die auf der dem Substrat entgegengesetzten Seite der zweiten Isolierschicht als weitere Metallschicht niedergeschlagen ist. Die zwischen dem Substrat und der Gate· Elektrode angeordnete erste Isolierschicht muß bei dem bekannten Halbleiterbauelement notwendigerweise so dünn gehalten sein, daß diese Isolierschicht durchtunnelbar ist. In der Praxis ist es außerordentlich schwierig, eine gleichförmige dünne Isolierschicht auf dem Halbleiterkörper niederzuschlagen, die direkte Stromwege zwischen der zu Speicherzwecken vorgesehenen Gate-Elektrode und dem Halbleiterkörper zuverlässig ausschließt. Die Herstellung des bekannten Halbleiterbauelements und dessen Nutzung als Speicherelement ist daher außerordentlich aufwendig.From DT-OS 18 03 035 a field effect semiconductor component is known that is used for the storage of a Information bits with the help of an externally applied electric field can be brought into two operating states. The known semiconductor component has 4s a substrate on and a layer sequence arranged on its surface in the gate region, consisting of a first insulating layer, a first metal layer, a second insulating layer and another Metal layer. The first insulating layer has a thickness that is smaller than that for charge carriers from the Substrate tunnelable distance under the influence of a given field strength. The first metal layer is at floating potential, that is an insulated gate electrode. To charge these 5s Gate electrode, a special charging electrode is required, which is on the side of the second insulating layer opposite the substrate as another Metal layer is deposited. The first one arranged between the substrate and the gate electrode In the known semiconductor component, the insulating layer must necessarily be kept so thin that this Insulating layer can be tunneled through. In practice it is extremely difficult to obtain a uniform thin Deposit the insulating layer on the semiconductor body, the direct current paths between the gate electrode provided for storage purposes and the Reliably excludes semiconductor bodies. The manufacture of the known semiconductor component and its Use as a storage element is therefore extremely complex.

Aus »Solid-State Electronics«, Band 12,1969. Heft 12, Seiten 981 bis 987 ist ferner ein Speicherelement in Sandwich-Bauweise bekannt, dessen Steuerelektrode gegenüber einer Drain-Elektrode seitlich versetzt angeordnet ist und durch ein zweites, über einem relativ dicken Isolierkörper angeordnetes Gate aufgeladen wird. Bei diesem bekannten Bauelement ist eine zusätzliche Gate-Elektrode erforderlich.From "Solid-State Electronics", Volume 12, 1969. Issue 12, Pages 981 to 987 a memory element in sandwich construction is also known, the control electrode is arranged laterally offset with respect to a drain electrode and by a second, over a relative thick insulator arranged gate is charged. In this known component is a additional gate electrode required.

Bekannt ist ferner die Kombination eines Bipolartransistors und eines MOS-Feldeffekttransistors (IBM Technical Disclosure Bulletin, Band 12, 1970, Nr. 12 Seiten 2327 und 2328), wobei die hohe Dichte (Packungsdichte) von MOS-Bauelementen zu Speicherzwecken und die hohe Schaltungsgeschwindigkeit von Bipolartransistoren für Abtastverstärker oder Dekodierer ausgenutzt werden. Die in diesem Zusammenhang bekannten Feldeffekttransistoren benötigen jedoch grundsätzlich einen Gate-Anschluß, haben also keine vollständig von Isoliermaterial umgebenen Gate-Elektroden.The combination of a bipolar transistor and a MOS field effect transistor (IBM Technical Disclosure Bulletin, Volume 12, 1970, No. 12 pages 2327 and 2328), the high density (Packing density) of MOS devices for storage purposes and the high circuit speed of Bipolar transistors are used for sampling amplifiers or decoders. The in this context known field effect transistors, however, basically require a gate connection, so they do not have any Gate electrodes completely surrounded by insulating material.

Der Erfindung liegt daher die Aufgabe zugrunde, das Verfahren zum Betrieb eines Feldeffekttransistors so zu ändern, daß die Herstellung des letzteren durch Verwendung dickerer Isolierschichten und Einsparung zusätzlicher Gate-Auflade-Elektroden vereinfacht wird.The invention is therefore based on the object of providing the method for operating a field effect transistor in this way change that making the latter by using thicker layers of insulation and saving additional gate charging electrodes is simplified.

Bei der Lösung dieser Aufgabe macht die Erfindung von dem bekannten physikalischen Mechanismus der Avalanche-Injektion Gebrauch. In »Applied Physics Letters«, Band 15,1969, Nr. 6, Seiten 174 bis 177 wird auf die Möglichkeit der Avalanche-Injektion von Elektronen in SiO2-Schichten zur Erläuterung der Arbeitsweise eines Speicherelementes mit einer besonderen MOS-FET-Ausführung hingewiesen.In solving this problem, the invention makes use of the known physical mechanism of Avalanche injection use. In "Applied Physics Letters", Volume 15, 1969, No. 6, pages 174 to 177 is on the possibility of avalanche injection of electrons in SiO2 layers to explain the working method of a memory element with a special MOS-FET design.

Die Erfindung stützt sich dagegen auf die Erkenntnis, daß eine schwimmende, d. h. auf freiem Potential befindliche Gate-Elektrode mit Hilfe der Avalanche-Injektion aufgeladen und dadurch die Erfindungsaufgabe gelöst v/erden kann. Dies geschieht erfindungsgemäß dadurch, daß bei einem Feldeffekttransistor mit nur einer einzigen Gate-Elektrode zu dessen Aufladung an das Substrat einerseits und an Source- oder Drain-Zone andererseits eine einen Avalanche-Durchbruch an dem zwischen der Zone und dem Substrat gebildeten pn-Übergang hervorrufende Spannung angelegt wird.The invention, on the other hand, is based on the knowledge that a floating, d. H. The gate electrode at free potential is charged with the help of the avalanche injection and thereby the task of the invention can be solved. This is done according to the invention in that in a field effect transistor with only a single gate electrode for charging it to the substrate on the one hand and to the source or drain zone on the other hand, an avalanche breakthrough on the one formed between the zone and the substrate voltage causing the pn junction is applied.

Zum Aufladen nutzt sie den in jedem Fall zum Abtasten des Speicherzustands des Speicherelements erforderlichen Anschluß zu einer der beiden in gegenseitigem Abstand angeordneten Zonen aus. Bei der Auslösung eines Avalanche-Durchbruchs in einem der PN-Übergänge zwischen der einen Zone und dem Substrat wird die schwimmende Gat-Elektrode durch Avalanche-Injektion aufgeladen, wobei Elektronen selbst durch relativ dicke Isolierschichten von mehr als 500 Ä zwischen Substrat und Gate-Elektrode durchtreten können. Andererseits ist durch die vollständige Isolation der schwimmenden Gate-Elektrode die Möglichkeit der Langzeitspeicherung gegeben.For charging, it uses the in any case to scan the memory state of the memory element required connection to one of the two mutually spaced zones. at the triggering of an avalanche breakthrough in one of the PN junctions between the one zone and the Substrate, the floating gate electrode is charged by avalanche injection, releasing electrons can even penetrate through relatively thick insulating layers of more than 500 Å between substrate and gate electrode. The other hand is through the full Isolation of the floating gate electrode given the possibility of long-term storage.

Die Gate-Elektrode kann aus Halbleitermaterialien, z. B. Silizium oder Germanium oder aus leitenden Metallen, z. B. Aluminium oder Molybdän bestehen.The gate electrode can be made of semiconductor materials, e.g. B. silicon or germanium or from conductive Metals, e.g. B. consist of aluminum or molybdenum.

Die Erfindung ist in der folgenden Beschreibung zweier Ausführungsbeispiele anhand der F i g. 2 und 3 erläutert, und zwar zeigtThe invention is illustrated in the following description of two exemplary embodiments with reference to FIGS. 2 and 3 explained, namely shows

F i g. 1 einen Querschnitt durch ein bekanntes Bauelement mit schwimmender Gate-Elektrode,F i g. 1 shows a cross section through a known component with a floating gate electrode,

F i g. 2 einen Querschnitt durch eine Ausführungsform eines Speicherelements das zur Durchführung des «rfindungsgemäßen Verfahrens besonders geeignet ist, undF i g. 2 shows a cross section through an embodiment of a memory element that is used to carry out the "The method according to the invention is particularly suitable, and

Fig.3 einen Querschnitt durch eine alternative s Ausführungsform des in Kombination mit einem Bipolartransistor verwendeten Speicherelements.3 shows a cross section through an alternative embodiment of the s in combination with a Bipolar transistor used storage element.

Im folgenden wird ein Feldeffekttransistor mit auf schwimmendem Potential befindlicher Gate-Elektrode beschrieben. Das Vorhandensein oder Fehlen einer elektrischen Ladung in der Gate-Elektrode (Speicherzustand) wird abgetastet und als Speicherinformation in der anderen bistabilen Speicherelementen, z. B. Magnetkernen und Flipflops verwendet. Eine Ladung in der schwimmenden Gaie-Elektrode des Speicherelements bleibt praktisch unbegrenzt (10 Jahre bei 125° C) erhalten. Der Ladungszustand der Gate-Elektrode ist leicht dadurch feststellbar, daß die Leitungseigenschaften zwischen den Source- und Drain-Zonen des Feldeffekttransistors bestimmt werden. Der Feldeffekttransistor ist zwischen seinen Source- und Drain-Zonen leitend, wenn die Gate-Elektrode negativ geladen ist, und gesperrt, wenn die Ga te-Elektrode ungeladen ist, vorausgesetzt, daß die am Source- oder Drain-Übergang angelegte Spannung geringer als die zur Verursachung eines Avalanchedurchbruchs im Transistor erforderliche Spannung ist.A field effect transistor with a gate electrode at floating potential is described below described. The presence or absence of an electrical charge in the gate electrode (storage state) is scanned and stored as storage information in the other bistable storage elements, e.g. B. Magnetic Cores and flip-flops used. A charge in the floating Gaie electrode of the storage element remains practically indefinitely (10 years at 125 ° C). The state of charge of the gate electrode is easily determined by the fact that the conduction properties between the source and drain regions of the Field effect transistor can be determined. The field effect transistor is between its source and drain zones conductive when the gate electrode is negatively charged and blocked when the gate electrode is uncharged, provided that the voltage applied to the source or drain junction is less than that for Causing an avalanche breakdown in the transistor is required voltage.

In Fig. 1 ist ein Speicherelement mit schwimmender Gate-Elektrode nach dem Stande der Technik gezeigt. Dieses Speicherelement ist ein Feldeffekttransistor mit die Source- und Drain-Elektroden bildenden Zonen 13 und 15, die im Substrat 10 angeordnet sind. Das Substrat 10 hat einen gegenüber den Zonen 13 und 15 entgegengesetzten Leitfähigkeitstyp. Wenn das Substrat 10 beispielsweise N-Ieitend ist, sind die Zonen 13 und 15 P-Ieitend. Metallische Kontakte Il sind mit den Zonen 13 und 15 verbunden. Eine Isolierschicht 12 trennt die schwimmende Gate-Elektrode 14 vom Substrat 10 und den Zonen 13 und 15. Eine zweite, die schwimmende Gate-Elektorde 14 vollständig umgebende Isolierschicht 16 trennt eine Gate-Auflade-Elektrode 18 von dem restlichen Teil des Bauelements. Die Gate-Elektroden 14 und 18 sind aus einem elektrisch leitenden Material, z. B. Aluminium, hergestellt, während die Zonen 13 und 15 und das Substrat 10 beispielsweise aus in geeigneter Weise dotiertem Silizium oder Germanium bestehen. Bei dem Feldeffekttransistor nach F i g. 1 kann eine Ladung dadurch der schwimmenden Gate-Elektrode 14 zugeführt werden, daß eine Spannung über die Leitung 19 zwischen Gate-Auflade-Eiektrode 18 und Substrat 10 angelegt wird. Die Ladung wird vom Substrat durch die Isolierschicht 12 in die schwimmende, isolierte Gate-Elektrode 14 überführt. Um eine Ladung auf diese Weise aufzubringen, ohne durch überhöhte Spannung eine dauernde Zerstörung der Isolierschicht 12 oder 16 hervorzurufen, ist es notwendig, daß die Isolierschicht 12 relativ dünn ist und die Dielektrizitätskonstanten der für die Schichten 16 und 12 verwendeten Materialien stark unterschiedlich sind. Hierdurch wird eine höhere ho Feldstärke in der Schicht 12 als in der Schicht 16 erreicht, was es unter Ausnutzung des Tunnel-Effekts ermöglicht, eine Ladung zur Gate-Elektrode 14 zu überführen. In der Praxis ist es nicht nur schwierig, die gleichförmige und extrem dünne Isolierschicht 12 (15 herzustellen, sondern es ist auch sehr schwierig, eine Metallschicht als schwimmende Gate-Elektrode auf dieser dünnen Isolierschicht niederzuschlagen, ohne zwischen dem Metall und dem Substrat Stromwege zu schaffen. Wegen der Notwendigkeit der Verwendung unterschiedlicher Dielektrizitätskonstanten läßt sich das gleiche Isoliermaterial, z.B. Siliziumdioxid, nicht für beide Schichten 12 und 16 verwenden.In Fig. 1 is a storage element with floating Gate electrode according to the prior art shown. This storage element is a field effect transistor with Zones 13 and 15 which form the source and drain electrodes and are arranged in the substrate 10. The substrate 10 has a conductivity type opposite to that of zones 13 and 15. When the substrate 10, for example, is N-conductive, zones 13 and 15 are P-conductive. Metallic contacts Il are with the Zones 13 and 15 connected. An insulating layer 12 separates the floating gate electrode 14 from the Substrate 10 and the zones 13 and 15. A second, the floating gate electrode 14 completely surrounding Insulating layer 16 separates a gate charging electrode 18 from the remainder of the device. the Gate electrodes 14 and 18 are made of an electrically conductive material, e.g. B. aluminum, produced while the zones 13 and 15 and the substrate 10, for example of suitably doped Made of silicon or germanium. With the field effect transistor according to FIG. 1, a charge can thereby be supplied to the floating gate electrode 14, that a voltage is applied via line 19 between gate charging electrode 18 and substrate 10 will. The charge is transferred from the substrate through the insulating layer 12 into the floating, insulated gate electrode 14 transferred. To apply a charge in this way without going through excessive tension cause permanent destruction of the insulating layer 12 or 16, it is necessary that the insulating layer 12 is relatively thin and the dielectric constant of the materials used for layers 16 and 12 are very different. This will give a higher ho Field strength in the layer 12 than in the layer 16 is achieved by making use of the tunnel effect enables a charge to be transferred to the gate electrode 14. In practice, it's not just that difficult uniform and extremely thin insulating layer 12 (15 but it is also very difficult to use a metal layer as a floating gate electrode deposit this thin insulating layer without creating current paths between the metal and the substrate create. Because of the need to use different dielectric constants, this can be same insulating material, e.g. silicon dioxide, not for use both layers 12 and 16.

In Fig.2 ist eine Schnittansicht durch ein zur Durchführung der Erfindung geeignetes Feldeffekt-Speicherelement gezeigt Das in Fig.2 dargestellte Speicherelement weist zwei mit Abstand voneinander angeordnete Zonen 22 und 24 (Source- und Drain-Zonen) auf, die einen dem Leitungstyp des Substrats 20 entgegengesetzten Leitungstyp haben. Diese Zonen bilden mit dem Substrat 20 zwei PN-Obergänge. Die räumlich zwischen den Zonen 22 und 24 liegende Gate-Elektrode 28 ist vollständig von Isolierschichten 26 und 30 umschlossen, so daß zwischen der Gate-Elektrode 28 und anderen Abschnitten des Bauelements keine elektrisch leitenden Stromwege existieren. Metallische Kontakte 32 und 33 bilden die elektrischen Anschlüsse zu den Zonen 22 bzw 24. Das in Fig.2 gezeigte Bauelement kann unter Anwendung bekannter MOS- oder Silizium-Gate-Verfahren hergestellt werden (Bauelemente der Elektrotechnik, 5. Jahrg., 1970, Seiten 30,31 und 34).In Fig.2 is a sectional view through a for Implementation of the invention suitable field effect memory element shown that shown in Fig.2 Storage element has two spaced apart zones 22 and 24 (source and drain zones) which have a conductivity type opposite to the conductivity type of the substrate 20. These zones form two PN transitions with the substrate 20. The one that is spatially between zones 22 and 24 Gate electrode 28 is completely enclosed by insulating layers 26 and 30, so that between the Gate electrode 28 and other sections of the component do not have any electrically conductive current paths exist. Metallic contacts 32 and 33 form the electrical connections to zones 22 and 24, respectively The component shown in FIG. 2 can be produced using known MOS or silicon gate processes (Components of electrical engineering, 5th year. 1970, pages 30, 31 and 34).

Bei dem beschriebenen Ausführungsbeispiel besteht das Substrat 20 aus N-ieitendem Silizium, während die Zonen 22 und 24 P-Ieitend sind. Die Kontakte 32 und 33 bestehen aus Aluminium, und die Gate-Elektrode 28 besteht im vorliegenden Fall aus Silizium. Die Isolierschichten 26 und 30 können aus Siliziumoxiden (z. B. SiO, SiO₂) bestehen.In the embodiment described, the substrate 20 consists of N-conductive silicon, while the zones 22 and 24 are P-conductive. The contacts 32 and 33 are made of aluminum, and the gate electrode 28 is made of silicon in the present case. The insulating layers 26 and 30 can consist of silicon oxides (e.g. SiO, SiO ₂ ).

Während die Isolierschicht 12 des in Fig. 1 dargestellten bekannten Bauelements relativ dünn sein muß, um die Gate-Elektrode 14 aufladen zu können, kann die Isolierschicht 26 zwischen der Gate-Elektrode 28 und dem Substrat 20 bei dem Speicherelement nach Fig.2 relativ dick, beispielsweise 500 bis lOOOÄ sein. Diese Dicke kann bei Anwendung der bekannten MOS-Technologie leicht erreicht werden. Die Schicht 30 des beschriebenen Ausführungsbeispiels besteht aus etwa 1000 A dickem, thermisch gezüchtetem Siliziumoxid, das direkt auf der Gate-Elektrode 28 niedergeschlagen ist, und etwa 1,0 um dickem aufgedampften Siliziumoxid auf der thermischen Oxidschicht.While the insulating layer 12 of the known component shown in Fig. 1 can be relatively thin must, in order to be able to charge the gate electrode 14, the insulating layer 26 between the gate electrode 28 and the substrate 20 in the memory element according to FIG. 2 can be relatively thick, for example 500 to 1000 Å. This thickness can easily be achieved using the known MOS technology. The layer 30 of the described embodiment consists of about 1000 Å thick, thermally grown silicon oxide, deposited directly on gate electrode 28 and evaporated about 1.0 µm thick Silicon oxide on the thermal oxide layer.

Die Gate-Elektrode 28 des Speicherelements nach F i g. 2 wird im Gegensatz zum Speicherelement nach F i g. 1 ohne Verwendung einer Gate-Auflade-Elektrode (Elektrode 18 in Fig. 1) aufgeladen. Die Ladung wird über die metallischen Kontakte 32,33, die Source- oder Drainzone und das Substrat zur Gate-Elektrode 28 transportiert. Die Ladung wird der Gate-Elektrode 28 dabei durch die Isolierschicht 26 hindurch zugeführt, indem ein Avalanche-Durchbruch in einem der von den Zonen 22 und 24 im Substrat gebildeten PN-Übergänge erzeugt wird. In F i g. 2 ist die Zone 22 über den Kontakt 32 und die Leitung 35 geerdet, während die Zone 24 über den Kontakt 33 und die Leitung 34 an einer negativen Spannung liegt. Auch das Substrat ist geerdet. Um die Gate-Elektrode 28 zu laden, wird an die Leitung 34 eine Spannung solcher Größe angelegt, daß in dem zwischen der Zone 24 und dem Substrat 20 gebildeten Übergang ein Avalanche-Durchbruch stattfindet. Beim Auftreten dieses Durchbruchs treten die in der PN-Übergangs-Sperrzone 36 erzeugten Elektronen hoher Energie unter dem Einfluß des elektrischen (Rand-) Feldes durch die Isolierschicht 26 zur Gate-Elektrode 28 durch. Nach der Aufladung bleibt die Gate-Elektrode 28 während brauchbar langer Zeitab-The gate electrode 28 of the memory element according to FIG. 2 is in contrast to the memory element after F i g. 1 is charged without using a gate charging electrode (electrode 18 in FIG. 1). The charge will Via the metallic contacts 32, 33, the source or drain zone and the substrate to the gate electrode 28 transported. The charge is fed to the gate electrode 28 through the insulating layer 26, by an avalanche breakthrough in one of the PN junctions formed by zones 22 and 24 in the substrate is produced. In Fig. 2, zone 22 is grounded via contact 32 and line 35, while zone 24 via the contact 33 and the line 34 is at a negative voltage. The substrate is also earthed. In order to charge the gate electrode 28, a voltage of such magnitude is applied to the line 34 that in the an avalanche breakthrough takes place between the zone 24 and the substrate 20 transition. At the When this breakdown occurs, the electrons generated in the PN junction barrier zone 36 occur high energy under the influence of the electric (edge) field through the insulating layer 26 to the gate electrode 28 through. After charging, the gate electrode 28 remains for a usefully long period of time.

schnitte in diesem Ladungszustand, da für die in der Gate-Elektrode 28 gesammelten Elektroden wegen der vollständigen Isolation des Gates kein Entladungsweg zur Verfügung steht. Das nach Abnahme der Aufladespannung von dem Speicherelement an der geladenen Gate-Elektrode erhaltene elektrische Feld ist nicht stark genug, um die Ladung durch die Isolierschicht 26 zurückzuführen. Selbstverständlich kann bei der Aufladung der Gate-Elektrode 28 am Substrat und/oder Kontakt 32 auch ein vom Erdpotential verschiedenes Potential angelegt werden.cuts in this state of charge, since for the electrodes collected in the gate electrode 28 because of the complete isolation of the gate no discharge path is available. That after decreasing the charging voltage electric field obtained from the storage element at the charged gate electrode is not strong enough to return the charge through the insulating layer 26. Of course, when charging the gate electrode 28 on the substrate and / or contact 32 also has a different from the ground potential Potential to be applied.

Theoretische Berechnungen haben ergeben, daß die Ladung in der Gate-Elektrode 28 auch bei Arbeitstemperaturen von 125° C für einen Zeitraum von mehr als 10 Jahren erhalten bleibt. Der beschriebene Avalanche-Durchbruch tritt typischerweise bei einer Spannung von etwa 30 Volt auf, wenn herkömmlich hergestellte MOS-Bauelemente verwendet werden, und wenn die Oxidschicht 26 eine Dicke von etwa lOOOÄ hat. Bei einem typischen Speicher nur zum Auslesen wird der Ladungszustand der Gate-Elektrode 28 durch Abtasten der Leitungseigenschaften des Transistors an den Kontakten 32 und 33 bestimmt. Zu diesem Zweck wird eine Spannung an die Kontakte 32 und 33 angelegt. Diese Spannung sollte unterhalb der zur Verursachung eines Durchbruchs erforderlichen Spannung liegen. Der als Speicherelement verwendete Feldeffektransistor hat bei aufgeladener Gate-Elektrode eine wesentlich höhere Leitfähigkeit als in ungeladenem Zustand.Theoretical calculations have shown that the charge in the gate electrode 28 even at working temperatures of 125 ° C is maintained for a period of more than 10 years. The avalanche breakthrough described typically occurs at a voltage of about 30 volts when conventionally manufactured MOS devices are used, and when the oxide layer 26 has a thickness of about 1000 Å. at In a typical read-only memory, the state of charge of the gate electrode 28 is determined by scanning the conduction properties of the transistor at contacts 32 and 33 are determined. To this end, will a voltage is applied to contacts 32 and 33. This tension should be below the causation voltage required for a breakdown. The field effect transistor used as a storage element has with a charged gate electrode a significantly higher conductivity than in an uncharged state.

In Fig. 3 ist ein elektrisch programmierbares Speicherelement in Form einer Kombination auf einem Bipolartransistor und einem Feldeffekttransistor gezeigt. Dieses kombinierte Bauelement ist auf einem N-leitenden Siliziumsubstrat 40 aufgebaut. Wie bei dem zuvor beschriebenen Speicherelement gemäß Fig.2 sind erste und zweite Zonen mit einem dem Substrat 40 entgegengesetzten Leitungstyp vorgesehen, zwischen denen eine Kanalzone 41 gebildet ist. Die erste Zone 43 ist P+ leitend und entspricht der Source-Zone bei dem zuvor beschriebenen Ausführungsbeispiel; die mit 44 bezeichnete Zone des Bauelements stellt einerseits die zweite Zone (Drain-Zone) des Feldeffekttransistors und andererseits die Basis des Bipolartransistors dar. Diese zweite Zone 44, die ebenfalls P + leitend ist, liegt auch innerhalb des Substrats 40. In der zweiten Zone 44 liegt eine dritte Zone 45, welche N + + leitend ist und den Emitter des Bipolartransistors darstellt. Eine vierte N + + Zone 46 liegt mit Abstand von den Zonen 43 undIn Fig. 3 is an electrically programmable memory element in the form of a combination on one Bipolar transistor and a field effect transistor are shown. This combined component is on one N-type silicon substrate 40 constructed. As with that The previously described memory element according to FIG. 2 are first and second zones with a substrate 40 opposite conduction type provided, between which a channel zone 41 is formed. The first zone 43 is P + conductive and corresponds to the source zone in the embodiment described above; those with 44 The designated zone of the component represents on the one hand the second zone (drain zone) of the field effect transistor and on the other hand represents the base of the bipolar transistor. This second zone 44, which is also P + conductive, is also located within the substrate 40. In the second zone 44 there is a third zone 45 which is N + + conductive and which is Represents the emitter of the bipolar transistor. A fourth N ++ zone 46 lies at a distance from zones 43 and

45 im N-leitenden Substrat 40 und bildet den Kollektor des Bipolartransistors. Die Zonen 43, 44, 45 und 46 können mit bekannten Herstellungstechniken im N-leitenden Substrat gebildet werden. Eine auf schwimmendem Potential befindliche Gate-Elektrode 42 liegt isoliert oberhalb der Kanalzone 4t. Sie kann aus Metall oder P+ Silizium bestehen. Die Gate-Elektrode ist vollständig von Isolierschichten 47 und 55 umgeben. Von den Zonen 43 und 44 und der Kanalzone 41 ist die Gate-Elektrode durch eine Isolierschicht 47 einer Dicke von etwa 1000 A getrennt Alle Isolierschichten bestehen bei dem beschriebenen Ausführungsbeispiel aus Siliziumoxid.45 in the N-conductive substrate 40 and forms the collector of the bipolar transistor. Zones 43, 44, 45 and 46 can be formed in the N-type substrate using known manufacturing techniques. One on floating Gate electrode 42, which is at potential, is insulated above channel zone 4t. They can be made of metal or P + silicon. The gate electrode is completely surrounded by insulating layers 47 and 55. Of the zones 43 and 44 and the channel zone 41, the gate electrode is of one thickness through an insulating layer 47 separated by about 1000 A. All insulating layers exist in the exemplary embodiment described made of silicon oxide.

Kontakte 49,50 und 51 sind an den Zonen 43,45 bzw.Contacts 49, 50 and 51 are on zones 43, 45 and 47, respectively.

46 angeschlossen. Diese beispielsweise aus Aluminium oder anderen Metallen bestehenden Kontakte können unter Verwendung bekannter Techniken angebracht werden. An den Kontakten 49,50 und 51 sind Leitungen 52, 53 und 54 angeschlossen. Auf der Oberseite des Substrats 40 liegt eine Isolierschicht 48, welche die Kontaktzonen begrenzt und die Oberfläche des Bauelements schützt. Beim vorliegenden Ausführungsbeispiel besteht auch die Isolierschicht 48 aus Siliziumoxid. 46 connected. These, for example, made of aluminum or other existing metal contacts can be attached using known techniques will. Lines 52, 53 and 54 are connected to contacts 49, 50 and 51. On the top of Substrate 40 is an insulating layer 48, which delimits the contact zones and the surface of the Component protects. In the present exemplary embodiment, the insulating layer 48 also consists of silicon oxide.

Um eine Ladung in die Gate-Elektrode 42 des Bauelements einzuführen, wird eine negative SpannungIn order to introduce a charge into the gate electrode 42 of the device, a negative voltage is used

ίο an die Leitung 53 angelegt, während die Leitung 52 geerdet wird. Die Spannung muß genügend hoch sein, um einen Avalanche-Durchbruch in dem zwischen der Zone 44 und dem Substrat 40 gebildeten Übergang zu verursachen. Hierdurch werden Elektroden durch die Isolierschicht 47 in die Gate-Elektrode 42 injiziert und diese wird negativ aufgeladen. Die in der Gäie-Eiektrode 42 gespeicherte negative Ladung erzeugt eine permanente N-Ieitende Schicht in der Kanalzone 41, wodurch ein Leitungsweg von der Basis 44 des Bipolartransistors zur Leitung 52 entsteht. Die Aufladung der Gate-Elektrode 42 kann durch negative Vorspannung der Zone 43 oder dadurch, daß die Leitung 52 nicht geerdet wird, verhindert werden. Durch wahlweisen Anschluß der Leitung 52 kann das Bauelement daher geeignet programmiert werden. Zur Abtastung des Ladungszustandes der Gate-Elektrode wird der Basis 44 des Bipolartransistors über die Leitung 52 Strom zugeführt, während die Leitung 53 an Erde liegt. Wenn die Gate-Elektrode geladen ist, schaltet der Bipolartransistor durch und sein Kollektor 46 wird über den Transistor an Erde gelegt Wenn die Gate-Elektrode nicht geladen ist, wird der Bipolartransistor mit dem gleichen vorgegebenen Signal an seiner Basis nicht durchgesteuert. Der Vorteil des durch das Speicherelement elektrisch programmierbaren Bipolartransistors liegt in seiner hohen Arbeitsgeschwindigkeit, was seine Verwendung in schnellen (Zugriffszeit kleiner als 100 ns) Bipolarspeichern zum Auslesen ermöglicht. Durch die beschriebene Kombination eines Bipolartransistors und eines Speicherelements mit Gate-Elektrode können die Eigenschaften des Bipolartransistors programmiert und individuell angepaßt werden. Dies hat den Vorteil, daß zunächst Bauelemente in großer Anzahl identisch hergestellt werden und die Eigenschaften bestimmter Transistoren durch Speicherung einer Ladung im integrierten Speicherelement später nach Wunsch elektrisch geändert werden können. Das beschriebene Speicherelement arbeitet nicht nur digital, sondern es kann Ladungen auch proportional zum angelegten Eingangssignal speichern, also auch analog arbeiten.ίο applied to line 53, while line 52 is grounded. The voltage must be high enough to ensure an avalanche breakthrough in the between the Zone 44 and the substrate 40 to cause transition formed. As a result, electrodes are through the Insulation layer 47 is injected into the gate electrode 42 and this is charged negatively. The one in the Gäie-Eiektrode 42 stored negative charge creates a permanent N-conductive layer in the channel zone 41, thereby creating a conduction path from base 44 of the bipolar transistor to line 52. The charge the gate electrode 42 can be caused by negative biasing of the zone 43 or by the fact that the Line 52 is not grounded, can be prevented. By optionally connecting the line 52 that can Component can therefore be programmed appropriately. For scanning the state of charge of the gate electrode The base 44 of the bipolar transistor is supplied with current via line 52, while line 53 is connected to ground located. When the gate electrode is charged, the bipolar transistor turns on and its collector 46 is over the transistor is connected to ground If the gate electrode is not charged, the bipolar transistor is connected to the same predetermined signal at its base is not passed through. The advantage of the memory element electrically programmable bipolar transistor lies in its high operating speed what its Can be used in fast (access time less than 100 ns) bipolar memories for reading out. By the described combination of a bipolar transistor and a memory element with a gate electrode the properties of the bipolar transistor can be programmed and individually adapted. this has the advantage that components are initially produced identically in large numbers and the properties certain transistors by storing a charge in the integrated storage element later Wish can be changed electrically. The memory element described does not only work digitally, but it can also store charges proportionally to the applied input signal, i.e. also in analog form work.

Es gibt verschiedene Möglichkeiten zur Entfernung der Ladung von der Gate-Elektrode 28 bzw. 42 (Löschen). Experimente haben gezeigt, daß mit HilfeThere are various ways in which the charge can be removed from the gate electrode 28 or 42 (Extinguish). Experiments have shown that using

einer Röntgenstrahlung von 2 χ 10⁵ rad die Ladung von den Gate-Elektroden 28 und 42 entfernt werden kann, auch wenn die Strahlung durch die Halterung oder das Gehäuse des Transistors aufgebracht wird. Auch eine direkt auf den Transistor aufgebrachte UV-Strahlung in der Größenordnung von 4eV hat eine Entfernung der Ladung aus den Gate-Elektroden 28 oder 42 zur Folge. Die Ladung kann auch durch hohe Temperaturen (z. B. 450° C) entfernt werden, jedoch können hierbei bleibende Beschädigungen des Speicherelements eintreten. an X-ray radiation of 2 10 ⁵ rad, the charge can be removed from the gate electrodes 28 and 42, even if the radiation is applied through the holder or the housing of the transistor. UV radiation of the order of magnitude of 4 eV applied directly to the transistor also results in the charge being removed from the gate electrodes 28 or 42. The charge can also be removed by high temperatures (e.g. 450 ° C), but permanent damage to the storage element can occur.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Verfahren zum Betrieb eines Feldeffekttransistors mit vollständig von Isoliermaterial umgebener Gate-Elektrode, einem η-leitenden Substrat und mit1. Method for operating a field effect transistor with completely surrounded by insulating material Gate electrode, an η-conductive substrate and with in gegenseitigem Abstand angeordneten, als Source und Drain wirkenden p-Ieitenden Zonen, die mit dem Substrat zwei pn-Übergänge bilden, als Speicherelement, bei dem die Gate-Elektrode sich auf schwimmenden Potential befindet und zur Ladungsspeicherung durch Elektronen aufgeladen wird, die aus dem Substrat heraus und durch die zwischen Substrat und Gate-Elektrode liegende Isolierschicht hindurclitreten, und bei dem der Ladungszustand der ι s Gate-Elektrode aus den Leitfähigkeitseigenschaften des Kanalgebietes zwischen Source und Drain festgestelli wird, dadurch gekennzeichnet, da3 bei einem Feldeffekttransistor mit nur einer einzigen Gate-Elektrode zu deren Aufladung an das Substrat (20) einerseits und an Source- (22) oder Drain-Zone (24) andererseits eine einen Avalanche-Durchbruch an dem zwischen der Zone und dem Substrat gebildeten pn-Obergang hervorrufende Spannung angelegt wird.mutually spaced, p-conductive zones acting as source and drain, which form two pn junctions with the substrate, as a storage element in which the gate electrode is at a floating potential and is charged by electrons for charge storage, which come from the Substrate out and through the insulating layer between substrate and gate electrode, and in which the charge state of the gate electrode is determined from the conductivity properties of the channel region between source and drain, characterized in that a field effect transistor with only a single gate -Electrode for charging the substrate (20) on the one hand and on the source (22) or drain zone (24) on the other hand an avalanche breakdown is applied to the pn junction formed between the zone and the substrate voltage.

2. Verfahren nach Anspruch 1 zum Betrieb einer mit einem bipolaren Transistor integrierten Feldeffekttransistors, bei dem eine der als Source oder Drain wirkenden p-leitenden Zonen (44) des Feldeffekttransistors zugleich als Basiszone des bipolaren Transistors dient und bei dem in dieser Zone (44) eine η-leitende Zone (45) angeordnet ist, die als Emitterzone des bipolaren Transistors dient, dessen Kollektorzone vom η-leitenden Substrat (40) gebildet wird(Fig. 3).2. The method according to claim 1 for operating a field effect transistor integrated with a bipolar transistor, in which one of the source or Drain acting p-conductive zones (44) of the field effect transistor at the same time as the base zone of the bipolar transistor and in which an η-conductive zone (45) is arranged in this zone (44), which serves as the emitter zone of the bipolar transistor, the collector zone of which is separated from the η-conductive substrate (40) is formed (Fig. 3).