DE2123362A1 - Circuit for the electrostatic protection of MOS circuits - Google Patents
Circuit for the electrostatic protection of MOS circuitsInfo
- Publication number
- DE2123362A1 DE2123362A1 DE19712123362 DE2123362A DE2123362A1 DE 2123362 A1 DE2123362 A1 DE 2123362A1 DE 19712123362 DE19712123362 DE 19712123362 DE 2123362 A DE2123362 A DE 2123362A DE 2123362 A1 DE2123362 A1 DE 2123362A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- protected
- mos
- protection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
"Br.O.Dittmann K. L. S huf Or. Λ. ν. Füner Dipl.Ing.P.Strehl DA-7434 "Br.O.Dittmann KL S huf Or. Λ. Ν. Füner Dipl. Ing.P.Strehl DA -7434
ι-1. . - .. a.lüι-1. . - .. a.lü
Β München ^®* MariailllIP|<rtZ 2&3« IßieJten 45-4Ü45IΒ Munich ^ ® * MariailllI P | <rtZ 2 & 3 «IßieJten 45-4Ü45I
Beschreibung
zu derdescription
to the
Patentanmeldung desPatent application for
ZENTRALEN. INSTITUT SA ELBMENTI, Sofia, BulgarienHEADQUARTERS. INSTITUT SA ELBMENTI, Sofia, Bulgaria
betreffendconcerning
Schaltung zum elektrostatischen Schutz von MOS-Schaltungen (Priorität: 12. Mai 1970 - Bulgarien - Nr. 14 659) Circuit for the electrostatic protection of MOS circuits (priority: May 12, 1970 - Bulgaria - No. 14 659)
Die vorliegende Erfindung betrifft eine Schaltung zum elektrostatischen Schutz von MOS-Schaltungen, wie z. B. von MOS-Transistoren (MOST), integrierten MOS-Schaltungen (MOSIS), vor Durchschlägen mit Hilfe einer MOS-Schaltung, die auf ihrer Unterlage gebildet und parallel an ihren Eingang angescnlossen ist.The present invention relates to an electrostatic circuit Protection of MOS circuits such as B. MOS transistors (MOST), MOS integrated circuits (MOSIS), against breakdowns with the help of a MOS circuit that is on its backing is formed and connected in parallel to its input.
Es ist bekannt, daß die außeror tlich hochohmigen Eingänge der MOST und MOSIS einen speziellen elektrostatischen Schutz gegen Spannungen erfordern, die zum Durchschlag des Isolators unter der Steuerelektrode führen können. Dieser Schutz wird normalerweise mit Hilfe einer Zener-Diode verwirklicht, die zwischen den Eingang der MOS-Schaltung und ihre an Masse gelegte Unterlage bzw. Substrat geschaltet ist. Um die Nachteile eines kleinen Unterschiedes zwischen den Dur^hschlagsspannungen des geschützten Gates der Zener-Diode bei hochohmigen Unterlagen zu vermeiden, wirdIt is known that the extraor tally high-resistance inputs the MOST and MOSIS require special electrostatic protection against voltages that cause the isolator to break down can lead under the control electrode. This protection is usually realized with the help of a Zener diode placed between the input of the MOS circuit and its grounded base or substrate is connected. About the disadvantages of a small difference between the breakdown voltages of the protected gate of the Zener diode in the case of high-resistance substrates
109849/1679109849/1679
normalerweise die Diodenspannung herabgesetzt, wobei über dem pn-übergang ein Bereich aus dünnen, mit Metall bedecktem Oxyd mit Nullpotential erzeugt wird. Um die Wirksamkeit des Schutzes mit Hilfe einer Zener-Diode auch bei zufälligen Spannungserzeugern mit kleinerem inneren Widerstand zu erhöhen, wird zwischen den Eingang und die Zener-Diode ein Belastungswiderstand von der Größenordnung einiger Kiloohm geschaltet.normally the diode voltage is lowered, being above that pn junction a region of thin, metal-covered oxide with zero potential is generated. To the effectiveness of the protection with the help of a Zener diode, even with random voltage generators with a lower internal resistance, is increased between the Input and the Zener diode connected a load resistance of the order of a few kiloohms.
Ein wesentlicher Nachteil der beschriebenen Schutzanordnung ist die Vergrößerung der Fläche des Oxydfilms j diese Fläche ist ein bestimmender Faktor sowohl für die Ausbeute bei der Herstellung der MOS-Schaltungen, als auch für ihre Zuverlässigkeit nach ihrer Herstellung. Dieser Nachteil tritt insbesondere bei hochintegrierten MOSIS-hervor, in denen die Anzahl der geschützten Eingangs-Gates groß sein kann. Ein weiterer Nachteil des Diodenschutztes ist, daß die Durchschlagsspannung der Dioden und ihr dynamischer Widerstand schwierig zu kontrollieren sind. Eine zu große Absenkung der Durchschlagsspannung führt zu Ableitungen (leakages) in den Eingängen, ihre Erhöhung zur Gefahr eines Durchschlages des geschützten Gates. Der dünne Oxydfilm zwischen dem Eingang und Masse führt auch zu einer wesentlichen Erhöhung der Eingangskapazität des geschützten Gerätes.A major disadvantage of the protective arrangement described is the enlargement of the area of the oxide film j this area is a determining factor both for the yield in the manufacture of the MOS circuits and for their reliability after their manufacture. This disadvantage occurs in particular with highly integrated MOSIS, in which the number of protected Entrance gates can be large. Another disadvantage of diode protection is that the breakdown voltage of the diodes and theirs dynamic resistance are difficult to control. Too great a reduction in the breakdown voltage leads to discharges (leakages) in the entrances, increasing them to the risk of the protected gate breaking through. The thin oxide film between the Input and ground also significantly increases the input capacity of the protected device.
Die hochintegrierten MOSIS sind ihrem Wesen nach homogene Strukturen, die nur aus direkt miteinander verbundenen MOST bestehen, welche bei verschiedenen Bedingungen arbeiten. Die Verwendung vonThe highly integrated MOSIS are essentially homogeneous structures, which only consist of directly interconnected MOSTs that work under different conditions. The usage of
109849/1679109849/1679
Zener-Dioden zum Schutz bedeutet eine Einfügung eines aktiven Elements in die integrierten Schaltungen, das nach Eigenschaften und Arbeitsweise von den MOST völlig verschieden ist.Zener diodes for protection means the insertion of an active element into the integrated circuits, according to properties and working method is completely different from the MOST.
Es ist ferner eine vervollkommnete Schutzschaltung mit einer Zener-Diode bekannt, bei "der die Diode durch eine normale MOS-Transistor-Schaltung mit dünner Oxydschicht ersetzt ist, deren· Substrat, Source und Gate, ersetzt sind, während die Drain-· Elektrode mit dem geschützten Eingang verbunden ist. Die Vorteile, die eine Folge der großen Fläche des dünnen Oxyds sind, bleiben hierbei bestehen.It is also known a perfected protection circuit with a Zener diode, "in which the diode is replaced by a normal MOS transistor circuit is replaced with a thin oxide layer, whose · Substrate, source and gate are replaced, while the drain Electrode is connected to the protected input. The advantages resulting from the large area of the thin oxide remain exist here.
■- Es ist auch eine Schutzschaltung bekannt, bei der die Vergrößerung der Fläche der dünnen Oxydschicht in den Schaltungen vermieden wird, wobei die Bildung eines leitenden Kanals zwischen zwei sehr naheliegenden Diffasionsbereichen (analog den Diffusionsbereichen, die die Source und Drain der geschützten Schaltung darstellen) ausgenützt wird, die auf einem gemeinsamen Substrat ausgebildet sind. Diese Schaltung ist aber praktisch nicht anwendbar, und zwar wegen der großen technologischen Schwierigkeiten bei der Realisierung der sehr kleinen erforderlichen Entfernung zwischen den betreffenden Diffusionsbereichen der Schutzschaltung. ■ - There is also a protection circuit known in which the magnification the surface of the thin oxide layer in the circuits is avoided, with the formation of a conductive channel between two very close diffusion areas (analogous to the diffusion areas, which represent the source and drain of the protected circuit), which are on a common substrate are trained. However, this circuit cannot be used in practice because of the great technological difficulties in realizing the very small distance required between the relevant diffusion areas of the protective circuit.
Es ist Aufgabe der vorliegenden Erfindung, eine praktisch anwendbare, technologisch herstellbare Schaltung zum elektrostatischen Schutz von MOS-Schaltungen zu schaffen,· bei der die Homo-It is the object of the present invention to provide a practically applicable, technologically producible circuit for electrostatic To create protection of MOS circuits, in which the homo-
109849/1679109849/1679
genität der geschützten MOS-Schaltungen nicht gestört und die Fläche des dünnen Siliziumoxydfilms nicht vergrößert wird.genity of the protected MOS circuits are not disturbed and the The area of the silicon oxide thin film is not increased.
Diese Aufgabe wird erfindungsgemäß mit Hilfe einer MOS-Schaltung gelöst, die auf dem Substrat der geschützten Schaltung (MOST oder MOSIS) ausgebildet ist und einen modifizierten MOST darstellt, mit zwei Diffusfonsbereichen, welche die Source und Drain und die St.euermetallelektrode (Gate) bilden. Die Drain des betreffenden Transistors wird mit dem geschützten Eingang und gleichzeitig mit der geschützten Elektrode verbunden, und zwar durch eine Kontaktfläche, während die Source an Masse gelegt wird, Dabei dient als Isolierung zwischen der Steuerelektrode und dem Siliziumsubstrat eine normale dicke Oxydschicht, die zur Verbindung der einzelnen Teile der geschützten Schaltungen verwendet wird.According to the invention, this object is achieved with the aid of a MOS circuit solved, which is formed on the substrate of the protected circuit (MOST or MOSIS) and a modified MOST represents, with two Diffusfonsgebiete, which the source and Drain and form the St. tax metal electrode (gate). The drain of the relevant transistor is connected to the protected input and at the same time to the protected electrode, namely through a contact surface, while the source is connected to ground, which serves as insulation between the control electrode and the Silicon substrate a normal thick layer of oxide that is used to connect the individual parts of the protected circuits will.
Die erfindungsgemäße Schaltung zum Schutz der Eingänge ermöglicht eine einfache, theoretische Berechnung und einen einfachen Entwurf. Beim Entwurf der MOS-Transistor-Schutzschaltung brauchen nur die technologischen Grundparameter, die vorgegeben sind, bekannt zu sein, während des Produktionsprozesses kontrolliert zu werdenjind für den Entwurf der geschützten MOS-Geräte verwendet zu werden.The circuit according to the invention for protecting the inputs allows a simple, theoretical calculation and a simple one Draft. When designing the MOS transistor protection circuit, you only need the basic technological parameters that are specified are known to be controlled during the production process are for the design of protected MOS devices to be used.
.Sine Verwirklichungsmöglichkeit der Erfindung ist in den beiliegenden Figuren und Tabellen veranschaulicht..Sine implementation of the invention is in the attached figures and tables.
109849/1679109849/1679
Pig. 1 zeigt das elektrische Schaltbild einer elektrostatischen Schutzschaltung gemäß der Erfindung.Pig. 1 shows the electrical diagram of an electrostatic protection circuit according to the invention.
Fig. 2 zeigt einen möglichen Aufbau der erfindungsgemäßen MOS-Transistor-Schutzschaltung undFig. 2 shows a possible structure of the MOS transistor protection circuit according to the invention and
Pig. 3 zeigt einen Schnitt längs der Achse A-A der Schaltung der Fig. 2.Pig. 3 shows a section along the axis A-A of the circuit of FIG.
In Fig. 1 ist mit R_ ein. aktiver Belastungswiderstand Se- · zeichnet, mit ZT ein Schutztransistor und mit T der geschützte Transistor. Die Steuerelektrode G1 des Schutztransistors ZT ist mit seiner Drain D1 und der Steuerelektrode G des geschützten MOS-Transistors T verbunden, während seine Source S^ mit der an Masse gelegten Source S desselben geschützten Transistors verbunden ist. Der aktive Belastungswiderstand IL ist zwischen die Steuerelektrode G des geschützten MOS-Transistors T und die Eingangselektrode E der geschützten Schaltung geschaltet. Der elektrostatische Schutz kann auch ohne den aktiven Widerstand R ausgeführt werden. vin ist das ^o^e^ia-1 üer Eingangselektrode E; V1 = Vß1 ist das Potential der Drain D1 und des Gates G1 des Schutztransistors ZT.In Fig. 1, R_ is a. active load resistance Se- · is marked with ZT a protection transistor and with T the protected transistor. The control electrode G 1 of the protective transistor ZT is connected to its drain D 1 and the control electrode G of the protected MOS transistor T, while its source S ^ is connected to the grounded source S of the same protected transistor. The active load resistor IL is connected between the control electrode G of the protected MOS transistor T and the input electrode E of the protected circuit. The electrostatic protection can also be carried out without the active resistor R. v in is the ^ o ^ e ^ ia- 1 over input electrode E; V 1 = V ß1 is the potential of the drain D 1 and the gate G1 of the protective transistor ZT.
VIe Bezeichnungen in Fig. 2 und 3 sind wie folgt: 1 ist die Drain, 2 die Source, die aus +p-Diffusionsbereichen bestehen,die auf dem Substrat der geschützten Schaltung ausgebildet sind.3 ist die Metal-Steuerelektrode, bzw. Gate} 4 die Kontaktfläche des Gates 3; 4' ist eine metallisierte Öffnung ; 5 das. gemeinsame Silizium- VIe designations in Figs. 2 and 3 are as follows: 1 is the drain, 2 is the source, which consists of + p diffusion regions formed on the substrate of the protected circuit. 3 is the metal control electrode, or gate} 4 the contact surface of the gate 3; 4 'is a metallized opening; 5 the. Common silicon
1098A9/16791098A9 / 1679
substrat der geschützten Schaltung und der Schutzschaltung; 6 ist eine normale dicke Siliziumoxydschicht der geschützten Schaltung bzw. die Isolierung des Gates 3·substrate of the protected circuit and the protective circuit; 6 is a normal thick silicon oxide layer of the protected circuit or the isolation of the gate 3
Wie aus den Figuren ersichtlich ist, wird das Metall-Gate G^ (3) des Schutztransistors ZT mittels einer Kontaktfläche 4 mit dem Gate G der geschützten Schaltung T und dem Belastungswiderstand ILj bzw. der Eingangselektrode E verbunden und darauf mittels der metallisierten Öffnung 4' seiner Schutz-Oxydschicht mit der Drain D1 (1) desselben Transistors ZT. Dabei wird das Gate 3 vom gemeinsamen Siliziumsubstrat 5 der geschützten Schaltung T und des Schutztransistors ZT mit Hilfe der normalen dicken Siliziumoxydschicht β isoliert, die zur Verbindung zwischen den einzelnen Schaltungen in der MOSIS dient« 3a die Schwellenspannung des Oxyds 6 in der Größenordnung von 30 bis 40 V und manchmal sogar darunter liegt, wird im Falle des Ausgleichs des Potentials VD1 = VG1 mit aieser Spannung der Schutz-MOST ZT geöffnet, wobei unter der dicken Oxydschicht 6 zwischen Drain 1 und Source 2 ein leitender Kanal gebildet wird, der geerdet wird und auf dieseAs can be seen from the figures, the metal gate G ^ (3) of the protective transistor ZT is connected by means of a contact surface 4 to the gate G of the protected circuit T and the load resistor ILj or the input electrode E and then by means of the metallized opening 4 ' its protective oxide layer with the drain D 1 (1) of the same transistor ZT. The gate 3 is isolated from the common silicon substrate 5 of the protected circuit T and the protective transistor ZT with the help of the normal thick silicon oxide layer β, which is used to connect the individual circuits in the MOSIS «3a the threshold voltage of the oxide 6 in the order of 30 to 40 V and sometimes even below, if the potential V D1 = V G1 is equalized with this voltage, the protective MOST ZT is opened, whereby a conductive channel is formed under the thick oxide layer 6 between drain 1 and source 2, which is earthed will and on this
T Weise das Gate G der geschützten Schaltung parallel schaltet.T way the gate G of the protected circuit connects in parallel.
Die erfindungsgemäße Schaltung gewährleistet einen wirksamen Schutz, was experimentell bewiesen worden ist. Eine Vorstellung von der Wirksamkeit der erfindungsgemäßen Schutzschaltung geben die Angaben in den beiliegenden Tabellen 1 und 2, worin mit VTT die Schwellenspannung der Schutzschaltung und mit R. der innere Widerstand eines Erregers von zufälligen Hochspannungs-Impulsen bezeichnet sind.The circuit according to the invention ensures effective protection, which has been proven experimentally. An idea of the effectiveness of the protective circuit according to the invention is given in the enclosed tables 1 and 2, in which V TT denotes the threshold voltage of the protective circuit and R. the internal resistance of an exciter of random high-voltage pulses.
Tabellen 109849/1679 __Tables 109849/1679 __
PatentanspruchClaim
109849/ 1679109849/1679
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BG1465970 | 1970-05-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2123362A1 true DE2123362A1 (en) | 1971-12-02 |
Family
ID=3897448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712123362 Pending DE2123362A1 (en) | 1970-05-12 | 1971-05-11 | Circuit for the electrostatic protection of MOS circuits |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE2123362A1 (en) |
| FR (1) | FR2092126B1 (en) |
| IT (1) | IT942101B (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2407333A1 (en) * | 1973-02-15 | 1974-09-05 | Motorola Inc | OVERVOLTAGE PROTECTION |
| DE2544438A1 (en) * | 1974-10-22 | 1976-04-29 | Ibm | INTEGRATED OVERVOLTAGE PROTECTION CIRCUIT |
| US4476426A (en) * | 1981-06-05 | 1984-10-09 | Fujitsu Ten Limited | One-terminal type level control circuit |
-
1971
- 1971-05-11 DE DE19712123362 patent/DE2123362A1/en active Pending
- 1971-05-12 FR FR7117196A patent/FR2092126B1/fr not_active Expired
- 1971-05-12 IT IT5029271A patent/IT942101B/en active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2407333A1 (en) * | 1973-02-15 | 1974-09-05 | Motorola Inc | OVERVOLTAGE PROTECTION |
| DE2544438A1 (en) * | 1974-10-22 | 1976-04-29 | Ibm | INTEGRATED OVERVOLTAGE PROTECTION CIRCUIT |
| US4476426A (en) * | 1981-06-05 | 1984-10-09 | Fujitsu Ten Limited | One-terminal type level control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2092126B1 (en) | 1973-06-08 |
| FR2092126A1 (en) | 1972-01-21 |
| IT942101B (en) | 1973-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3910709C2 (en) | Protection device for integrated circuits against electrostatic discharge | |
| DE69531820T2 (en) | BREAKTHROUGH PROTECTION CIRCUIT WITH HIGH VOLTAGE DETECTION | |
| DE69631940T2 (en) | Semiconductor device | |
| DE2707843B2 (en) | Protection circuit arrangement for a field effect transistor | |
| DE2313312A1 (en) | INTEGRATED CIRCUIT WITH FIELD EFFECT TRANSISTORS WITH INSULATED GATE ELECTRODES | |
| DE19623846A1 (en) | SOI-MOS transistor structure | |
| DE2559360A1 (en) | SEMI-CONDUCTOR COMPONENT WITH INTEGRATED CIRCUITS | |
| DE2159192B2 (en) | Field effect memory transistor with an insulated gate electrode | |
| DE2356275C2 (en) | Semiconductor memory element using a double gate insulated FET | |
| DE4440539A1 (en) | Programmable semiconductor memory | |
| DE2349461A1 (en) | PROTECTIVE CIRCUIT FOR SEMICONDUCTOR ELEMENTS | |
| DE2816795A1 (en) | METHOD OF MANUFACTURING A SUBSTRATE FOR A CMOS CIRCUIT AND A CIRCUIT MANUFACTURED BY SUCH A METHOD | |
| DE19651247A1 (en) | Input=output protection circuit for SOI with field effect transistor | |
| DE1639052A1 (en) | MOS semiconductor device with breakdown protection | |
| DE2432352C3 (en) | MNOS semiconductor memory element | |
| DE3131322A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE | |
| DE3801526C2 (en) | ||
| DE2336908C3 (en) | Integrated semiconductor arrangement with multilayer metallization | |
| DE3737450C2 (en) | Field effect semiconductor device with protection against breakdowns between a metallic connection and the substrate | |
| DE3635729A1 (en) | ELECTRONIC ARRANGEMENT FOR PROTECTING INTEGRATED CIRCUITS FROM ELECTROSTATIC CHARGING AND METHOD FOR THE PRODUCTION THEREOF | |
| DE2123362A1 (en) | Circuit for the electrostatic protection of MOS circuits | |
| DE19736754A1 (en) | Surge protection element | |
| DE1947937A1 (en) | Inverter with insulating film field effect transistors | |
| DE102006026691A1 (en) | Electronic circuit e.g. integrated circuit, protecting arrangement, has trough connection of transistor interconnected with terminal of circuit having terminal connected with ground line and virtual supply line connected with terminal | |
| DE3408285A1 (en) | PROTECTIVE ARRANGEMENT FOR A FIELD EFFECT TRANSISTOR |