DE2122193A1 - Circuit arrangement for converting an analog value into a digital value - Google Patents

Circuit arrangement for converting an analog value into a digital value

Info

Publication number
DE2122193A1
DE2122193A1 DE19712122193 DE2122193A DE2122193A1 DE 2122193 A1 DE2122193 A1 DE 2122193A1 DE 19712122193 DE19712122193 DE 19712122193 DE 2122193 A DE2122193 A DE 2122193A DE 2122193 A1 DE2122193 A1 DE 2122193A1
Authority
DE
Germany
Prior art keywords
pulse
circuit arrangement
pulse generator
arrangement according
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712122193
Other languages
German (de)
Inventor
Heinz 6900 Heidelberg. H03k 5-156 Widder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joseph Voegele AG
Original Assignee
Joseph Voegele AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joseph Voegele AG filed Critical Joseph Voegele AG
Priority to DE19712122193 priority Critical patent/DE2122193A1/en
Priority to NL7203617A priority patent/NL7203617A/xx
Publication of DE2122193A1 publication Critical patent/DE2122193A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
    • H03K3/2826—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable using two active transistors of the complementary type
    • H03K3/2828—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable using two active transistors of the complementary type in an asymmetrical circuit configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Pulse Circuits (AREA)

Description

Schaltungsanordnung zur Umwandlung eines Analogwertes in einen Digitalwert Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Umwandlung eines Analogwertes in einen Digitalwert in Form einer Reihe von Impulsen, deren Anzahl der Größe des Analogwertes entspricht. Circuit arrangement for converting an analog value into a digital value The invention relates to a circuit arrangement for converting an analog value into a digital value in the form of a series of pulses, the number of which is the size of the Analog value.

In vielen Fällen sind Informationen in Form von Digitalwerten gegenüber einer Darstellung der Information durch einen Analogwert vorzuziehen. Beispielsweise kann der Ausgangswert eines Temperaturwandlers ein verhältnismäßig langsam schwankendes Gleichstromsignal bzw. Spannungsniveau sein, das zur besseren Ferniibertragung in einen Digitalwert, beispielsweise eine Reihe von Impulsen umgewandelt wird.In many cases, information is opposed to in the form of digital values to a representation of the information by an analog value. For example the output value of a temperature converter can fluctuate relatively slowly Direct current signal or voltage level, which for better remote transmission in converting a digital value, for example a series of pulses.

Es ist bereits eine Schaltungsanordnung zur Umwandlung eines Analogwertes in Form einer Spannung in einen Digitalwert von der Form einer Reihe von Impulsen bekannt, deren Anzahl der Größe der Analogwertspannung entspricht. Die Analogwertspannung wird dabei zusammen mit einer ihrer Größe nach verstellbaren Bezugsspannung einer Vergleichsschaltung zugeleitet.It is already a circuit arrangement for converting an analog value in the form of a voltage to a digital value in the form of a series of pulses known, the number of which corresponds to the size of the analog value voltage. The analog value voltage becomes, together with a reference voltage adjustable according to its size, a Comparison circuit supplied.

Ferner sind zur Erzeugung von Impulsen Steuerspannungen als Ausgangssignale aus der Vergleichsspannung vorhanden, die bei Aufhebung der Analogwertspannung durch die Bezugsspannung das Entstehen der Impulse unterdrücken. Schließlich wird die ein Maß für die Größe der Analogwertspannung darstellende Zahl der bis zur Aufhebung der Analogwertspannung erzeugten Impulse festgestellt. Diese und ähnliche bekannte Anordnungen besitzen einen verhältnismäßig umständlichen Aufbau und sind deshalb in ihrer Herstellung und Anschaffung sehr aufwendig.In addition, control voltages are used as output signals for generating pulses from the comparison voltage, which occurs when the analog value voltage is canceled the reference voltage suppress the generation of pulses. Eventually the a measure for the magnitude of the analog value voltage representing the number of up to cancellation the pulses generated by the analog value voltage established. This and similar known arrangements are relatively cumbersome in construction and are therefore very expensive to manufacture and purchase.

Der Erfindung liegt nun die Aufgabe zugrunde, eine besonders einfache Schaltungsanordnung zur Umwandlung von Analogwerten in Digitalwerte zu schaffen, die aus einer möglichst kleinen Zahl relativ billiger Bauelemente besteht, ohne daß damit eine Einbuße an Genauigkeit verbunden ist.The invention is now based on the object of a particularly simple one Create circuitry for converting analog values into digital values, which consists of the smallest possible number of relatively cheap components without that this is associated with a loss of accuracy.

Dies wird bei der erfindungsgemäßen Schaltungsanordnung dadurch erreicht, daßzwei schaltbare Impulsgeber vorzugsweise geringfügig miteinander differierender Impulsfrequenzen ein die Koinzidenz von Impulsen ermittelndes Und-Gatter speisen, daß sie zur Vornahme der Umwandlung durch ein gemeinsames Signal startbar sind, das dem zweiten Impulsgeber über ein V-erzögerungsglied zugeführt wird, dessen Verzögerungszeit funktionell vom Analogwert abhängt und daß die vom Einschalten des ersten Impulsgebers bis zum Auftreten des Koinzidenzimpulses bewirkten Impulse zur Auswertung gelangen. Der Koinzidenzimpuls des Und-Gatters bewirkt dabei die Abschaltung der Impulsgeber.In the circuit arrangement according to the invention, this is achieved by that two switchable pulse generators are preferably slightly different from one another Pulse frequencies feed an AND gate that determines the coincidence of pulses, that they can be started by a common signal to carry out the conversion, which is fed to the second pulse generator via a V-delay element, its delay time functionally depends on the analog value and that the activation of the first pulse generator until the occurrence of the coincidence pulse, the impulses brought about reach the evaluation. The coincidence pulse of the AND gate causes the pulse generator to be switched off.

Gemäß einem weiteren Merkmal der Erfindung ist dem ersten Impulsgeber ein Und-Gatter nachgeordnet, das mit dem Startsignal vorbereitet und mit dem Koinzidenzimpuls gesperrt wird. Das Startsignal kann dabei periodisch beispielsweise durch den Koinzidenzimpuls des Und-Gatters ausgelögt werden.According to a further feature of the invention is the first pulse generator an AND gate downstream, which prepares with the start signal and with the coincidence pulse is blocked. The start signal can be periodic, for example by the coincidence pulse of the AND gate.

Es ist weiterhin eine aus einem Und-Gatter und einem Flip-Plop gebildete Überwachungsvorrichtung vorgesehen, der das verzögerte Startsignal sowie die Impulse des ersten Impulsgebers zugeführt werden und die ein Warnsignal abgibt, wenn ein Impuls des ersten Impulsgebers vor dem Auftreten des verzögerten Startsignales eintrifft.It is also one made up of an AND gate and a flip-plop Monitoring device provided, the delayed start signal and the pulses of the first pulse generator and which emits a warning signal when a Impulse of the first pulse generator arrives before the delayed start signal occurs.

Jeder Impulsgeber ist durch einen an sich bekannten Miller-Integrator gebildet, der durch einen Impedanzwandler, eine Kippstufe mit Spannungsteiler und eine Rückkopplung mit Haltekreis für die Kippstufe erweitert ist. Auch das Verzögerungsglied besteht aus einem durch einen Impedanzwandler und eine Kippstufe mit Spannungsteiler erweiterten Miller-Integrator.Each pulse generator is through a Miller integrator known per se formed by an impedance converter, a Multivibrator with voltage divider and a feedback with hold circuit for the flip-flop is expanded. Also the delay element consists of an impedance converter and a multivibrator with a voltage divider advanced Miller integrator.

Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert.The invention is illustrated below with reference to one in the drawing Embodiment explained in more detail.

Dabei zeigt Fig. 1 ein Blockschema der erfindungsgemäßen Schaltungsanordnung zum Umwandeln von Analogwerten in Digitalwerte und Fig. 2 den Schaltungsaufbau eines Impulsgebers.1 shows a block diagram of the circuit arrangement according to the invention for converting analog values into digital values and FIG. 2 shows the circuit structure of a Pulse generator.

Die in der Fig. 1 gezeigte Schaltungsanordnung besteht im wesentlichen aus zwei parallel zueinanderliegenden Impulsgebern 1 und 2, die durch ein gemeinsames Signal freigegeben bzw. gestartet werden, wobei dem Impulsgeber 2 ein Verzögerungsglied vorgeschaltet ist.The circuit arrangement shown in FIG. 1 consists essentially from two parallel pulse generators 1 and 2, which are connected by a common Signal released or started, the pulse generator 2 a delay element is upstream.

Diese Impulsgeber 1, 2 besitzen einen gleichen Aufbau und bestehen gemäß der Fig. 2 aus einem an sich bekannten Miller Integrator, der aus den zwei Transistoren 4, 5, dem Kondensator 6 und den Widerständen 7a, 7b gebildet ist. Die Widerstände 7a, 7b bestimmen dabei die Entlade zeit des Kondensators 6, wobei über den einstellbaren Widerstand 7a die Entladezeit des Kondensators 6 justiert werden kann. Dieser Miller-Integrator ist durch einen Impedanzwandler mit dem Transistor 8 und dem Widerstand 9, durch eine aus den beiden Transistoren 10, 11 bestehende Kippstufe mit Spannungsteiler, der aus den Widerständen 12, 13, 14 besteht, und durch die aus einer Diode 15 gebildete Rückkopplung mit einem Haltekreis aus dem Widerstand 16 und dem Kondensator 17 für die Kippstufe 10, 11 erweitert. Der Impedanzwandler 8, 9 bewirkt 'hierbei eine sehr kurze Aufladezeit des Kondensators 6, während durch die Rückkopplung 15 mit dem Haltekreis 16, 17 die Impulsgeber 1, 2 zu einem selbstanlaufenden Impulsgeber ergänzt werden.These pulse generators 1, 2 have the same structure and exist according to FIG. 2 from a known Miller integrator, which consists of the two Transistors 4, 5, the capacitor 6 and the resistors 7a, 7b is formed. the Resistors 7a, 7b determine the discharge time of the capacitor 6, with over the adjustable resistor 7a, the discharge time of the capacitor 6 can be adjusted can. This Miller integrator is connected to the transistor by an impedance converter 8 and the resistor 9, by one consisting of the two transistors 10, 11 Flip-flop with voltage divider, which consists of resistors 12, 13, 14, and by the feedback formed from a diode 15 with a hold circuit from the Resistor 16 and the capacitor 17 for the trigger stage 10, 11 expanded. The impedance converter 8, 9 causes 'This has a very short charging time for the capacitor 6, while through the feedback 15 with the holding circuit 16, 17 the pulse generator 1, 2 can be added to a self-starting pulse generator.

Wird nun der Miller-Integrator, zum Beispiel über einen Steuereingang 18 gesperrt, dann lädt sich der Kondensator 6 über den Transistor 8 und den Widerstand 9 wieder auf. Nach Preigabe des Steuereinganges 18 fängt der Miller-Integrator 4, 5, 8 an zu arbeiten und das Ermitterpotential an 8 nimmt ab. Die Transistoren 10, 11 bilden hier zusammen mit dem Spannungsteiler 12, 13, 14 eine Triggerschaltung. Bei einem bestimmten Ermitterpotential am Transistor 8 wird der Transistor 10 leitend und schaltet den Transistor 11 ein. Über die Diode 15 kommt ein Sperrpotential auf die Basis des Transistors 4, und der Kondensator 6 lädt sich über den Transistor 8 und den Widerstand 9 wieder auf. Der aus dem Widerstand 16 und dem Kondensator 17 bestehende Haltekreis hält die Kippstufe 10, 11 so lange leitend, bis der Kondensator 6 wieder aufgeladen ist. Mit dem Widerstand 16 kann dabei die. Impulszeit bzw. die Impulsbreite "t am Ausgang 19 der Impulsgeber 1, 2 eingestellt werden, während aus der Entladezeit des Kondensators 6, die von dem Widerstand 7a eingestellt werden kann, die Taktzeit "I"' der beiden Impulsgeber 1, 2 bstimmt wird.Now becomes the Miller integrator, for example via a control input 18 blocked, then the capacitor 6 charges through the transistor 8 and the resistor 9 again. After the control input 18 has been released, the Miller integrator 4 starts 5, 8 to work on and the emitter potential at 8 decreases. The transistors 10, 11 here together with the voltage divider 12, 13, 14 form a trigger circuit. At a certain emitter potential at transistor 8, transistor 10 becomes conductive and turns on the transistor 11. A blocking potential occurs via the diode 15 the base of the transistor 4, and the capacitor 6 charges through the transistor 8 and the resistor 9 again. The one from the resistor 16 and the capacitor 17 existing holding circuit keeps the flip-flop 10, 11 conductive until the capacitor 6 is recharged. With the resistor 16 it can. Pulse time or the Pulse width "t at output 19 of the pulse generator 1, 2 can be set while off the discharge time of the capacitor 6, which are set by the resistor 7a can, the cycle time "I" 'of the two pulse generators 1, 2 is determined.

Infolge der Erweiterungen des Miller-Integrators durch den Impedanzwandler 8, 9, die Kippstufe 10, 11 mit Spannungsverteiler 12, 13, 14 und Rückkopplung 15 mit Haltekreis 16, 17 ergeben sich Impulsgeber 1, 2, die ein extremes Impulsverhältnis besitzen. Das bedeutet, daß die Taktzeit "I"' sehr groß und die Impulsbreite "t" sehr klein ist. In diesem Ausführungsbeispiel besitzt das Verzögerungsglied 3 den gleichen Aufbau wie die beiden Impulsgeber 1, 2, wobei jedoch die Rückkopplung 15 mit dem Haltekreis 16, 17 entfernt wurden, da die durch däs Verzögerungsglied bestimmte Verzögerungszeit "tv" jeweils nur einmal ablaufen soll. Die Verzögerungszeit "tv" ist hier dem Widerstand 7a direkt proportional und kann über denselben eingestellt werden.As a result of the expansion of the Miller integrator by the impedance converter 8, 9, the flip-flop 10, 11 with voltage distributor 12, 13, 14 and feedback 15 with holding circuit 16, 17 there are pulse generators 1, 2, which have an extreme pulse ratio own. This means that the cycle time "I" 'is very large and the pulse width "t" is very small. In this embodiment, the delay element 3 has the same structure as the two pulse generators 1, 2, but with the feedback 15 with the holding circuit 16, 17 were removed, since the determined by the delay element Delay time "tv" should only expire once. The delay time "tv" is here directly proportional to the resistor 7a and can be adjusted via the same will.

Wird nun bei einem Verzögerungsglied 3 gemäß dieser abgeänderten Schaltung nach Fig. 2 die Brücke zwischen den Punkten 20, 21 aufgetrennt und der Punkt 20 mit dem Ausgang eines an sich bekannten Differenzverstärkers verbunden, an dessen Eingang eine Spannung "U" anliegt, so ist die Verzögerungszeit tv" des Verzögerungsgliedes 3 proportional der angelegten Spannung "U". Eine Umschaltung der Verstärker-Gegenkopplung bewirkt dabei eine Meßbereichsumschaltung.Is now with a delay element 3 according to this modified circuit According to FIG. 2, the bridge between points 20, 21 and point 20 are separated connected to the output of a known differential amplifier, at which If a voltage "U" is applied to the input, then the delay time tv "of the delay element is 3 proportional to the applied voltage "U". Switching the amplifier negative feedback causes the measuring range to be switched over.

Bei der Anordnung gemäß der Fig. 1 werden nun die beiden in ihrem Aufbau erläuterten Impulsgeber 1, 2 so eingestellt, daß die abzugebenden Impulse die gleiche Breite "t" besitzen. Dabei muß die Taktzeit "T" des Impulsgebers 2 kleiner als die Taktzeit "" des Impulsgebers 1 sein. Ferner darf die Verzögerungszeit "tv" des Verzögerungsgliedes 3 nicht kleiner als die Impulsbreite t und nicht größer als die Taktzeit "T" des Impulsgebers 1 sein, da sonst keine einwandfreie Arbeitsweise dieser Schaltungsanordnung möglich ist.In the arrangement according to FIG. 1, the two are now in their Structure explained pulse generator 1, 2 set so that the pulses to be emitted have the same width "t". The cycle time "T" of the pulse generator 2 must be shorter than the cycle time "" of the pulse generator 1. Furthermore, the delay time "tv" of the delay element 3 is not smaller than the pulse width t and not larger than the cycle time "T" of the pulse generator 1, otherwise it will not work properly this circuit arrangement is possible.

Durch ein von einem Schalter 22 ausgelöstes Startsignal wird ein Flip-Flop 23 aus seiner Ruhelage in seine Startlage gekippt. Dadurch wird einerseits das Verzögerungsglied 3 und andererseits der Impulsgeber 1 freigegeben, der'mit der Abgabe von Impulsen beginnt. Ferner wird durch das Flip-Flop 23 ein Und-Gatter 24 vorbereitet, so daß die von dem abgeschalteten Impulsgeber 1 abgegebenen Impulse über einen bekannten Impulsformer 25 in einen Zähler 26 eingespeist werden.A start signal triggered by a switch 22 becomes a flip-flop 23 tilted from its rest position to its starting position. On the one hand, this becomes the delay element 3 and on the other hand the pulse generator 1 released, der'mit the delivery of pulses begins. Furthermore, an AND gate 24 is prepared by the flip-flop 23, so that the pulses emitted by the switched off pulse generator 1 via a known one Pulse shaper 25 are fed into a counter 26.

Nach dem Ablauf der eingestellten bzw. durch eine angelegte Spannung bestimmten Verzögerungszeit des Verzögerungsgliedes 3 wird auch der Impulsgeber 2 freigegeben, der nun ebenfalls mit der Abgabe von Impulsen beginnt. Durch die unterschiedlichen Taktzeiten "g" der beiden Impulsgeber 1, 2'und die verzögerte Weitergabe des- S.tartimpulses an den Impulsgeber 2 bedingt, besteht zwischen den abgegebenen Impulsen der beiden Impulsgeber 1, 2 eine Phasenverschiebung, die sich infolge der unterschiedlichen Taktzeiten "D" der beiden Impulsgeber 1, 2 mit Redem in'den Zähler 26 eingespeicherten Impuls verringert. Die von den Impulsgebern 1, 2 abgegebenen Impulse werden einem Und-Gatter 27 zugeführt.After the set voltage or an applied voltage has elapsed certain delay time of the delay element 3 is also the pulse generator 2 released, which now also begins to deliver pulses. Through the different cycle times "g" of the two pulse generators 1, 2 'and the delayed Transmission of the start pulse to the pulse generator 2 conditionally exists a phase shift between the pulses emitted by the two pulse generators 1, 2, due to the different cycle times "D" of the two pulse generators 1, 2 with speech in'den counter 26 pulse stored. The ones from the initiators 1, 2 emitted pulses are fed to an AND gate 27.

Sobald nun die Phasenverschiebung zwischen den Impulsen der beiden Impulsgeber 1, 2 "Null" oder annähernd "Null" ist, d. h ., daß die beiden Impulse zeitlich zusammentreffen, ist die Und-Bedingung am Und-Gatter 27 erfüllt. Dadurch wird das Plip-Plop 23 wieder in seine Ruhelage gekippt. Die Impulsgeber 1, 2 sind nun gesperrt und das Verzögerungsglied 3 ist nun für den nächsten Start vorbereitext.As soon as the phase shift between the pulses of the two Pulse generator 1, 2 is "zero" or approximately "zero", i.e. that is, the two pulses coincide in time, the AND condition at the AND gate 27 is fulfilled. Through this the Plip-Plop 23 is tilted back into its rest position. The pulse generators 1, 2 are now locked and the delay element 3 is now ready for the next start.

Die in dem~Zähler 26 eingespeicherte Impulszahl ist nun direkt proportional der Verzögerungszeit "tv" des Verzögerungsgliedes 3 und gibt beispielsweise bei dem Anlegen einer Spannung "U" an den Punkt 20 gemäß der Schaltung nach Fig. 2 die Größe dieser Spannung an.The number of pulses stored in the counter 26 is now directly proportional the delay time "tv" of the delay element 3 and is, for example, at the application of a voltage "U" to the point 20 according to the circuit of FIG Size of this tension.

Wie bereits ausgeführt, darf die Verzögerungszeit "tv" des Verzögerungsgliedes 3 bestimmte Grenzwerte nicht unter- bzw.As already stated, the delay time "tv" of the delay element is allowed 3 do not fall below or fall below certain limit values

überschreiten, ohne daß Fehlmessungen auftreten. Durch entsprechende Dimensionierung bzw. entsprechendes Justieren des Verzögerungsgliedes 3 wird erreicht, däß die Verzögerungszeit "tv" nicht kleiner als die Impulsbreite "t" ist. Um anzuzeigen, wenn die Verzögerungszeit "tv" größer als die Taktzeit "T" des Impulsgebers 1 ist, werden die Impulse des Impulsgebers 1 einem weiteren Und-Gatter 28 zugeführt, das einen negierten Eingang zum Verzögerungsglied 3 besitzt. Solange nun die Verzögerungszeit "tv" des Verzögerungsgliedes 3 nicht abgelaufen ist, ist das Und-Gatter 28 vorbereitet.exceeded without incorrect measurements occurring. Through appropriate Dimensioning or appropriate adjustment of the delay element 3 is achieved, that the delay time "tv" is not less than the pulse width "t". To show, if the delay time "tv" is greater than the cycle time "T" of the pulse generator 1, the pulses of the pulse generator 1 are fed to a further AND gate 28, the has a negated input to the delay element 3. As long as the delay time "tv" of the delay element 3 has not expired, the AND gate 28 is prepared.

Kommt innerhalb der Verzögerungszeit tv" ein Impuls zudem Und-Gatter 28, wird ein Plip-Plop 29 gesetzt, das die Bereichsüberschreitung der Anordnung anzeigt.If there is a pulse in addition to the AND gate within the delay time tv " 28, a Plip-Plop 29 is set indicating the overrange of the arrangement indicates.

Die vorstehend beschriebene Schaltungsanordnung ist infolge des Aufbaues der Impulsgeber 1, 2 mit extremen Impulsverhältnissen in vorteilhafter Weise als Zeitglied für sehr lange Verzögerungszeiten verwendbar. Die Impulse des Impulsgebers t werden hierbei nicht mehr einzeln gezählt bzw.The circuit arrangement described above is due to the structure the pulse generator 1, 2 with extreme pulse ratios in an advantageous manner than Timing element can be used for very long delay times. The impulses of the pulse generator t are no longer counted individually or

ausgenutzt. Das Und-Gatter 24, der Impulsformer 25 und der Zähler 26 können entfallen. Die Verzögerungszeit "tv" der Schaltungsanordnung wird vom Startimpuls am Eingang des Flip-Flopes 23 bis zum Ausgangsimpuls am Und-Gatter 27 definiert.exploited. The AND gate 24, the pulse shaper 25 and the counter 26 can be omitted. The delay time "tv" of the circuit arrangement is from Start pulse at the input of the flip-flop 23 to the output pulse at the AND gate 27 Are defined.

In Abänderung des erläuterten Ausführungsbeispieles ist es möglich,daß-der Koinzidenzimpuls des Und-Gatters 27 direkt auf die Steuereingänge des Impulsgebers 1 und des Verzögerungsgliedes 3 als neues Startsignal gegeben wird. Dadurch wird die Umwandlung von Analogwerten in Digitalwerte so lange wiederholt, bis das Flip-Flop 23 durch ein externes Signal in seine Ruhelage gekippt wird.In a modification of the exemplary embodiment explained, it is possible that the Coincidence pulse of the AND gate 27 directly to the control inputs of the pulse generator 1 and the delay element 3 is given as a new start signal. This will the conversion of analog values into digital values is repeated until the flip-flop 23 is tilted into its rest position by an external signal.

Claims (9)

P a t e n t a n s p r ü c h eP a t e n t a n s p r ü c h e Schaltungsanordnung zur Umwandlung eines Analogwertes in einen Digitalwert in Form einer Reihe von Impulsen, deren Anzahl der Größe des Analogwertes entspricht, dadurch gekennzeichnet, daß zwei schaltbare Impulsgeber (1, 2) vorzugsweise geringfügig miteinander differierender Impulsfrequenzen ein die Koinzidenz von Impulsen ermittelndes Und-Gatter (27) speisen, daß sie zur Vornahme der Umwandlung durch ein gemeinsames Signal startbar sind, das dem zweiten Impulsgeber (2) über ein Verzögerungsglied (3) zugeführt wird, dessen Verzögerungszeit funktionell vom Analogwert abhängt und daß die vom Einschalten des ersten Impulsgebers (1) bis zum Auftreten des Koinzidenzimpulses bewirkten Impulse zur Auswertung gelangen.Circuit arrangement for converting an analog value into a digital value in the form of a series of pulses, the number of which corresponds to the size of the analog value, characterized in that two switchable pulse generators (1, 2), preferably slightly pulse frequencies differing from one another a determining the coincidence of pulses AND gates (27) feed that they are used to make the conversion through a common Signal can be started, which the second pulse generator (2) via a delay element (3), the delay time of which is functionally dependent on the analog value and that from switching on the first pulse generator (1) to the occurrence of the coincidence pulse caused impulses arrive for evaluation. 2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e.n n z e i c h n e t daß der Koinzidenzimpuls des Und-Gatters (27) die Abschaltung der Impulsgeber (1, 2) bewirkt. 2. Circuit arrangement according to claim 1, d a d u r c h g e k e.n n z e i c h n e t that the coincidence pulse of the AND gate (27) disconnects the Pulse generator (1, 2) causes. 3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß dem ersten Impulsgeber (1) ein Und-Gatter (27) nachgeordnet ist, das mit dem Startsignal vorbereitet und mit dem Koinzidenzimpuls gesperrt wird.3. Circuit arrangement according to Claims 1 and 2, characterized in that that the first pulse generator (1) is followed by an AND gate (27) that is connected to the The start signal is prepared and blocked with the coincidence pulse. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Koinzidenzimpuls des Und-Gatters (27) als neues Startsignal auf den Steuereingang des ersten Impulsgebers (1) und des Verzögerungsgliedes (3) gegeben wird.4. Circuit arrangement according to claim 1, characterized in that the coincidence pulse of the AND gate (27) as a new start signal to the control input the first pulse generator (1) and the delay element (3) is given. -5. Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß eine Überwachungsvorrichtung (28, 29) vorgesehen ist, der das verzögerte Startsignal, sowie die Impulse des ersten Impulsgebers (1) zugeführt werden und die ein Warnsignal abgibt, wenn ein Schaltsignal vor Auftreten des verzögerten Startsignales eintrifft.-5. Circuit arrangement according to Claims 1 to 4, characterized in that that a monitoring device (28, 29) is provided, which the delayed start signal, as well as the pulses of the first pulse generator (1) are supplied and a warning signal emits if a switching signal arrives before the delayed start signal occurs. 6. Schaltungsanordnung nach Anspruch 5, d a d u r c h g e k e n n a e i c h n e t , daß die Überwachungsvorrichtung aus einem Und-Gatter (28) und einem Flip-Flop (29) gebildet ist.6. Circuit arrangement according to claim 5, d a d u r c h g e k e n n a e i c h n e t that the monitoring device consists of an AND gate (28) and a flip-flop (29) is formed. 7. Schaltungsanordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß jeder Impulsgeber (1, 2) durch einen Miller-Integrator gebildet ist, der durch einen Impedanzwandler (8, 9), eine Kippstufe (10, 11) mit Spannungsteiler (12, 13, 14) und eine Rückkopplung (15) mit Haltekreis (16, 17) für die Kippstufe (10, 11) erweitert ist.7. Circuit arrangement according to claims 1 to 6, characterized in that that each pulse generator (1, 2) is formed by a Miller integrator by an impedance converter (8, 9), a flip-flop (10, 11) with a voltage divider (12, 13, 14) and a feedback (15) with holding circuit (16, 17) for the flip-flop (10, 11) is expanded. 8. Schaltungsanordnung nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß das Verzögerungsglied (3) aus einem durch einen Impedanzwandler (8, 9) und eine Kippstufe (10, 11) mit Spannungsteiler (12, 13, 14) erweiterten Miller-Integrator besteht.8. Circuit arrangement according to claims 1 to 7, characterized in that that the delay element (3) consists of one through an impedance converter (8, 9) and one Trigger stage (10, 11) with voltage divider (12, 13, 14) extended Miller integrator consists. 9. Schaltungsanordnung nach Anspruch 7, da d u r c h g e k e n n z e i c h n e t daß die Taktzeit der Impulsgeber (1, 2) durch Anlegen einer Spannung steuerbar ist.9. Circuit arrangement according to claim 7, since d u r c h g e k e n n z e i c h n e t that the cycle time of the pulse generator (1, 2) by applying a voltage is controllable.
DE19712122193 1971-05-05 1971-05-05 Circuit arrangement for converting an analog value into a digital value Pending DE2122193A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19712122193 DE2122193A1 (en) 1971-05-05 1971-05-05 Circuit arrangement for converting an analog value into a digital value
NL7203617A NL7203617A (en) 1971-05-05 1972-03-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712122193 DE2122193A1 (en) 1971-05-05 1971-05-05 Circuit arrangement for converting an analog value into a digital value

Publications (1)

Publication Number Publication Date
DE2122193A1 true DE2122193A1 (en) 1972-11-16

Family

ID=5806918

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712122193 Pending DE2122193A1 (en) 1971-05-05 1971-05-05 Circuit arrangement for converting an analog value into a digital value

Country Status (2)

Country Link
DE (1) DE2122193A1 (en)
NL (1) NL7203617A (en)

Also Published As

Publication number Publication date
NL7203617A (en) 1972-11-07

Similar Documents

Publication Publication Date Title
DE10321200B3 (en) Apparatus and method for calibrating R / C filter circuits
DE3132980A1 (en) ELECTRONIC TIMER
DE2708278A1 (en) DEVICE FOR MEASURING TIME INTERVALS
EP0541878B1 (en) Delta sigma analog to digital converter
DE2163971B2 (en) Circuit for digital frequency setting of an oscillator
DE2041350A1 (en) Converter for converting a frequency into direct current
DE2156766C3 (en) Pulse duration measuring device
DE2946000C2 (en) Integrating analog-digital converter circuit
DE2449016A1 (en) AC network internal resistance measuring device - based on principle of voltage drop caused by load impedance
DE2822509C3 (en) Measuring circuit arrangement for measuring analog electrical quantities and analog physical quantities
DE69101438T2 (en) ANALOG DIGITAL CONVERTER.
DE2122193A1 (en) Circuit arrangement for converting an analog value into a digital value
DE2547746C3 (en) Device for forming the arithmetic mean value of a measured variable
DE2725618C3 (en) Device for measuring the integral of a time-dependent physical quantity
DE1298546C2 (en) PROCEDURE AND ARRANGEMENT FOR ANALOG-DIGITAL IMPLEMENTATION
DE2504138A1 (en) NON-LINEAR ANALOG / DIGITAL CONVERTER
DE3118618C2 (en) Method and circuit for measuring the time interval between first and second, in particular aperiodic, signals
DE2057856A1 (en) Circuit arrangement for converting an electrical voltage into a frequency proportional to the voltage
DE1238068B (en) Procedure for voltage-frequency conversion
DE2423061C2 (en) Circuit arrangement for delaying and increasing the edge of pulses for integrated circuits
DE1516325A1 (en) Digital measuring device for the precise determination of measured quantities
DE2500154C3 (en) Method and device for the digital display of electrical measurement and / or test values
DE3742443A1 (en) Circuit arrangement for digitising an analog signal
DE2731642A1 (en) Triple slope A=D converter system - has first and second integrations occurring in same direction and uses counting interrupt gate
DE2254759A1 (en) DEVICE FOR AUTOMATIC TIMING IN A TIME INTERVAL MEASURING DEVICE