DE2118213B2 - Monolithic integrated semiconductor circuit - has planar transistor structure as constant current source transistor base zone surrounded by auxiliary collector zone - Google Patents
Monolithic integrated semiconductor circuit - has planar transistor structure as constant current source transistor base zone surrounded by auxiliary collector zoneInfo
- Publication number
- DE2118213B2 DE2118213B2 DE19712118213 DE2118213A DE2118213B2 DE 2118213 B2 DE2118213 B2 DE 2118213B2 DE 19712118213 DE19712118213 DE 19712118213 DE 2118213 A DE2118213 A DE 2118213A DE 2118213 B2 DE2118213 B2 DE 2118213B2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- planar transistor
- transistor structure
- planar
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000000149 penetrating effect Effects 0.000 claims abstract 2
- 238000002955 isolation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000002800 charge carrier Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Die Erfindung betrifft eine monolithisch integrierte Halbleiterschaltung mit der im Oberbegriff des Anspruchs 1 angegebenen Ausbildung.The invention relates to a monolithically integrated semiconductor circuit with the preamble of the claim 1 specified training.
Eine derartige Halbleiterschaltung, welche in der Fachwelt auch als »Strombank« bezeichnet wird, war bereits aus der DT-OS 19 11 934 bekannt. Bezüglich der Vorteile und Anwendungsmöglichkeiten wird auf diese Vorveröffentlichung verwiesen.Such a semiconductor circuit, which is also referred to as a "power bank" in the specialist world, was already known from DT-OS 19 11 934. With regard to the advantages and possible applications, this Referenced prior to publication.
Bei der Verwendung einer solchen als Konstantstromquelle verwendeten Planartransistorstruktur tritt insbesondere bei digital betriebenen monolithisch integrierten Halbleiterschaltungen das Problem der Sättigung auf. Infolge der Sättigung kommt nämlich der Kollektor-Basis-pn-Übergang in Flußrichtung, so daß der Eingangswiderstand sehr klein wird. Dadurch kann sich der Wert der Referenzspannung, der durch den Stellwiderstand eingestellt wird, ändern, so daß sich die Ströme der weiteren Planartransistorelcmente und damit die Arbeitspunkte der zu versorgenden aktiven Schaltungselemente ändern. Es ist daher erwünscht, die als Konstantstromquelle verwendete Planartransistorstruktur, welche bei dem Betrieb des zu versorgenden aktiven Schaltungselementes in den Sättigungszustand kommen kann derartig abzuwandeln, daß der Wert des Eingangswiderstandes im Sättigungsfall auf einen solchen Wert erhöht ist, daß die Ströme in den weiteren als Konstanstromquelle verwendeten Planartransistorelemenien konstant bleiben.When using such a planar transistor structure used as a constant current source occurs especially with digitally operated monolithically integrated semiconductor circuits the problem of Saturation on. As a result of the saturation namely the collector-base pn-junction comes in the flow direction, so that the input resistance becomes very small. This can change the value of the reference voltage, which is determined by the Variable resistor is set, change, so that the currents of the other planar transistor elements and thus changing the operating points of the active circuit elements to be supplied. It is therefore desirable that the planar transistor structure used as a constant current source, which is involved in the operation of the active circuit element in the saturation state can be modified in such a way that the value of the Input resistance in the case of saturation is increased to such a value that the currents in the other planar transistor elements used as a constant current source stay constant.
Dieses Problem der Erhöhung des Eingangswiderstandes einer als Konstantstromquelle verwendeten Planartransistorstruktur, welche beim Betrieb in den Sättigungszustand kommen kann, wird bei der monolithisch integrierten Halbleiterschaltung gemäß dem Oberbegriff des Anspruchs 1 erfindungsgemäß durch die im kennzeichnenden Teil dieses Anspruchs 1 angegebene Ausbildung gelöst.This problem of increasing the input resistance of a used as a constant current source Planar transistor structure, which can become saturated during operation, becomes monolithic in the case of the semiconductor integrated circuit according to the preamble of claim 1 according to the invention the specified in the characterizing part of this claim 1 training solved.
Aus der DT-OS 20 16 760 war zwar bekannt, die bei Sättigung eines Planartransistorelements in einer monolithisch integrierten Halbleiterschaltung auftretende Minoritätsladungsträgerinjektion von der Basiszone in die Kollektorzone vor dem Eintreten in das Substrat mittels einer Hilfskollektorzone abzuleiten, lu Die Vorveröffentlichung behandelt aber nicht das Problem der Sättigung einer als Konstantstromquelle verwendeten Planartransistorstruktur einer Reihe von weiteren als Konstantstromquellen verwendeten Planartransistorelementen, deren Emitter- und Basiszonen parallel geschaltet sind und von denen ein Planartransistorelement zusammen mit einem Stellwiderstand als Referenzspannungsquelle für die übrigen Planartransistorelemente und die Planartransistorstruktur dient und beim Betrieb in den Sättigungszustand kommen kann. Die Vorveröffentüchung gibt auch keine Anregung, die Hilfskollektorzone mit der Emitterzone der betreffenden Planartransistorstruktur elektrisch zu verbinden.From DT-OS 20 16 760 it was known that when a planar transistor element is saturated in a monolithically integrated semiconductor circuit occurring minority charge carrier injection from the base zone to divert into the collector zone before entering the substrate by means of an auxiliary collector zone, lu The prior publication does not deal with the problem of the saturation of a constant current source used planar transistor structure of a number of further planar transistor elements used as constant current sources, whose emitter and base zones are connected in parallel and one of which is a planar transistor element together with a variable resistor as a reference voltage source for the remaining planar transistor elements and the planar transistor structure is used and can come into saturation during operation. The pre-publication also gives no suggestion that To electrically connect auxiliary collector zone to the emitter zone of the relevant planar transistor structure.
Die Erfindung wird im folgenden anhand der Zeichnung erläutert, in der dieThe invention is explained below with reference to the drawing in which the
Fig. 1 die Schaltung mit einer Reihe von als Konstantstromquellen verwendeten Transistorelementen zeigt, von der die Erfindung ausgeht, die1 shows the circuit with a number of transistor elements used as constant current sources shows, from which the invention is based, the
Fig. 2 ausschnittssweise im Schnitt senkrecht zur Oberfläche einer Halbleiterplatte ein bekanntes als JO Konstantstromquelle verwendetes Planartransistorelement einer monolithisch integrierten Halbleiterschaltung zeigt, dieFIG. 2 shows a detail, in section perpendicular to the surface of a semiconductor plate, of a known as JO constant current source used planar transistor element of a monolithically integrated semiconductor circuit show the
Fig. 3 ein Ersatzschaltbild des Planartransistorelementes im Hinblick auf das der Erfindung zugrundelie-J5 gende Problem, die3 shows an equivalent circuit diagram of the planar transistor element With regard to the problem underlying the invention, the
Fig.4 als Ausschnitt im Schnitt senkrecht zu einem plattenförmigen Halbleiterkörper die Planartransistorstruktur der monolithisch integrierten Halbleiterschaltung nach der Erfindung, die4 as a detail in section perpendicular to a plate-shaped semiconductor body, the planar transistor structure of the monolithically integrated semiconductor circuit according to the invention that
F i g. 5 das Ersatzschaltbild der Planartransistorstruktur gemäß der F i g. 4 und dieF i g. 5 shows the equivalent circuit diagram of the planar transistor structure according to FIG. 4 and the
F i g. 6 schematisch den Gang des Eingangswiderstandes in Abhängigkeit vom Kollektorstrom im Sättigungsbereich bei einer Planartransistorstruktur gemäß der Fig.2 im Vergleich zu einer Planartransistorstruktur gemäß der F i g. 5 betreffen.F i g. 6 schematically shows the input resistance as a function of the collector current in the saturation range in a planar transistor structure according to FIG 2 in comparison to a planar transistor structure according to FIG. 5 concern.
Die Erfindung geht also aus von der Schaltung einer sogenannten »Strombank« gemäß der Fig. 1, wie sie aus der bereits erwähnten DT-OS 19 11 934 bekannt so war. Diese »Strombank« besteht aus einer Reihe von möglichst gleichartigen Transistorelementen T\ ... Tn, deren Emitter- und Basiszonen parallel geschaltet sind und von denen ein Planartransistorelement Γι zusammen mit einem Stellwiderstand Ru als Referenzspannungsquelle für die übrigen Planartransistorelemente T^ ...Tn dient. Unter diesen soll sich eine Planartransistorstruktur befinden, welche beim Betrieb in den Sättigungszustand kommen kann.The invention is thus based on the circuit of a so-called “current bank” according to FIG. 1, as it was known from the DT-OS 19 11 934 already mentioned. This "current bank" consists of a number of transistor elements T \ ... T n of the same type as possible, the emitter and base zones of which are connected in parallel and of which a planar transistor element Γι together with a variable resistor Ru as a reference voltage source for the other planar transistor elements T ^ ... T n serves. A planar transistor structure should be located below these, which can come into saturation during operation.
Die Erfindung findet natürlich in gleicher Weise auch bo ihre Anwendung, wenn weitere oder auch sämtliche der Planartransistorelemente T2... Tn in den Sättigungszustand kommen können. Zur Vereinfachung des Wesens der Erfindung wird aber angenommen, daß nur eine Planartransistorstruktur der Reihe T1...Tn beim Betrieb b5 in den Sättigungszustand kommen kann.The invention is of course also used in the same way when further or also all of the planar transistor elements T 2 ... T n can come into the saturation state. To simplify the nature of the invention, however, it is assumed that only one planar transistor structure of the series T 1 ... T n can come into the saturation state during operation b5.
Die Lastwiderstände RLi ... Ru bedeuten zu versorgende aktive Schaltungselemente, beispielsweise Transistoren von noch weiteren integrierten Schal-The load resistances R L i ... Ru mean active circuit elements to be supplied, for example transistors of even further integrated switching
»■ heiten der monolithisch integrierten Schaltung. h Schaltungseinheiten können beispielsweise bi-S°K-1 Multivibratoren sein. In diesem Zusammenhang bemerken, daß die Verwendung einer Planartran-'SlZU truktur nach der Erfindung insbesondere bei 5 sislor,en 5Chaltungseinheiten vorteilhaft ist, da die m!· Uungselemente solcher Schaltungseinheiten besonj häufig in den Sättigungsbereich kommen können, η Stellwiderstand Ri.\ des ersten Transistorelements rder Reihe dient zur Einsteilung der Spannung der Rpferenzspani.ungsquelle, welche dieser Stellwider-1 mit dem Transistorelement T, bildet. In der -"haltung gemäß der Fig. 1 sind noch die Emittcr- ^dersländc r„ ... rea eingezeichnet, deren Wert im»■ units of the monolithic integrated circuit. The circuit units can, for example, be bi- S ° K-1 multivibrators. In this connection it should be noted that the use of a planar crane structure according to the invention is particularly advantageous in the case of 5 sislor, en 5 C holding units , since the switching elements of such circuit units can particularly frequently reach the saturation range, η variable resistance Ri. of the first transistor element r of the series is used to adjust the voltage of the reference voltage source, which this variable resistor-1 forms with the transistor element T. In the - "position according to FIG. 1, the emitter countries r" ... r ea are drawn, their value in
>ntlichen durch das Produkt des Stromverstär- i->> nlichen by the product of the current amplifier i->
Siswerte!» χ mit AT-V1. gegeben ist, wenn kein zusät/-Siswerte! " χ with AT-V 1 . is given if no additional / -
,,'er Emitter«-idersiand vorgesehen ist, dessen Wen"'he emitter" -idersiand is provided whose whom
-h berücksichtigt werden muß. Bei Fehlen eines sol--h must be taken into account. In the absence of a
Tn zusätzlichen Emitttrwiderstandes ist der Emitier-Tn additional emitter resistance is the emitting
A rstand r,- gegeben durch das Produkt des Stromver- :>o ^arkungswet-res^A in Emitterschaltung mit kT/l„ wobei 1-die BoHzmann-Konstante. Tdie absolute Temperatur d /-der Emittersirom bedeuten. Diese Beziehung ist A rstand r, - given by the product of the Stromver-:> o ^ arkungswet-res ^ A in emitter circuit with kT / l " where 1-the BoHzmann constant. T means the absolute temperature d / -the emitter sirom. This relationship is
S\n einer monolithisch integrierten Halbleiterschal- y, tune können die Transistoren T, ... Tn in Form von Planartransistorelementen gemäß der F i g. 2 aisgeführt werden. In der Fig. 2. welche ausschnittsweise den Schnitt senkrecht zur Oberfläche der Halbleiterplatte einer solchen monolithisch integrierten Halbleiterschal· κ S \ n of a monolithically integrated semiconductor shell y, tune the transistors T, ... T n in the form of planar transistor elements according to FIG. 2 are performed. In FIG. 2, which shows the section perpendicular to the surface of the semiconductor plate of such a monolithically integrated semiconductor shell κ
ng zeigt, bedeutet 1 den Halbleitergrundkörper des einen Leitungstyps, auf dem die epitaktische Schicht 2 des anderen Leitungstyps aufgebracht ist, welche von einer Isolierringzone 3 vom Leitungstyp des Grundkörners durchdrungen ist. Damit entsteht die durch eine j nn-Übergangsfläche gegen den Halbleitergrundkörper und die übrigen Halbleiterelemente der Halbleiterschaltung gleichstrommäßig getrennte Kollektorzone 5. in die die Basiszone 8, die Emitterhone 6 und die Kollektorkontaktzone 7 vom Leitungstyp der Kollektorzone eingesetzt sind. Die eingetragenen Leitfähigkeiten sollen lediglich die relativen Bezüge veranschaulichen. Die bei Planarelementen vorhandene Oxidschicht ist fortgelassen. Die Anschlüsse an den Zonen, welche normalerweise als die Elektroden der Zonen kontaktierende Leitbahnen auf der Oxidschicht angeordnet sind, sind in Form von Drahtenden angedeutet.ng ze IGT, 1 denotes the semiconductor body of one conductivity type on which the epitaxial layer 2 of the other conductivity type is applied, which is penetrated by a Isolierringzone 3 of the conductivity type of the base Korner. This creates the collector zone 5, which is separated by direct current from the semiconductor base body and the other semiconductor elements of the semiconductor circuit, in which the base zone 8, the emitter tubes 6 and the collector contact zone 7 of the conductivity type of the collector zone are inserted. The entered conductivities are only intended to illustrate the relative references. The oxide layer present in planar elements has been omitted. The connections to the zones, which are normally arranged on the oxide layer as interconnects making contact with the electrodes of the zones, are indicated in the form of wire ends.
Kommt nun ein als Planartransistorstruktur einer monolithisch integrierten Schaltung nach de; Erfindung verwendetes Planartransistorelement gemäß der Fi g. 2 in den Sättigungsbereich, so werden aus der Basiszone 8 Minoritätsladungsträger in die Kollektorzone 5 injiziert, da der pn-Übcrgang zwischen der Basiszone 8 und der Kollektorzone 5 in Flußrichtung kommt. Diese Minoritätsladungsträger werden teilweise von dem Grundkörper 1 und teilweise von der Isolierringzone 3 als Kollektor aufgenommen, fließen also über den Grundkörper 1 ab. Die Stromaufteilung der Minoritätsladungsträger richtet sich zunächst einmal nach dem Abstand des injizierenden pn-Übergangs der Basiszone 8 zu dem als Kollektor wirksamen pn-übergang zwischen der Kollektorzone 5 und der Isol-.crringzone bzw. dem GrundkoNow comes a planar transistor structure of a monolithic integrated circuit after de; invention used planar transistor element according to Fi g. 2 in the saturation area, the base zone becomes 8 Minority charge carriers injected into the collector zone 5, since the pn junction between the base zone 8 and the Collector zone 5 comes in the direction of flow. These minority charge carriers are partially taken from the base body 1 and partially absorbed by the insulating ring zone 3 as a collector, so flow over the base body 1 from. The current distribution of the minority charge carriers is initially based on the Distance between the injecting pn junction of the base zone 8 and the pn junction that acts as a collector between the collector zone 5 and the Isol-.crringzone or the basic co
Der größte Minoritätsladungsträgerstrom fließt über die engste Stelle der Kollektorzone 5. Diese Erscheinung kann in einem Ersatzschaltbild gemäß der F i g. durch einen parasitären Transistor Tp veranschaulicht werden, der parallel zum Eingang (Basiszone gegen Grundkörper) liegt und bei Sättigung der Planartransistorstruktur — im vorliegenden Beispiel mit einer pnp-Slruktur — in einen aktiven Bereich kommt. In diskret aufgebauten Planartranistoren ist der Eingangswiderstand in gesättigtem Zustand ungefähr gleich dem Emitierwiderstand. Bei monolithisch integrierten Halbleiterschaltungen mit einer Planartransisiorstruktur gemäß der Fig. 2 gilt dies nicht, da der parasitäre Transistor Tpdie Basiszone der Planartransistorstruktur zum Grundkörper und damit auch den Emitterwiderstand überbrückt.The largest minority charge carrier current flows over the narrowest point of the collector zone 5. This phenomenon can be seen in an equivalent circuit according to FIG. be illustrated by a parasitic transistor T p , which lies parallel to the input (base zone against base body) and when the planar transistor structure is saturated - in the present example with a pnp structure - comes into an active area. In discrete planar transistors, the input resistance in the saturated state is approximately equal to the emitting resistance. In the case of monolithically integrated semiconductor circuits with a planar transistor structure according to FIG. 2, this does not apply, since the parasitic transistor T p bridges the base zone of the planar transistor structure to the base body and thus also bridges the emitter resistance.
Die Planartransisiorsiruktur gemäß der F i g. 4 einer monolithisch integrierten Halbleiterschaltung nach der Erfindung unterscheidet sich von derjenigen der Fi g. 2 lediglich durch die Hilfskollektorzone 9. welche die Basiszone 8 an der freien Oberfläche 11 der epiiakiischen Schicht 2 umgibt und mit der Emitterzone 6 elektrisch unmittelbar und vorzugsweise ausschließlich verbunden ist, wie durch den Leiter 10 in tier F ι g. 4 veranschaulicht ist. Dieser Leiter 10 wird natürlich wie die anderen Verbindungen der monolithischen Halbleiterschaltung wie üblich in Form einer Leitbahn auf der teilweise zur Kontaktierung durchbrochenen Oxidschicht angeordnet.The planar transistor structure according to FIG. 4 one monolithically integrated semiconductor circuit according to the invention differs from that of the Fi g. 2 only through the auxiliary collector zone 9, which the base zone 8 on the free surface 11 of the epiiakiischen layer 2 surrounds and with the emitter zone 6 is electrically connected directly and preferably exclusively, as by the conductor 10 in tier F ι g. 4th is illustrated. This conductor 10 will of course like the other connections of the monolithic semiconductor circuit, as usual, in the form of an interconnect arranged in the partially perforated oxide layer for contacting.
Die Anordnung der Hilfskollektorzone 9 erfolgt unter den gleichen Gesichtspunkten, wie in der obengenannten DT-OS 20 16 760 beschrieben wurde. Dabei wird davon ausgegangen, daß diese Hilfskollektorzone 9 mit der Kollektorzone 5 und der Basiszone 8 der Planartransistorstruktur einen parasitären Lateraltransistor bildet. Dessen Λ-Wert ist zunächst einmal um so höher, je geringer der Abstand zwischen den beiden pn-Übergängen der lateralen Transistorstruktur ist. Ferner wird der Λ-Wert beeinflußt durch die Zwischens schicht 4 vom Leitungstyp der Kollektorzone 5 an der Grenzfläche zwischen dem Grundkörper 1 und der epitaktischen Schicht 2. Diese höher als die Kollektorzone dotierte Zwischenschicht 4 ergibt nämlich ein Drifthld, welches die Minoritätsladungsträger in der n Kollektorzone 5 in Richtung auf die freie Oberfläche 11 der epitaktischen Schicht 2 beschleunigt.The arrangement of the auxiliary collector zone 9 takes place under the same aspects as in the above DT-OS 20 16 760 was described. It is assumed that this auxiliary collector zone 9 with the collector zone 5 and the base zone 8 of the planar transistor structure form a parasitic lateral transistor forms. Its Λ-value is initially higher, the smaller the distance between the two is pn junctions of the lateral transistor structure. Furthermore, the Λ value is influenced by the in-between layer 4 of the conductivity type of the collector zone 5 at the interface between the base body 1 and the epitaxial layer 2. This intermediate layer 4 doped higher than the collector zone results in a Drifthld, which the minority charge carriers in the n collector zone 5 in the direction of the free surface 11 the epitaxial layer 2 accelerated.
Die Wirkungsweise einer Ausbildung nach der Erfindung ergibt sich anhand des Ersatzschaltbildes gemäß der Fig. 5. Im Gegensatz zum Ersatzschaltbild .-, gemäß der F ig. 3 ist der Kollektor des parasitären Transistors T„ nicht mit dem Grundkörper, sondern unmittelbar mit dem Emitter verbunden, so daß der Widerstand am Eingang E gegenüber der F ι g. 3 durch einen wesentlich größeren Wert, nämlich durch den -„> Emitterwiderstand rc gegeben ist. Der Kollektorstrom des parasitären Transistors T,, wird also über den Emitterwiderstand der Planartransistorstruktur Tgelei-The mode of operation of an embodiment according to the invention results from the equivalent circuit diagram according to FIG. 5. In contrast to the equivalent circuit diagram, according to FIG. 3, the collector of the parasitic transistor T "is not connected to the base body, but directly to the emitter, so that the resistance at the input E compared to FIG. 3 is given by a much larger value, namely by the - "> emitter resistance r c . The collector current of the parasitic transistor T ,, is thus via the emitter resistance of the planar transistor structure Tgelei-
tet.tet.
Je höher nun die Stromverstärkung λ diesesThe higher the current gain λ this
v-, parasitären Lateraltransistors Tp ist, desto höher wird der Widerstand über den Eingang f, da weniger Strom in den Grundkörper abtließen kann. Bei der monolithisch integrierten Halbleiterschaltung nach der Erfindung fällT nämlich der Eingangswidersland Rr der v-, parasitic lateral transistor T p , the higher the resistance across the input f, since less current can flow into the base body. In the monolithically integrated semiconductor circuit according to the invention, namely, the input contradiction Rr falls
ro Planartransistorstruktur bei Übersteuerung in den Sättigungsbereich gemäß der gestrichelten Kurve in Figo von dem Wert β ■ r, auf den Wert r„ während bei Vrrwendune eines normalen Planartransistorelements gemäß der Fi g. 2 sich ein Abfall auf wesentlich kleinerero planar transistor structure when overdriving into the saturation range according to the dashed curve in FIG. 1 from the value β r, to the value r, while when a normal planar transistor element according to FIG. 2 a drop to much smaller ones
„-, Werte gemäß der durchgezogenen Kurve in der F ig. ergibt. Bei einer monolithisch integrierten Halbleiterschaltung gemäß der Erfindung ist also die Gefahr des Zusammenbruchs der Referenzspannung selbst bei"-, values according to the solid curve in FIG. results. In a monolithically integrated semiconductor circuit according to the invention, the risk of Collapse of the reference voltage itself
mehreren als Konstantstromquelle verwendeten Planartransistorstrukturen vermieden, wenn diese in der angegebenen Weise geschaltet sind.several planar transistor structures used as a constant current source avoided if these are switched in the specified manner.
Eine solche Gefahr wäre insbesondere bei solchen Schaltstufen der integrierten Halbleiterschaltung gegeben, welche anstelle der Lastwiderstände Ri liegen und zeitweise abgeschaltet sind. Aufgrund des damit zu großSuch a risk would exist in particular in the case of switching stages of the integrated semiconductor circuit which are located instead of the load resistors Ri and are temporarily switched off. Because of it too big
werdenden Ri. besteht Gefahr, daß die als Konstantstromquelle verwendete Planartransistorstruktur in den Sättigungsbereich kommt und die Stabilisierung ausfällt. Durch Anwendung der Erfindung können gewisse Schaltungen in monolithisch integrierter Form besser realisiert werden bzw. werden erst möglich.becoming Ri., there is a risk that the Planartransistorstruktur used as a constant current source is in the saturation region and the stabilization fails. By using the invention, certain circuits can be better implemented in monolithically integrated form or are only possible.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712118213 DE2118213C3 (en) | 1971-04-15 | 1971-04-15 | Monolithically integrated semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712118213 DE2118213C3 (en) | 1971-04-15 | 1971-04-15 | Monolithically integrated semiconductor circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2118213A1 DE2118213A1 (en) | 1972-10-26 |
| DE2118213B2 true DE2118213B2 (en) | 1977-12-08 |
| DE2118213C3 DE2118213C3 (en) | 1978-08-17 |
Family
ID=5804750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712118213 Expired DE2118213C3 (en) | 1971-04-15 | 1971-04-15 | Monolithically integrated semiconductor circuit |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2118213C3 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3247006A1 (en) * | 1982-12-18 | 1984-06-20 | Telefunken electronic GmbH, 6000 Frankfurt | Integrated transistor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4032831C2 (en) * | 1990-10-16 | 1996-07-18 | Siemens Ag | Transistor arrangement for bipolar integrated semiconductor circuits |
-
1971
- 1971-04-15 DE DE19712118213 patent/DE2118213C3/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3247006A1 (en) * | 1982-12-18 | 1984-06-20 | Telefunken electronic GmbH, 6000 Frankfurt | Integrated transistor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2118213C3 (en) | 1978-08-17 |
| DE2118213A1 (en) | 1972-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3834841C2 (en) | Integrated arrangement in a substrate to avoid parasitic substrate effects | |
| DE1439922B2 (en) | SWITCHABLE SEMICONDUCTOR COMPONENT WITH A PNPN OR AN NPNP SEMICONDUCTOR BODY | |
| DE1906213A1 (en) | Current control circuit | |
| DE2257846B2 (en) | Integrated semiconductor arrangement for protection against overvoltage | |
| DE1589707B2 (en) | Temperature compensated Z diode arrangement | |
| DE1564048C3 (en) | Semiconductor switch for low switching voltages | |
| DE2625989A1 (en) | SEMICONDUCTOR ELEMENT | |
| DE2159592B2 (en) | Integrated semiconductor device | |
| DE2657293C3 (en) | Electrical circuit arrangement in transistor-transistor logic circuit (TTL) | |
| DE2852200C2 (en) | ||
| DE3017750C2 (en) | Semiconductor component of the planar-epitaxial type with at least one bipolar power transistor | |
| DE3206060A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
| DE2118213C3 (en) | Monolithically integrated semiconductor circuit | |
| DE2263075C3 (en) | Electrical power supply for a monolithically integrated semiconductor arrangement | |
| DE2614580C2 (en) | "I → 2 → L circuit" | |
| DE1439268B1 (en) | Integrated semiconductor circuit arrangement | |
| DE2816949B2 (en) | Monolithically integrated semiconductor arrangement and its use for the construction of a memory arrangement | |
| DE2237559A1 (en) | MONOLITHICALLY INTEGRATED VOLTAGE STABILIZATION CIRCUIT | |
| EP0413054B1 (en) | Input protection structure for integrated circuits | |
| DE3586535T2 (en) | TRANSISTOR ARRANGEMENT PROTECTED FROM BREAKTHROUGH. | |
| DE1948178A1 (en) | Temperature-stable monolithic circuit of a reference voltage source, especially for monolithic logic semiconductor circuits | |
| DE2541887B2 (en) | Monolithically integrated semiconductor circuit with a P L configuration | |
| DE2431523C3 (en) | Semiconductor voice path switching arrangement | |
| DE3038402C2 (en) | Semiconductor component | |
| DE2526309A1 (en) | SYMMETRICAL ARRANGEMENT FOR THE FORMATION OF A CONTROLLABLE AC RESISTOR |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| EHJ | Ceased/non-payment of the annual fee |