DE2102828C - Data receiver for distorted digital input signals - Google Patents

Data receiver for distorted digital input signals

Info

Publication number
DE2102828C
DE2102828C DE19712102828 DE2102828A DE2102828C DE 2102828 C DE2102828 C DE 2102828C DE 19712102828 DE19712102828 DE 19712102828 DE 2102828 A DE2102828 A DE 2102828A DE 2102828 C DE2102828 C DE 2102828C
Authority
DE
Germany
Prior art keywords
signal
circuit
output
value
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19712102828
Other languages
German (de)
Other versions
DE2102828B2 (en
DE2102828A1 (en
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
North American Rockwell Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North American Rockwell Corp filed Critical North American Rockwell Corp
Publication of DE2102828A1 publication Critical patent/DE2102828A1/en
Publication of DE2102828B2 publication Critical patent/DE2102828B2/en
Application granted granted Critical
Publication of DE2102828C publication Critical patent/DE2102828C/en
Expired legal-status Critical Current

Links

Description

Die Erfindung bezieht sich auf einen Empfänger zui Feststellung von digitalen Datenbits aus eine verzerrte Wellenform aufweisenden digitalen Datenbitsinformationen und Zwischensymbolinterferenzen enthaltenden Eingangssignalen, bestehend aus einem dem Empfang des Eingangssignais uicnenden Verzögerungselement, dessen Ausgangsklemmen jeweils durch eine Verzögerung von wenigstens einem Datenbitintervau voneinander gutrennt sind, ferner einem die verzögerten Eingangssignale und ein korrigiertes Systemausg: ngssignal empfangenden Korrekturkreis, einem die Ausgangssignale des Korrekturkreises aufnehmendem Addierer, einem Probenwerte der Amplitude des summierten Ausgangssignals des Addierers in Bitintervallen entnehmenden Probewertentnahrm Kreis, einem der Feststellung einer Über- oder Unterschreitung des Probewertsignals gegenüber einem bestimmten Amplitudenwert dienenden Schwellwertdetektors, welcher entsprechend der Feststellung des Korrekturkreises ein korrigiertes Systemausgangssignal zurückleitet.
Es sind bereits eine Anzahl von Verfahren bekannt.
The invention relates to a receiver for the detection of digital data bits from a distorted waveform having digital data bit information and inter-symbol interference containing input signals, consisting of a delay element for receiving the input signal, the output terminals of which are separated from each other by a delay of at least one data bit interval, and also a the delayed input signals and a corrected system output signal receiving correction circuit, an adder receiving the output signals of the correction circuit, a sample value taking sample values of the amplitude of the summed output signal of the adder in bit intervals, one serving to determine whether the sample value signal has exceeded or fallen below a certain amplitude value Threshold detector, which according to the determination of the correction circuit for a corrected system output signal returns.
A number of methods are already known.

31 431 4

um die bei niedrigen Übertragungsfrequenzen auf dem Eingangssignal r'(t) erzeugt sind und daß em Vw-around which are generated at low transmission frequencies on the input signal r '(t) and that em Vw-

Übertragungsweg auftretenden Verzerrungen zu korri- stärker vorgesehen ist, welcher diezum V='Transmission path occurring distortions is intended to be more correct, which leads to the V = '

gieren. Wenn beispielsweise die Kenndaten einer Über- gierten Signale mit einem vorgewählten Ve«™yaw. If, for example, the characteristics of a transferred signals with a preselected V e «™

tragungsleitung bekannt sind, dann ist es möglich, faktor G verstärkt, und daß der s«m£«™ ^1 transmission conduction is known, then it is possible to amplify factor G , and that the s « m £« ™ ^ 1

auftretende Entzerrungen durch eine entsprechende 5 Ausgangssignale des Verstärkers und der zum ι,occurring equalization by a corresponding 5 output signals of the amplifier and the to ι,

entgegengesetzte Vorverzerrung zu kompensieren. korrigierten Eingangssignale' «™™*j*j. Fest.to compensate for the opposite pre-distortion. corrected input signals' «™ ™ * j * j. Solid .

Dies bedeutet, daß das übertragene Signal so verzerrt Der erfindungsgemaße Empfanger dient ζ« rThis means that the transmitted signal is so distorted. The receiver according to the invention is used ζ «r

wird, daß das vorverzerrte Signal durch die auf der stellung digitaler Datenbits aus einem m[ seiner Vv'euenis that the predistorted signal by the on the position of digital data bits from a m [ its Vv'euen

Leitung auftretende Verz, rrung in ein Signal mit der form verzerrten Eingangssignal, .d« «Jj^* ^Line occurring delay in a signal with the shape distorted input signal,. d «« Jj ^ * ^

gewünschten Wellenfon., umgewandelt wird. Dieses to digitale Dateninformation und einejdesired wave phone., is converted. This to digital data information and a

Verfahren ist jedoch arf die Fälle begrenzt, in denen interferenz enthält. In einer ^°™ However, the method is arf limited to the cases where it contains interference. In a ^ ° ™

di Kdt d Übrtagungsleitung zeitlich kon form des Systems ist ein Tiefpaßdi Kdt d transmission line in accordance with the time of the system is a low-pass filter

Verfahren ist jedoch arf die Fälle begrenzt, in denen interferenz ent ^^ Method, however, the cases arf limited, in which interference ent ^^

die Kenndaten der Übertragungsleitung zeitlich kon- form des Systems ist ein Tiefpaßfilter J stand und bekannt sind welches die Rauschkomponenten aus demthe characteristics of the transmission line in accordance with the time of the system is a low-pass filter J stood and known what the noise components from the

Um die duS Vereögerungen auf einer über- Eingangssignal entfernt, dessen Frequenzen oterhrib tragungoleitung hervorgerufenen Verzerrungen zu 15 der Bandbreite des Empfängers 1^- Ρ^ΑΞί korrigieren, werden bei anderen Verfahren trans- Signal wird dann ^ d.e Verzogerun versale Entzerrer verwendet. Ein transversaler Ent- geleitet, welche das S.gnal um «n£ zerrer enthält eine Verzögerungsleitung mit Abgriffen Anzahl von Bitintervallen verz -ert.E.ne und eine Vielzahl Multiplizierschaltungen, von denen schaltung empfängt dann das ^"β jede zu einem einzelnen Abgriff der Verzögerungs- a° signal und das in seiner Wellenfom J leitung-gehört. Aber auch transversale Entzerrer sind fangene Signal zusammen mit eine.™ in ihrem Einsatz beschränkt, weil eine starke Ver- gangssignal, das von dem Ausgang des zerrung des Signals n^cht kompensiert werden kann, ,rückgekoppelt .st. ^korrekturschaltung ohne daß dabei gleichzeitig eine Dämpfung des dann das korrigierte Ausgangss.gnal des Empfangers Signals stattfindet, so daß die Gefahr besteht, daß das *s urn ein Korrektursignal zu schaff ^,welches den be. Signal im Rauschspektrum untergeht. Die Verwendung den bereits ausgewerteten Datenbus «fgetretenen von Dämpf un-sgliedern (s. beispielsweise deutsche Zwischensymbol.nterferenzen entspricht. Das auf diese Offenlesungsschnft 1487 784) scheint im übrigen Weise geschaffene Korrektursignal wird dann von auch deshalb ungünstig, weil mit denselben nur eine dem verzögerten und dem nicht verzögerten gefiterten stufenweise Einsfellung möglich ist. 3» Signal subtrahiert, um im wesentlichen d« gesamte.To the duS Vereögerungen au f a higher-removed input signal whose frequencies oterhrib tragungoleitung induced distortions to 15 of the bandwidth of the receiver 1 ^ - ^ Ρ ΑΞί correct, are trans with other methods signal is then d ^ .e-caps used Verzogerun equalizer. A transversal diverter, which contains the signal by « n £ distorter, contains a delay line with taps number of bit intervals, and a plurality of multiplying circuits, of which the circuit then receives the ^" β each to a single tap the delay a ° signal and the line-belongs in its waveform J. But also transversal equalizers are trapped signals together with a . ™ limited in their use, because a strong transient signal, which comes from the output of the distortion of the signal n ^ can be compensated, feedback .st. ^ correction circuit without at the same time an attenuation of the then corrected output signal of the receiver takes place, so that there is a risk that the * s to create a correction signal, which the be . Signal is lost in the noise spectrum. The use of the already evaluated data bus «fdeparted by attenuators (see, for example, German intermediate symbol. Interferences. The On this Offenlesungsschnft 1487 784) appears otherwise created correction signal is then unfavorable because with the same only a delayed and non-delayed filtering is possible step-by-step. 3 "signal subtracted by essentially d " entire.

Es ist ferner eine SchV.antrdnung bekannt (s. deut- · in den Signalen enthaltene ^1«^^1^ sehe Offenlegungsschrift I 762 361), bei welcher das ferenzen zu beseitigen wodurch ein *«1*α« korn-Impulsverhalten eines Übertragungskanals zur An- giertes, verzögertes und gefiltertes Signal Schaffen passung verwendet wird, um hieraus ein Korrektur- wird. Das teilweise korr.g.erte, unverzogerte. gefilterte signal abzuleiten, das-wenn es mit dem empfangenen 35 Signal wird dann um einen .Y0W*1^? ™"i Signal kombiniert wird - eine Wiedergewinnung der kungsfaktor verstärkt so daß die linearen Trennungen übertragenen Daten in weitgehend unverzerrter Form zwischen den verschiedenen Werten d» empfangenen ermöglicht. Hierbei vird eine Speicherung der vorher digitalen Datensignals auf einen Maximalwert e nempfLgenen, korrigierten Date, bits und eine Quer- gestellt werden. Mir* e.ner SummnicfatJung wird korrelation dieser gespeichert«! Bits mit den emp- 4<> dann das Ausgangss.gnal an dem V^^™*J?™ fangene" Signaler durchgeführt, um so das Impuls- teilweise korrigierten,gefilterten Signal summert. verhalte., des Übertragungskanals zu erhalten. Die Mittels einer die B.tfrequenz ablas»»den Abtast-Querkorreiation wird Hadurch erreicht, daß jedes der schaltung w.rd dM» d« AusglingsagM^ Sumimergerade empfangenen, abtasteten Datenbits mit dem schaltung abgetastet. Ein ^™"«"^*^ ™" vorher empfangenen konigierten Signal digital multi- 45 schließlich noch dazu verwendet, um das *™&*&- pliziert wird unu die i'rodukte über der Zeit integriert signal an der Summierscha »™8 ateftasten und werden. Hieraus wird dann ein Korrektursignal ab- festzustellen, ob das abgetastete Signal über oder geleitet, in dem die gemessenen Impulsiverte mit den unter einem vorbestimmten Wert liegt gespeicherten Daten multipliziert und die Produkte Die Erfindung wird nun in Verbindung; m> denThere is also a known SchV. Arrangement (see clearly contained in the signals ^ 1 «^^ 1 ^ see Offenlegungsschrift I 762 361), in which the referencing is to be eliminated whereby a *« 1 * α «grain impulse behavior of a The transmission channel is used to create a matched, delayed and filtered signal to create a correction. The partially corrected, undelayed. filtered signal to derive that-if it is with the received 35 signal then around a .Y 0 W * 1 ^? ™ "i signal is combined - a recovery of the gain factor is amplified so that the linear separations enable transmitted data to be received in largely undistorted form between the various values d» and a cross. The correlation of this is stored with the received 4 <> then the output signal at the V ^^ ™ * J? ™ signaler, so that Impulse- partially corrected, filtered signal hums. behave. to get the transmission channel. The agent of the B.tfrequenz ablas »» the scan Querkorreiation Hadurch is achieved that each of the circuit w.rd dM "d" AusglingsagM ^ Sumimergerade received abtasteten data bits sampled with the circuit. A ^ ™ "« "^ * ^ ™" previously received converted signal digital multi-45 finally used to convert the * ™ & * & - is unu the i'products integrated over the time signal at the summing switch ™ 8 From this, a correction signal is then used to determine whether the scanned signal is over or passed by multiplying the measured pulse values with the data stored below a predetermined value and the products

summiert werden. Dieses Korrektursignal wird dann 5» Zeichnungen im einzelnen 1^eschreben. 1Hierbei sind von einem empfangenen Signal subtrahiert, um ein mit denselben Bezugszeichen dieselben Teile be Korrektursignal zu bilden, das das Ausgangssignal zeichnet. Es zeigt Qv^temimnulses mitcan be summed up. This correction signal will then write 5 »drawings in detail. 1Here are subtracted from a received signal to be a part having the same reference numerals To form a correction signal that plots the output signal. It shows Qv ^ temimnulses with

des Systems und das gespeicherte Signal darstellt. F ig. 1 eine Darstellung «^£*"™ριι|Μ8 mit of the system and the stored signal. Fig. 1 a representation «^ £ *" ™ ριι | Μ8 with

Im Hinblick auf diesen Stand der Technik ist es zugehörigen, zeitlichen ^««iher emp-Aufgabe der vorliegenden Erfindung, einen Empfänger 55 F . g. 2 eine bildliche DarsteUmig moghcher emp der eingangs genannter Art derart weiterzubilden, daß fangen« Signale »n einem Zwei-Ziffer-Zeitintervali selbst beim Auftreten von Zwischensymbolinter- vor einer Korrektur, ciimaie in einemIn view of this prior art, it is the associated, temporal purpose of the present invention to provide a receiver 55 F. G. 2 a pictorial representation of possible emplacements of the type mentioned in the introduction in such a way that "signals" start in a two-digit time interval even when intersymbol intervals occur before a correction, ciima i e in one

ferenzen eine sehr gute Signaltrennung möglich ist. F ig. 3 mögliche empfangene ^'e /n einemvery good signal separation is possible. Fig. 3 possible receive ne ^ 'e / in one

Erfindungsgemäß wird dies dadurch erreicht, daß Zwe.-Z.ffer-Ze.t.ntervall ™ch passeren enes Ie^us das Eingangssignal ebenfalls dem Korrekturkreis zu- 6q des Empfangen, der d^e durch ^er aus^rerteteThis is achieved in that Zwe.-Z.ffer-Ze.t.ntervall ™ ch p asseren enes Ie ^ us, the input signal also the correction circuit to-6q of the receiving, the d ^ e ^ by the present invention, it rertete from ^

hiert ist, wodurch zum Teil korrigierte verzögerte zögerungsschaltung fur den in F 1 g. 4 dargestellten Eingangssignaler'(t-T) und ein partiell korrigiertes- Empfanger,is hiert, whereby partially corrected delayed delay circuit for the in F 1 g. 4 input signals r '(tT) and a partially corrected receiver,

5 U 65 U 6

F i g. 7 eine graphische Darstellung der Empfangs- Gewöhnlich ergibt sich die größte »Intersymbol«F i g. 7 a graphical representation of the reception usually results in the largest "intersymbol"

Charakteristiken einer zweiten Ausführungsform, Störung, die die gerade ausgewertete Ziffer r/< beeinCharacteristics of a second embodiment, perturbation involving the digit r / < affect

F i g. 8 ein Blockschaltbild einer zweiten Empfänger- trächtigt, aus vorher ausgewerteten Ziffern </»_„ di-t F i g. 8 is a block diagram of a second receiver adversely from previously evaluated digits </ "_" di-t

ausführungsform, dt-3 usw. In einem Empfänger mit einer sehr niedriger embodiment , dt- 3 etc. In a receiver with a very low

F i g. 9 ein Blockschaltbild einer Schaltung in der 5 Fehlerrate ist es dann möglich, diese früheren ZiffernF i g. 9 a block diagram of a circuit in which 5 error rate it is then possible to use these earlier digits

zweiten Empfängerausführungsform der F i g. 8 zur entscheidungen und die bekannten Impulsabtastsecond receiver embodiment of FIG. 8 for decisions and the well-known pulse sampling

Korrektur früherer Entscheidungen, werte c zu verwenden, um einen Großteil der »Inier·Corrected previous decisions to use values c to remove much of the "Inier ·

F i g. 10 ein Blockschaltbild einer logischen Schal- symboh-Störung zu beseitigen [s. Gleichungen (1), (2 F i g. 10 a block diagram of a logical signal symbol fault to eliminate [s. Equations (1), (2

tung für die zweite, in F i g. 8 dargestellte Empfänger- und (3)]. Eine Vorrichtung in dem erfindungsgemäßertion for the second, shown in FIG. 8 shown receiver and (3)]. A device in the inventive

ausführungsform, 10 Empfänger entfernt diese zu früheren Entscheidungerembodiment, 10 recipient removes this to previous decision-makers

Fig. 11 ein Blockschaltbild einer dritten Aus- gehörende »IntersymboU-Störung. Die zwei Signal·11 shows a block diagram of a third belonging »IntersymboU disturbance. The two signal

führungsform eines Empfängers und abtastwerte r<-j und η werden dann umgeformt irguiding form of a receiver and samples r <-j and η are then transformed ir

F i g. 12 ein Blockschaltbild einer Korrekturschaltung für die dritte, in Fig. 11 dargestellte Aus- r< ' = ''" + c-2dtu + c-,tf(, (4) führungsform eines Empfängers. 15 ri = · · · + c-tdi+t + c^i/i:, f codt. (f>) F i g. 12 is a block diagram of a correction circuit for the third, in Fig. Education represented 11 r <'=''' + c -2dtu + c-, tf (, (4) management form of a receiver. 15 ri = · · · + c- t di + t + c ^ i / i :, f c o dt. (f>)

In F i g. 1 ist ein Beispiel für eine derartige Impulswiedergabe dargestellt. Die Abtastwerte der Amplitude In F i g. 3 ist eine zweidimensionale Signalabbildunj des wiedergegebenen Impulses, die in Ziffernzeitinter- von r\ , und ri dargestellt, nachdem die zwei Signalvallen vorgenommen sind, sind ... c-», C^1, C0, C1, c„..., abtaswerte durch eine Korrektureinrichtung in dem wie in F i g. 1 dargestellt ist. Der hauptsächliche ao Empfänger verarbeitet worden sind. Im Gegensatz Abtastwert des wiedergegebenen Impulses, der zur zu dem in F i g. 2 dargestellten Fall ist nun eine verAuswertung jeder Ziffer verwendet wird, beträgt C0, wendbare Trennung zwischen den möglichen, füi obwohl ebenso einer oder mehrere andere Abtastwerte dt = 0 empfangenen Signalen und den möglichen, des wiedergegebenen Impulses verwendet werden für </< = 1 empfangenen Signalen durchgeführt; hierkönnen; das gesamte empfangene Signal enthält unter as bei s'nd alle möglichen Kombinationen der verden für verschiedene Ziffern empfangenen Impulsen bleibenden »IntersymboU-Störungsglieder beachtet, eine »IntersymboU-Störung. Wenn eine Anzahl Ziffern Eine Teilungslinie A ist in F i g. 3 zwischen den zwei übertragen oder aus einem Speicher ausgelesen wird, Signalwcrten eingezeichnet. Die beschriebene Andann lautet das /-te Sienal Ordnung liefert die optimale Teilungslinie, die den r^—ΣkCkdi-k U) 30 minimalen Absland zwischen dem empfangenen au ' Signal und der Teilungslinie auf einen Maximalwert wobei Ck der Jt-te Abtastwert des empfangenen Im- einstellt (nämlich den Abstand zwischen der Teilungspulses ist, di die /-te, aus dem Speicher ausgelesene linie und dem möglichen empfangenen Signal, das Ziffer ist; die Abtastwerte des gesamten Signals sind der Teilungslinie am nächsten liegt). Hierdurch wird in der Mitte der empfangenen Ziffernzeitintervalle 35 der maximale Spielraum für das Rauschen erhalten, abgenommen. Wegen der »IntersymboU-Störung ist Eine einfache Gleichung für den horizontalen Abjeder empfangene Signalwert von einer Anzahl digitaler stand des empfangenen Signals zu der Teilungslinie A Werte abhängig. Zur Auswertung jeder empfangenen lautet folgendermaßen:In Fig. 1 shows an example of such a pulse reproduction. The samples of the amplitude In F i g. 3 is a two-dimensional signal image of the reproduced pulse, which is represented in digit time intervals of r \ , and ri after the two signal intervals have been made are ... c- », C ^ 1 , C 0 , C 1 , c" .. ., sampled values by a correction device in the manner shown in FIG. 1 is shown. The main ao recipients have been processed. In contrast, the sample value of the reproduced pulse which corresponds to the one shown in FIG. 2 is now an evaluation of each digit is used, is C 0 , applicable separation between the possible, for although one or more other samples d t = 0 received signals and the possible, the reproduced pulse are used for </ <= 1 received signals performed; here we can; the entire received signal contains under as at s ' nd all possible combinations of the remaining »IntersymboU disturbance elements for different digits considered, an» IntersymboU disturbance. If a number of digits is a division line A in FIG. 3 is transmitted between the two or read from a memory, signal words are drawn in. The described then reads the / -th Sienal order supplies the optimal dividing line, which the r ^ -ΣkCkdi-k U) 30 minimum distance between the received au 'signal and the dividing line to a maximum value where Ck is the Jt-th sample of the received Im - sets (namely the distance between the division pulse, i.e. the / th line read out from the memory and the possible received signal, which is a digit; the samples of the entire signal are closest to the division line). As a result, the maximum margin for the noise is obtained in the middle of the received digit time intervals 35, decreased. Because of the »IntersymboU interference, a simple equation for the horizontal Ab Each received signal value is dependent on a number of digital values of the received signal relative to the dividing line A values. To evaluate each received reads as follows:

Ziffer benutzt der Empfänger das empfangene Signal Y( = r' + Gri η (6)Digit the receiver uses the received signal Y ( = r ' + Gri - η (6)

r(t) und eine verzögerte Nachbildung dieses Signals 40 W0Dej ' ' ' r (t) and a delayed replica of this signal 40 W0De j '''

r(l — T), wobei die Verzögerung T gleich einem Baud- G = —cot& (7) (oder Ziffernzeit-) Intervall ist. Zur Auswertung der r (l - T), where the delay T is equal to a baud G = -cot & (7) (or digit time) interval. To evaluate the

/-ten Ziffer dt verwendet der Empfänger ri und r<-j, und /7 der Schnittpunkt der Teilungslinie A mit derThe recipient uses / -th digit dt ri and r <-j, and / 7 the intersection of dividing line A with the

die die augenblicklichen Amplituden von r(t) bzw. r!_,-Achse und Θ der Winkel zwischen der Teilungs-which the instantaneous amplitudes of r (t) or r! _, - axis and Θ the angle between the division

r(t—T) zur Zeit der Abtastung für die Auswertung 45 linie un I der r', ,-Achse ist. Zur Löschung dieser r (t-T) at the time of sampling for the evaluation 45 line un I is the r ' ,, axis. To delete this

von dt darstellen. Diese zwei Abtastwerte werden auf Gleichung werden G und ri eingesetzt, um die beste,of dt represent. These two samples are used on equation G and ri to get the best,

die Abtastwerte der wiedergegebenen Impulse und geradlinige Teilung des Signalbereichs duruizuführen.the samples of the reproduced pulses and straight-line division of the signal range duruzuzuzuführung.

der übertragenen Ziffernwerte wie folgt bezogen: Um dann für das Rauschen einen Fehler hervor-related to the transmitted digit values as follows: In order to then highlight an error for the noise

J1J j j zurufen, muß das Rauschen düs empfangene SignalCalling J 1 J jj, the noise must be the received signal

Π-! = C-SiZi+1+ c-jrfj+ Corfi-!+ Cidt-2+ c,rfi_3, (2) 5o über die Xeiiungsiinie bringen. Wenn das Signal plusΠ-! = C-SiZi +1 + c-jrfj + Corfi -! + Cidt-2 + c, rfi_3, (2) 5o over the line. If the signal is plus

η = c-jt/t+g+ c-jt/i+x+ codi+ Cji/j-j+ Ctdt-t. (3) Rauschen an dem Empfängereingang sich auf der η = c-jt / t + g + c-jt / i + x + c o di + Cji / j-j + Ctdt-t. (3) Noise at the receiver input is reflected on the

falschen Seite der optimalen Teilungslinie befindet,is on the wrong side of the optimal dividing line,

Hierbei ist angenommen, daß die kennzeichnenden dann handelt es sich nicht um einen einfachen Emp-It is assumed here that the characteristic then is not a simple reception

Abtastwerte der Impulswiedergabe c_, bis c% sind, fänger, der einen Fehler mit Hilfe einer Entscheidungs-Samples of the pulse reproduction c_, until c % are, catcher, which an error with the help of a decision

was in dem Speicher-Leseanwendungsbeispiel richtig 55 Rückkoppelungsschaltung nach der beschriebenenwhat is correct in the memory read application example 55 feedback circuit according to the described

war. Anordnung vermeiden kann.was. Can avoid arrangement.

In F i g. 2 ist eine repräsentative, zweidimensionale In der in F i g. 4 dargestellten bevorzugten AusAufzeichnung dieser zwei Signalabtastwerte für binäre führungsform wird das empfangene Datensignal 9 Signale einschließlich der »IntersymboU-Störung dar- einem Filter 10 zugeführt. Das empfangene Datengestellt. Der Abstand zwischen jeder Achse stellt einen 60 signal 9 stellt ein Signal mit verzerrter Wellenform dar, der zwei momentanen Signalamplituden r<-t und η dar. das eine digitale Dateninformation und »IntersymboU-Aus diesen zwei, momentanen Sigoalamplituden Störungskomponenten enthält. Das Filter IC dient wertet der Empfänger die Ziffer ώ aus. Die kleinen zur Dämpfung der Rauschkomponenten außerhalb Kreise und die Kreuze X stellen mögliche empfangene der Signalbandbreite, ohne daß hierdurch das emp-Signale für dt = 0 bzw. dx = 1 dar. Hierbei sind die 65 fangene Signal verändert wird. Insbesondere bei VerNull-Werte und die Eins-Werte so angeordnet, daß Wendung eines Auslesespeichers mit der in F i g. 1 eine Trennung und Erfassung nicht leicht durch- wiedergegebenen Impulsform besitzt das Filter eine geführt werden kann. flache Amplituden-Frequenzcharakteristik bei Fre-In Fig. FIG. 2 is a representative, two-dimensional diagram in FIG. The preferred recording of these two signal samples shown in FIG. The received data is presented. The distance between each axis represents a signal 9 represents a signal with a distorted waveform, the two instantaneous signal amplitudes r <- t and η contains digital data information and »IntersymboU-Aus these two instantaneous signal amplitudes disturbance components. The filter IC is used to evaluate the recipient's number ώ. The small ones for attenuating the noise components outside circles and the crosses X represent possible received signal bandwidths without thereby representing the emp signals for dt = 0 or d x = 1. The 65 captured signals are changed. Particularly in the case of zero values and the one values arranged in such a way that a read-out memory is turned with the sequence shown in FIG. 1 a separation and detection of not easily reproduced pulse shape has the filter can be guided. flat amplitude-frequency characteristic at fre-

quenzen zwischen Null und etwa 250 kHz. Über ZeileinrichtungTaktimpulsc für die zeitliche Abtastung, 25OkHjE nimmt die Filterdämpfung schnell mit zu- um diese Abtastung mit den Sprcher-Rotationsnehmender Frequenz zu; bei Frequenzen über 500 kHz punkten zu synchronisieren, an denen die entsprechenbeträgt die Dämpfung ungefähr 30 db. Für andere den Datenbits aufgezeichnet waren. Der Abtastwert Anwendungen ist das Filter im allgemeinen über der 5 für die Auswertung der /-ten Ziffer dt würde dann Bandbreite flach, in der ungefähr 90% der Signal- auftreten, kurz bevor der Scheitelpunkt des in dem energie enthalten sind, und nimmt schnell bei Fre- System wiedergegebenen Impulses bei dt [der Teil r(t) quenzen über dieser Bandbreite ab. gehört zu dt] seinen Scheitelwcrt erreicht. Genauerfrequencies between zero and about 250 kHz. Via ZeileinrichtungTaktimpulsc for the temporal sampling, 25OkHjE, the filter attenuation increases rapidly with this sampling increases with the Sprcher rotation decreasing frequency; synchronize points at frequencies above 500 kHz, at which the corresponding attenuation is approximately 30 db. For others the data bits were recorded. The sample value uses the filter in general above the 5 for the evaluation of the / th digit dt would then be flat bandwidth in which approximately 90% of the signal occur just before the apex of the energy contained, and increases rapidly Fre system reproduced pulse at dt [the part r (t) sequences above this bandwidth. belongs to dt] has reached its apex. More accurate

Das Ausgangssignal r(l) an dem Filter 10 wird ausgedrückt, entspricht die optimale Abtastzeit etwa dann einer Verzögerungsschaltung 20 und einer Kor- io der Zeit, bei der eine Differenz in den wiedergegebenen, rekturschaltung 30 zugeführt. Die Verzögerung^- abgetasteten Impulsamplituden der F i g. 1 einen schaltung 20 in F i g. 4 verzögert das Signal um ein Maximalwert darstellt. Die Abtastzeit kann ebenso Baud-Zeitintcrvall T, ohne irgendwie das Signal zu von einem gesteuerten, stabilen Oszillator abgeleitet verändern. Gleichzeitig muß dann die Ziffer dt die werden, der mit der empfangenen Bitfrequenz syn-Signaler(z) und r{t~T) auswerten, die an dem Ein- 15 chronisiert ist.The output signal r (l) at the filter 10 is expressed, the optimal sampling time then roughly corresponds to a delay circuit 20 and a corio of the time at which a difference is fed to the reproduced correction circuit 30. The delay ^ - sampled pulse amplitudes of the F i g. 1 shows a circuit 20 in FIG. 4 represents the signal delayed by a maximum value. The sampling time can also baud time interval T without somehow changing the signal to be derived from a controlled, stable oscillator. At the same time, the digit dt must then be the one that evaluates syn signalers (z) and r {t ~ T) with the received bit frequency, which is chronized on the one.

gang bzw. Ausgang der Verzögerungsschaltung 20 Die extern abgeleiteten Zeitimpulse werden einetoutput or output of the delay circuit 20 The externally derived time pulses are united

in F i g. 4 erscheinen. Die Amplitudenabtastwertc der Impulsverzögerungsschaltung 52 zugeführt, die die Signale r(f) und r(t—T), die theoretisch (nicht physi- Verzögerung dieser zugeführten Zeitimpulse einstellt, kaiisch) in der Mitte des /-ten Baud-Zeitintcrvajls ab- um die Abtasteinrichtung 50 zu erregen und um genommen sind, betragen η bzw. η ,. ao irgendeine Verzögerung in dem empfangenen Signalin Fig. 4 appear. The amplitude samples are fed to the pulse delay circuit 52, which the signals r (f) and r (t-T), which theoretically (not physically sets delay of these supplied time pulses, kaiisch) in the middle of the / -th baud time interval from around the To excite scanning device 50 and are taken to be η and η,. ao any delay in the received signal

Die tatsächliche physikalische Abtastung tritt bc- zu kompensieren, die entstanden ist, während das kanntheh nach weiteren Operationen an r(/) und Signal das System durchlaufen hat. r(/ - T) auf, es stellt aber die Abtast- (oder momen- Da die benötigte Verzögerung normalerweise genauThe actual physical sampling occurs bc- to compensate, which has arisen while the knowledge has passed through the system after further operations on r (/) and signal. r (/ - T) , but it sets the sampling (or momen- Since the required delay usually exactly

tanen) Amplituden dar und nichtkontinuierliche bestimmt und im voraus bei Anwendungen zum Aus-Werte, die auf einer Auswertung der Ziffer dt beruhen, as lesen von Speichern' bekannt ist, kann die Impuls-Diese zwei Abtastwerte beziehen sich auf die wieder- vcrzögerungsschaltung 52 eine einfache herkömmliche gegebenen Impulsabtast werte und die übertragenen Vorrichtung zur Verzögerung niederfrequenter Takt-Zifferwerte, wie sie vorher durch die Gleichungen (2) impulse um einen bestimmten Betrag darstellen. In und (3) ausgedrückt worden sind. Die Korrektur- Datenübertragungssystemen, wo die benötigte Verschaltung 30 empfängt als Eingangswerte die Signale 30 zögerung mit dem Kanal sich ändert, kann eine autor(/) und r(t--T) und ein Entscheidungs-Rückkoppe- matische Wiedergewinnung der Zeit durch Synchronilungssignal. Das Entscheidungs-Rückkoppelungssignal sieren eines stabilen Taktes mit Hilfe der Null-Durchstellt die Empfängerauswertung der letzten empfan- gänge des empfangenen Signals erreicht werden, genen Ziffer dar, was im folgenden noch genauer Wenn eine automatische Zeitwiedergabe verwendet erläutert wird. 35 wird, wird noch eine feste Zeitverzögerung eingesetzt,tanen) amplitudes and are non-continuous and determined in advance in applications for off values that are based on an evaluation of the digit dt , as reading from memories', the pulse These two sample values can relate to the delay circuit 52 one simple conventional given pulse samples and the transmitted apparatus for delaying low frequency clock digit values, as previously represented by equations (2) pulses by a certain amount. In and (3) have been expressed. The correction data transmission systems, where the required interconnection 30 receives as input values the signals 30 delay with the channel changes, can have an author (/) and r (t - T) and a decision feedback system. Time recovery by synchronization signal. The decision feedback signal sieren a stable clock with the help of zeroing the receiver evaluation of the last received signals of the received signal are reached, genes number, which is explained in more detail below when an automatic time display is used. 35, a fixed time delay is used,

Die Signale r(t) und r{l—T) enthalten Teile von um die Abtastzeit zu erhalten, die etwa co—cu wie Impulsen nicht nur der ausgewerteten Ziffer, sondern oben beschrieben, auf einen Maximalwert einstellt auch von verschiedenen »IntcrsymboU-Störungsbils. Nach der Abtastung besitzt das Signal, das derThe signals r (t) and r {l-T) include portions of to obtain the sampling time, which is about c o -c u like pulses not only the evaluated number, but described above, to a maximum value set by various "IntcrsymboU - Malfunction. After the scan, the signal that the

Wenn das Entscheidungs-Rückkoppelungssignal in Subtrahierschaltung η 60 zugeführt ist, den Wert der Korrekturschaltung 30 verarbeitet ist, wird es in 40 rt' + Gr', ,. Die Subtrahierschaltung r/ 60 subtrahiert Signale umgesetzt, die beinahe der gesamten Störung einen festen vorbestimmten Spannungswert vor der nachgebildet sind. Insbesondere die »Intcrsymbol«- Amplitude des schmalen Impulses an der Abtast-Störung, die aus den früher ausgewerteten Ziffern einrichtung. Die Amplitude des Impulses an der hervorgeht, wird nachgebildet. Die nachgebildeten Subtrahierschaltung /7 zur Zeit der Auswertung der Glieder werden dann von den Signalen r(t) und r{t— T) 45 Men Ziffer octrägt dann subtrahiert, um korrigierte Signale r'(t) und r'(t-T) When the decision feedback signal is fed to the subtracting circuit η 60, the value of the correction circuit 30 is processed, it is in 40 r t ' + Gr',,. The subtracting circuit r / 60 subtracts converted signals which are modeled on almost the entire disturbance a fixed predetermined voltage value before the. In particular the "Intcrsymbol" - amplitude of the narrow pulse at the scanning disturbance, which is established from the digits evaluated earlier. The amplitude of the impulse that emerges is simulated. The simulated subtracting circuit / 7 at the time of the evaluation of the elements are then subtracted from the signals r (t) and r {t— T) 45 Men digit oct carries in order to obtain corrected signals r '(t) and r' (tT)

zu schaffen. Die Momentamplituden dieser korri- Yt — r',., + Gn' η , (9)to accomplish. The moment amplitudes of these corri- Yt - r ', ., + Gn' - η , (9)

gierten Signale in der Mitte des i-ten Ziffemzeit-yaw signals in the middle of the i-th digit time

inlervalls werden durch die Gleichungen (4) und (5) wobei G auf —cot© eingestellt ist und θ der io ausgedrückt. Das Verfahren zur Durchführung dieser 50 F i g. 3 dargestellte Phasenwinkel ist. Durch einen Korrektur für frühere Entscheidungen wird weiter Vergleich der Gleichung(9) mit Fig.4 ist zu erunten erläutert. Das korrigierte Signal r'(t) wird dann kennen, wie die Einrichtung das empfangene Signal in einem Verstärker 35 mit einer auf den Wert G ein- die Spannung Yi zur Zeit der Auswertung der Ziffer dt gestellten Verstärkung zugeführt; das Signal r'(t-T) verwandelt. Hierbei ist der Wert Yt proportional dem wird dann einer Summiereinrichtung 40 zugeführt, 55 horizontalen Abstand zwischen dem empfangenen die folgendes Ausgangssignal liefert: Signal, das für die Auswertung der Ziffer dt verwendetintervals are expressed by equations (4) and (5) where G is set to -cot © and θ is io. The procedure for performing this 50 F i g. 3 phase angle shown is. By means of a correction for earlier decisions, a comparison of equation (9) with FIG. 4 is explained below. The corrected signal r '(t) will then know how the device supplies the received signal in an amplifier 35 with a gain set to the value G in, the voltage Yi at the time of the evaluation of the digit dt ; transforms the signal r '(tT) . Here, the value Y t is proportional to which is then fed to a summing device 40, 55 horizontal distance between the received output signal which supplies the following output signal: Signal used for evaluating the digit d t

,,, τ\λ rr'(t\ ,,, τ \ λ r r '(t \ mm worden ist, und der Teilungslinie in F i g. 3.has been, and the dividing line in FIG. 3.

r(/ 'HWW- W Normalerweise wird der WertG fest eingestelltr (/ 'HWW- W Normally the value G is set permanently

Eine Abtasteinrichtung 50 tastet mit der Ober- und im voraus berechnet. Auf Grund bekannter Iragungs-Bitgeschwindigkeit den Ausgang an der 60 Daten, die den von dem System wiedergegebenen Summiereinrichtung 40 ab. Bezugstaktimpulse zur Impuls und die Baud-Frequenz betreffen, kann eine Steuerung der Abtastzeit werden im allgemeine» aus Signalbereichdarstellung wie in F i g. 3 durch Vereiner gesonderten Einrichtung erhalten. Wenn die Wendung der Gleich-ngen, wie beispielsweise der beschriebene Anordnung beispielsweise bei einem Gleichungen (4) und (5), eingezeichnet werden; ebenso rotierenden Speicher verwendet wird, werden die S5 kann dann ungefähr eine optimale, den Signalbenuch Datenbits normalerweise an vorbereiteten Punkten teilende Linie in der Zeichnung angezeichnet weiden, bei der Speicherdrehung aufgezeichnet- Während des Die notwendigen Einstellungen der Werte G und η Auslesens des Speichers erzeugt dann eine externe können dann aus dieser Darstellung durch AbfragenA scanning device 50 scans with the top and calculated in advance. Due to the known transmission bit rate, the output at the 60 data which the summing device 40 reproduced by the system from. The reference clock pulses for the pulse and the baud frequency can be used to control the sampling time in general from the display of the signal range as shown in FIG. 3 received by the association's separate institution. If the turn of the equations, such as the arrangement described, for example in an equations (4) and (5), are drawn in; as rotating storage is used, the S can be 5 can then approximately optimal, the Signalbenuch data bits feed normally be distinguished on the prepared points dividing line in the drawing, aufgezeichnet- in the memory rotation during the necessary settings of the values G and η reading out of the memory generated then an external can then query from this representation

der Gleichung(7) und der zugehörigen Definition der Werte G und 17 erhalten werden.of equation (7) and the associated definition of values G and 17 can be obtained.

Das Signal Kf wird einem Schwellwertdetektor 61 zugeführt, Jessen Schwellwert auf Null eingestellt ist. Wenn das Signal Yi positiv ist, dann erzeugt der Schwellwertdetektor einen positiven Ausgangsimpuls, der anzeigt, daß die Ziffer </i — 1 ist. Wenn andererseits der Schwellwertdetektor einen negativen Ausgangsimpuls erzeugt, ist hieraus zu entnehmen, daß die Ziffer di den Wert dt = 0 besitzt.The signal Kf is fed to a threshold value detector 61, whose threshold value is set to zero. If the signal Yi is positive, then the threshold detector generates a positive output pulse indicating that the digit is </ i - 1. If, on the other hand, the threshold value detector generates a negative output pulse, it can be seen from this that the digit di has the value dt = 0.

Gewöhnlich erzeugt der Schwellwertdetektor einen Ausgangsimpuls der einen Polarität für i/< 0 und einen Ausgangsimpuls entgegengesetzter Polarität, wenn</( 1 ist. Es können aber auch zwei verschiedene Signalwerte Vx und V1 verwendet werden, um die zwei binären Ziffern darzustellen.Usually the threshold detector generates an output pulse of one polarity for i / <0 and an output pulse of opposite polarity if </ (is 1. However, two different signal values V x and V 1 can also be used to represent the two binary digits.

In den F i g. 3 und 4 sind die Werte von G und 17 auf die bestmögliche Teilungsgera'1" des Signalbereichs eingestellt. Um dann einen Fehler hervorzurufen, muß das Rauschen das empfangene Signal über die Teilungslinie bringen. Wenn das Signal plus Rauschen an den-, Empfängereingang auf der falschen Seite der optimalen Teilungslinie liegt, dann macht der Empfänger einen Fehler.In the F i g. 3 and 4, the values of G and 17 are set to the best possible division device ' 1 "of the signal range. In order to then cause an error, the noise must bring the received signal over the division line. If the signal plus noise at the, receiver input on the wrong side of the optimal dividing line, then the recipient makes a mistake.

Die Subtrahierschaltung /7 kann eingespart werden, wenn der Schwellwertdetektor auf die Spannung /7 anstalt auf den Wert Null eingestellt wird. Der SLnwciiweridetekior wird dann ein binäres Raumsigna! erzeugen (beispielsweise einen positiven Impuls), wenn die Ausgangsspannung an dem Schwellwertdetektor den Wert /7 übertrifft; im anderen Fall würde der Schwellwertdetektor ein binäres Markierung*- signal erzeugen (beispielsweise einen negativen Impuls).The subtraction circuit / 7 can be saved if the threshold value detector is on the voltage / 7 instead is set to the value zero. The SLnwciiweridetekior then becomes a binary room signal! generate (e.g. a positive pulse) when the output voltage at the threshold detector exceeds the value / 7; otherwise the threshold detector would be a binary mark * - generate a signal (e.g. a negative pulse).

In F i g. 5 enthält die Korrekturschaltung ein Drei-Bit-Schieberegister 31, das als Eingangswerte die Bitentscheidungen des Schwellwertdetektors enthält. Zwei Summierverstärker 32 und 33 erhalten die Signale r(t) bzw. r(t-T). Widerstände R1 und Rt sind eingesetzt, um für eine Spannungs- (oder Strom-) Verstärkung zu sorgen, die proportional zu den wiedergegebenen Impulsabtastwerten C1 bzw. C1 der F i g. 1 sind. Mittels Widerstände R3, K4 und Rs werden Spannungsverstärkungen eingestellt, die den Weiten c0, r, bzw. cz proportional sind. Das erste Bit-Signal an dem Schieberegister 31 wird über den Widerstand R1 der Summierschaltung 32 zugeführt. Das zweite Bit-Signal des Schieberegisters 31 wird über den Widerstand R2 ebenfalls der Summierschaltung 32 zugeleitet. Am Ausgang der Summierschaltung 32 liegt der Wert r'(t) an. Das erste, zweite und dritte Bit-Signal werden über Widerstände R3, R4 bzw. Äs der Summierschaltung 33 zugeführt. Am Ausgang der Summierschaltung 33 liegt dann das Signal r'(t—T) ; \. In Fig. 5, the correction circuit contains a three-bit shift register 31 which contains the bit decisions of the threshold value detector as input values. Two summing amplifiers 32 and 33 receive the signals r (t) and r (tT), respectively. Resistors R 1 and R t are used to provide a voltage (or current) gain proportional to the displayed pulse samples C 1 and C 1, respectively, of the FIG. 1 are. By means of resistors R 3 , K 4 and R s , voltage amplifications are set which are proportional to the widths c 0 , r and c z, respectively. The first bit signal at the shift register 31 is fed to the summing circuit 32 via the resistor R 1. The second bit signal of the shift register 31 is also fed to the summing circuit 32 via the resistor R 2. The value r '(t) is present at the output of the summing circuit 32. The first, second and third bit signals are fed to the summing circuit 33 via resistors R 3 , R 4 and A s, respectively. The signal r '(t-T) is then present at the output of the summing circuit 33; \.

Aus der Gleichung (3) ist zu ersehen, daß das Rückkoppelungssignal, das zur Korrektur von η oder r(/) benötigt wird, für die durch die früher ausgewerteten Ziffern dt-i und dt-t hervorgerufene »IntersymboU-Störung Cirff-i + ctdt-2 beträgt. Aus F i g. 5 ist zu ersehen, daß dieses Signal dann durch den Summerverstärker 32 von dem Wert r(t) subtrahiert wird. In ähnlicher Weise subtrahiert der Summierverstärker 33 die benötigte RückkoppelungskorrekturFrom equation (3) it can be seen that the feedback signal which is required to correct η or r (/) for the »IntersymboU disturbance Cirff-i caused by the previously evaluated digits dt-i and d t - t + c t dt-2 . From Fig. 5 it can be seen that this signal is then subtracted by the buzzer amplifier 32 from the value r (t). Similarly, summing amplifier 33 subtracts the required feedback correction

cd +cd~+cd-cd + cd ~ + cd-

von dem Wert r{t-T), um din VvW(Z-T) zu erhalten. Diese Vorgänge an den Summierverstärkern 32 und 33 bewirken an dem abgetasteten Signal Y dass;lbe. wie wenn Jer Wert η direkt in den Wert r{ und der Wert/·; , in den Wert η , umgewandelt ist, anstatt an dieser Stelle teilweise kontinuierliche Signale zu verwenden [s. Gleichungen (2) bis (6)]. Obwohl die Schaltungsanordnung vor der Abtastschaltung mitfrom the value r (tT) to get din VvW (ZT). These processes at the summing amplifiers 32 and 33 have the effect on the sampled signal Y that; lbe. as if Jer value η directly into the value r { and the value / ·; , is converted into the value η , instead of using partially continuous signals at this point [s. Equations (2) to (6)]. Although the circuit arrangement in front of the sampling circuit with

S teilweise kontinuierlichen Signalen arbeitet, werden schließlich doch nur die Momentanwerte dieser Signale zu den Abtastzeiten betroffen.If the signals are partially continuous, only the instantaneous values of these signals are ultimately used affected by the sampling times.

Die in F i g. 5 dargestellte Schaltung war für den speziellen Fall vorgesehen, in dem zwei kennzeichnende Impuls-Abtastwerte, die auf den Wert c0 folgen, vorhanden sind; hierbei ist der Wert <·0 der Haupt-Impulsabtastwert, der zur Auswertung jeder Ziffer verwendet wird. Wenn auf den Wert c„n kennzeichnende Impuls-Abtast werte folgen, dann wird das Schieberegister in diesem Fall auf // -\- 1-Slufen vervollständigt, wobei dann zwei Signalabtastwertc verwendet werden, um jede Ziffer, auszuwerten. Die Zahl der Widerstände, die in jeden Summierverstärker führt, wird dann entsprechend erweitert. In dem allgemeinen Fall wird das SignalThe in F i g. The circuit shown in FIG. 5 was provided for the special case in which there are two characteristic pulse samples which follow the value c 0; here the value <· 0 is the main pulse sample which is used to evaluate each digit. If the value c is followed by n characteristic pulse samples, then the shift register is completed in this case to // - \ - 1 slaves, two signal samples then being used to evaluate each digit. The number of resistors that leads into each summing amplifier is then increased accordingly. In the general case the signal will

LaClt ' ' '■"' * V '«"'■»+ '" V c«rf«--i LaClt '''■"' * V '« "' ■» + '" V c « rf «--i

von dem Wert r(t-T) subtrahiert und das Signalsubtracted from the value r (tT) and the signal

von dem Wert r(t) subtrahiert.subtracted from the value r (t).

Die Verzögerungsschaltung 20 in F i g. 4 muß eine analoge Verrögeningssiufe mit niedriger Verzerrung sein oder eine digitale Einrichtung, die eine geringfe Verzerrungsverzögerung eines analogen Signals annähert. Die Verzögerungsschaltung soll eine in etwa lineare Amplituden-Frequenz-Charakteristik und eine in etwa lineare Verzögerungs-Frequenz-Charakteristik über der Bandbreite der kennzeichnenden Sign&lfrequenzen besitzen. In F i g. 6 ist eine derartige Verzögerungsschaltung in Form einer Brückenschaltung dargestellt. Die Übertragungsfunktion dieser Brückenschaltung lautet:The delay circuit 20 in FIG. 4 must be an analog low-distortion signal or a digital device that approximates a slight distortion delay of an analog signal. The delay circuit should have an approximately linear amplitude-frequency characteristic and a approximately linear delay-frequency characteristic over the bandwidth of the characteristic signal frequencies own. In Fig. 6 is one such delay circuit shown in the form of a bridge circuit. The transfer function of this bridge circuit reads:

wobeiwhereby

U)n U) n

+ ι+ ι

ω ηω η

ω»ω »

l/ ■ * y L l / ■ * y L

tr tr undand

LC runLC run

"I""I"

ist.is.

Die Bezeichnungen L, C und R entsprechen den ii F i g. 6 wiedergegebenen Bezugszeichen, ζ ist eil »Dämpfungsfaktort, co„ ist die »Unterbrechung* frequenz«, und K stellt eine Konstante dar. Wenn di Werte der Elemente L und R so gewählt sind, daß de Faktor £, = 0,7 ist, dann ist die Phasenkurve weit gehend linear von einem Frequenzbereich ω = 0 bi ω = ω», und die Amplitude ist innerhalb dies« Frequenz konstant. Wenn dann die Frequenz ωη ai die kennzeichnendste Signalfrequenz oder höher eil gestellt ist, dann wird das Signal mit einer vernacl lässigbaren Verzerrung verzögert. Die maximal· durch eine Stufe (der Brückenschaltung) erreichbai v^ögerung beträgt dann ^- , wobei /««, d kennzeichnendste Fr-iquenzkomponente ist. Bei Ve Wendung des Lesespeichers, bei dem die kennzeichnen ste Frequenz ungefähr 250 kHz ist, beträgt die ma*The designations L, C and R correspond to ii F i g. 6, ζ is eil “damping factor, co“ is the “interruption * frequency”, and K represents a constant. If the values of the elements L and R are chosen so that the factor £, = 0.7, then the phase curve is largely linear from a frequency range ω = 0 to ω = ω », and the amplitude is constant within this« frequency. If the frequency ω η ai is then set to be the most characteristic signal frequency or higher, the signal is delayed with negligible distortion. The maximum · is by a step (the bridge circuit) erreichbai v ^ ögerung then ^ -, where / "," d most characteristic Fri-iquenzkomponente is. When turning the read-only memory, where the most characteristic frequency is around 250 kHz, the ma *

Π ϋ 12Π ϋ 12

male, durch eine Stufe erreichbare Verzögerung änderungen in der Anzahl der Stufen, was wiederumtimes, achievable by a stage delay changes in the number of stages, which in turn

ungefähr t Mikrosekunde. Für eine Signal-Baud- von der Länge der Rückflanke des Systemimpulsesabout t microsecond. For a signal baud of the length of the trailing edge of the system pulse

Dauer von 1,4 Mikrosekunden ist dar.) beispielsweise abhängt.The duration is 1.4 microseconds.) For example, it depends.

, η „ , . , . In F i g. 9 ist beispielsweise eine Korrekturschaltung, η ",. ,. In Fig. 9 is a correction circuit, for example

der Wert«., auf QJ eingestellt, und es wird an zwei 5 dargcstei|t> in der vier kennzeichnende c-Werte aufthe value «., set to QJ , and it is displayed on two 5 i | t> in the four characteristic c-values

Stufen eine Verzögerung von 1,4 Mikrosekunden er- den Wert c0 folgen. Die früher ausgewerteten ZiffernSteps a delay of 1.4 microseconds will be followed by the value c 0. The digits evaluated earlier

reicht. Für jede Verzögerungsstufe wirken die Ver- gelangen in das Schieberegister, so daß, wcitn einesuffices. The entries in the shift register act for each delay stage, so that there is one

stärker als Treiberstufe, um eine Erdung oder BeIa- gegebene Ziffer </< ausgewertet wird, die letzten fünfstronger than driver stage, around a ground or given digit </ < is evaluated, the last five

stung zu verhindern und hierdurch die Übertragungs- vorhergehenden Ziffern </<-, bis dt-& sich in demto prevent performance and thereby the preceding digits </ <- until dt- & are in the

funktion der Brücke zu verändern. i° Schieberegister befinden. Die Widerstände A1 bis A4 to change the function of the bridge. i ° shift register are located. The resistors A 1 to A 4

Die Durchführung der Berechnungen kann anstatt sind so eingestellt, daß sich Spannungsverstärkungen c,The execution of the calculations can instead be set in such a way that voltage gains c,

auf den- horizontalen Abstand Yx zu der Teilungsllnie bis r4 ergeben, wobei diese c-Werte die vier wieder-on the horizontal distance Y x to the dividing line up to r 4 , with these c values representing the four

auch auf dem senkrechten Abstand Ut basieren, wie gegebenen Impulsabtastwerte darstellen, die auf denare also based on the perpendicular distance U t , as represent given pulse samples based on the

in F i g. 3 zu erkennen ist. Wenn die Justierungen, Wert c? folgen. Mittels dieser Widerstände und desin Fig. 3 can be seen. When the adjustments, value c ? Follow. By means of these resistances and the

um die optimale Teilungslinie zu erhalten, richtig 15 Summierversiärkers 34 wird das SignalTo get the optimal dividing line, correctly 15 summing amplifier 34 gets the signal

eingestellt sind, wird unabhängig davon, ob sie auf , . H , , , , are set regardless of whether they are set to,. H,,,,

dem Wert Y1 oder Ut basiert, die beste Durchführung <Λ ' f αΛί ' ^3+ c*dt <based on the value Y 1 or Ut , the best implementation < Λ ' f αΛί ' ^ 3+ c * dt <

unter der kombinierten Wirkung der »IntersymboU- von dem Wert r(t) subtrahiert, um den Wert/·'(/) zuunder the combined effect of the »IntersymboU- subtracted from the value r (t) to give the value / · '(/)

Störung und dem Rauschen erreicht, wenn nur zwei erhalten. In gleicher Weise sind die Widerstände Äs Interference and noise achieved when only two received. In the same way, the resistances are Ä s

Signalabtastwerte (zwei Signal-Raum-Dimensionen) ao bis R0 eingestellt, um für den Verstärkungen C0 bis c4 Signal samples (two signal-space dimensions) ao to R 0 set in order for the gains C 0 to c 4

zur Auswertung jeder Ziffer verwendet werden. Die proportionalen Spannungsverstärkungen zu sorgen.used to evaluate each digit. Provide the proportional voltage gains.

Durchführung ist am besten an einem Empfänger Diese Widerstände subtrahieren in Verbindung mitImplementation is best on a receiver These resistances subtract in conjunction with

möglich, der das kontinuierliche Signal über ein dem Summierverstärker 38 eine dem Signalpossible that the continuous signal via a summing amplifier 38 one of the signal

2-Baud-Zeitintervall zur Durchführung jeder Ent- * d + d + d + j { rf 2-baud time interval for performing each Ent- * d + d + d + j { rf

scheidung einhalt. a5divorce stop. a 5

Die erwähnte Annäherung zur Erstellung einer proportionale Spannung von dem Wert/·(/ — T), umThe mentioned approach for establishing a proportional voltage from the value / · (/ - T) to um

Teilungs- (oder Trennungs-) Linie mit zwei Signal- r'(<—T) zu erhalten. Die Widerstände in den F i g. 5To obtain dividing (or dividing) line with two signal r '(<- T). The resistors in FIGS. 5

Raum- (oder Bereich-) Dimensionen kann um eine und 9 können durch Verstärker mit voreingestelltenRoom (or area) dimensions can be increased by one and 9 by amplifiers with preset

Anzahl Signal-Raum-Dimensionen und um eine An- Verstärkungen ersetzt werden, wobei jede VerstärkungNumber of signal-space dimensions and by one amplification gain, with each gain

zahl Trennungsebenen oder Hyperebenen vergrößert 3° proportional dem c-Wert ist, der unter dem ent-number of separation planes or hyperplanes increased 3 ° proportional to the c-value, which is below the corresponding

werden. Die Anzahl der Dimensionen ist dann gleich sprechenden Widerstand R in den Figuren dargestelltwill. The number of dimensions is then shown in the figures, corresponding to the resistor R

der Anzahl der Signalabtastwerte, die zur Auswertung ist.the number of signal samples that is to be evaluated.

jeder Ziffer verwendet werden. In F i g. 7 ist ein zweiter Das Signal r'(t — T) in F i g. 8 wird den Summier-Signalverlauf dargestellt, der Binärsignale mit zwei schaltungen 72 und 73 zugeführt. Das Signal r'(t) Dimensionen und zwei Teilungslinien A und B ver- 35 wird den Verstärkern 70 und 71 mit Verstärkungen 6', wendet. In F i g. 7 sind insbesondere Signale dar- bzw. C2 zugefühit. Der Ausgang des Verstärkers 70 gestellt, die innerhalb eines 27*-Sekunden-Intervalls wird dem Eingang an der Summierschaltung 72 zuempfangen sind, wobei T die Zeit pro empfangener sammen mit dem Ausgang des Verstärkers 71 zuge-Zi ff er ist und 1,4 Mikrosekunden bei Verwendung des führt, der der Summierschaltung 73 als Eingang zuersten Lesespeichers beträgt, der für Darstellungs- 4<> geführt ist.each digit can be used. In Fig. 7 is a second signal r '(t-T) in FIG. 8 shows the summation waveform that is fed to binary signals with two circuits 72 and 73. The signal r '(t) dimensions and two dividing lines A and B is applied to amplifiers 70 and 71 with gains 6'. In Fig. 7, in particular, signals are shown or C 2 fed. The output of the amplifier 70 is set within a 27 * -second interval is to be received at the input at the summing circuit 72, where T is the time per received together with the output of the amplifier 71 and is 1.4 microseconds when using the leads which is the summing circuit 73 as an input to the first read-only memory which is led for display 4 <>.

zwecke in dieser Offenbarung verwendet ist. Die Die gewünschten Winkel θ und γ in F i g. 7 werdenpurposes in this disclosure. The desired angles θ and γ in FIG. 7 will be

Teilungslinie A bildet einen Winkel Θ mit der Achse vorausberechnet oder auf andere Weise voraus-Division line A forms an angle Θ with the axis calculated in advance or in some other way.

r,'_.„ während die Teilungslinie B einen Winkel γ mit bestimmt; die Verstärkungswerte C1 und C2 dei r, '_ . "while the dividing line B determines an angle γ with; the gain values C 1 and C 2 dei

der Achse/·,', bildet. Die Teilungslinie A schneidet Fig. 8 sind gleich —cot© bzw. —coty. Die C1- undthe axis / ·, ', forms. The dividing line A intersects FIG. 8 are equal to —cot © and —coty. The C 1 and

die r\ ,-Achse in dem Punkt 77, während die Teilungs- *5 C2-Werte können durch Vorbereiten einer Signal-the r \ , axis at point 77, while the division * 5 C 2 values can be obtained by preparing a signal

linie B die r,' ,-Achse in dem Punkt tj schneidet. bereichdarstellung erhalten werden, wie beispiti veisiline B intersects the r, ', axis at point tj. area representation can be obtained, as for example veisi

Wenn in F i g. 7 das empfangene Signal plus in F i g. 7, wo die zwei Teilungslinien so eingezeichneiIf in Fig. 7, the received signal plus g in F i. 7, where the two dividing lines are drawn in this way

Rauschen in den Bereich links von den beiden Linien A sind, daß sie am besten den Signalbereich für dt = (Noise in the area to the left of the two lines A are that it best suits the signal range for dt = (

und B fällt-, dann wird die erhaltene Ziffer als dt = 0 von dem Signalbereich für <tf< = 1 trennen; die Winke and B falls - then the obtained digit will separate as dt = 0 from the signal range for <tf < = 1; the hints

interpretiert. Im anderen Fall wird die erhaltene Ziffer 5o β und γ können in der Darstellung gemessen werden interpreted. Otherwise, the obtained digit 50 β and γ can be measured in the illustration

als dt = 1 interpretiert. Aus der Lage der Signale in Der Ausgang der Summierschaltung 72 wird der Ab interpreted as dt = 1. From the position of the signals in the output of the summing circuit 72 becomes the Ab

F i g. 7 ist zu ersehen, daß eine bessere Trennung des tastschaltung 74 zugeführt, welche die Amplitudi F i g. 7 it can be seen that a better separation of the sensing circuit 74 is supplied, which the amplitudi

Signalbereichs erhalten wird, wenn zwei Linien A und B dieses Signals einmal pro Baud abtastet. Gleichzeitij Signal range is obtained when two lines A and B samples this signal once per baud. At the same time

an Stelle irgendeiner einzelnen Teilungslinie verwendet tastet eine Abtastschaltung 75 den Ausgang de Used in place of any single dividing line, a sampling circuit 75 samples the output de

werdui. 5S Summierschaltung 73 ab. Wie bei dem vorher iiwerdui. 5S summing circuit 73. As with the previous ii

In F i g. S ist eine Grundausführung für die in F i g. 4 beschriebenen Verstärker werden die AbtasiIn Fig. S is a basic version for the in F i g. 4 described amplifiers are the Abtasi

F i g. 7 offenbarte Operation mit zwei Teilungslinien werte durch Bezugstaktimpulse gesteuert, die durcl dargestellt. Das erhaltene Datensignal wird der eine bestimmte Impulsverzögerungsschaltung 79 verF i g. 7 operation disclosed with two division line values controlled by reference clock pulses, which bycl shown. The data signal obtained is fed to a specific pulse delay circuit 79

Filterschaltung 10 zugeführt, die der in F i g. 4 dar- zögert werden. Die Abtaststeuerung ist dann so einFilter circuit 10 supplied to the in F i g. 4 may be hesitated. The scanning control is then such

gestellten Filterschaltung entspricht; von hier wird 6o gestellt, daß die Werte c0 bis c-t annähernd auf ein«provided filter circuit corresponds; from here is sent 6o that the values c 0 to c t nearly to a "

das Signal zu einer Verzögerungsschaltung 20 und zu Maximalwert eingestellt sind, wobei diese c-Wert einer Korrekturschaltung 30 geleitet Die Korrektur- die Abtastwerte des in F i g. 1 dargestellten System schaltung 30 erhält ebenfalls das Entscheidungs- impulses sind.the signal to a delay circuit 20 and set to maximum value, this c value a correction circuit 30. The correction - the sample values of the in FIG. 1 illustrated system circuit 30 also receives the decision impulse.

RückkoppelungssignaL Letzteres wird in der Korrek- Die Subtrahier-r/-Schaltung 36 subtrahiert von der turschaltung 30 verändert und von den Signalen r(l) 65 Ausgang der Abtastschaltung 34 eine feste Spannung η und r(t—T) subtrahiert, um die Signale r'{t) und die gleich dem Abstand von dem Ursprung in F i g. r'{t—T) zu erhalten. Die Korrekturschaltung 30 ist bis zu dem Schnittpunkt der Linie A mit der r,L,-Achs dieselbe wie in F i g, 5, abgesehen von möglichen Ver- ist. Sobald kein Rauschen vorhanden ist, ist die AusFeedback signal The latter is changed in the correcting circuit 36 subtracted from the gate circuit 30 and a fixed voltage η and r (t-T) subtracted from the signals r (l) 6 5 output of the sampling circuit 34, by the Signals r '{t) and which are equal to the distance from the origin in FIG. r '{t-T) . The correction circuit 30 is the same as in FIG. 5 up to the intersection of the line A with the r, L, axis, apart from possible ver. As soon as there is no noise, it is off

13 Si 1413 Si 14

gangsspannungsampUtude an der Subtrahier-n-Schal- die Baud-Zeit darsteUt, und schafft drei Ausgangstag 36 (die koirigierte Aotastamplitude) proportional signale r{t-T), r{t—lT) und γ(/-3Γ)). Fur jede dem Abstand Uu nämlich dem horizontalen Abstand Baud-Verzögerung in der Verzögerungsleitung werden des erhaltenen Signals von der Linien, unabhängig zwei Brückenschaltungen der Fig. 6 verwendet, welches der Signale in F ig. 7 empfangen ist Der 5 Jedes der Signale r(/), r(f—D,r(r—2r)undr(f—371 i/i-Schwellwertdetektor76 erzeugt einen positiven wird der Korrekturschaltung 110 zusammen mit einem Ausgangsimpuls, wenn die Signalamplitude U( plus Entscheidungs-Rückkoppelungssignal zugeführt. Rauschen positiv ist; andererseits erzeugt er einen In Fig. 12 ist eine Korrekturschaltung fur vier negativen Ausgangsimpuls. Signal-Raum-Dimensionen dargestellt. Zum Zweckeoutput voltage ampUtude at the subtracting-n-switching shows the baud time, and creates three output tags 36 (the corrected Aotastamplitude) proportional signals r {tT), r {t-lT) and γ (/ - 3Γ)). For each of the distance U u namely the horizontal distance baud delay in the delay line of the signal obtained from the lines, two bridge circuits of FIG. 6 are used independently, which of the signals in FIG. 7 is received Der 5 Each of the signals r (/), r (f-D, r (r-2r) and r (f-371 i / i threshold detector 76 generates a positive will of the correction circuit 110 together with an output pulse when the signal amplitude U ( plus decision feedback signal supplied. Noise is positive; on the other hand it generates a signal-space dimensions. For purposes of

Die Subtrahier-iv-Schaltung37 in Fig.8 subtra- 10 der Darstellung mögen zwei kennzeichnende Impuls-The subtracting circuit 37 in Fig. 8 subtracting 10 of the illustration may be two characteristic pulse

hiert von dem Ausgang der Abtastschaltung 75 ein abtastwerte auf den Wert C0 folgen. Die vorherigenFrom the output of the sampling circuit 75, a sample value follows the value C 0. The previous ones

Signal rj, das gleich dem Abstand von dem Ursprung Ziffernentscheidungen an dem SchwellwertdetektorSignal rj equal to the distance from the origin digit decisions at the threshold detector

zu dem Schnittpunkt der Linie B mit der r/_,-Achse in F i g. 11 gelangen an das Schieberegister 45; zu einerto the intersection of line B with the r / _, - axis in F i g. 11 reach the shift register 45; to a

in Fi g. 7 ist. Die Ausgangsamplitude des Signal- vorgegebenen Zeit befinden sich die letzten fünfin Fig. 7 is. The output amplitude of the signal-given time are the last five

impulses an der Subtrahier-rj-Schaltung 37 ist pro- j5 Ziffernentscheidungen dt-x, «Ze-,, t/1-3, di-A und dt-s inpulse at the subtracter-rj circuit 37 is pro j 5 digit decisions d t - x , «Ze- ,, t / 1-3, di- A and dt- s in

portional dem Abstand von dem Ursprung zu dem dem Schieberegister 45. Die Widerstände A1 bis A5 proportional to the distance from the origin to that of the shift register 45. The resistors A 1 to A 5

O-Schnittpunkt mit der r/,-Achse. Der K-Schwell- sind so eingestellt, daß die Verstärkungen den WertenO intersection with the r /, axis. The K-threshold are set so that the gains match the values

wertdetektor 77 erzeugt einen positiven Ausgangs- cs bis c_2 proportional sind. In Verbindung mit diesenvalue detector 77 generates a positive output - c s to c_ 2 are proportional. In connection with these

impuls, wenn die Signalamplitude V1 positiv ist; Widerständen subtrahiert eine Summierschaltung41pulse when the signal amplitude V 1 is positive; A summing circuit41 subtracts resistances

andererseits erzeugt er einen negativen Ausgangs- 20 eine Spannung, die proportional zu impuls.on the other hand it produces a negative output 20 a voltage proportional to pulse.

Gleichzeitig führen der (/-Schwellwertdetektor und c-2</f-, + c^di-i + ro</j-3i adi-A + ca</<-& der K-Schwellwertdetektor 77 der Ausgangs-Logik-At the same time, the (/ threshold detector and c- 2 </ f-, + c ^ di-i + r o </ j- 3 i adi- A + c a </ <- & the K threshold detector 77 of the output Logic-

schaltung 78 jeweils einen Impuls zu. Die Ausgangs- ist, von dem Wert r(t—3T), um /-'(/-37") zu erhalten.circuit 78 each have a pulse. The output is, from the value r (t-3T) to get / - '(/ - 37 ").

Logikschaltung 78 dient zur Auswertung jeder er- as Auf ähnliche Weise subtrahiert die SummierschaltungLogic circuit 78 is used to evaluate each result. The summing circuit subtracts in a similar manner

haltenen Ziffer dt auf der Basis der Polaritäten dieser 42 in Verbindung mit den Widerständen Re bis A9 hold digit d t based on the polarities of these 42 in conjunction with resistors R e to A 9

zwei Impulse an dem {/-Schwellwrtdetektor und an eine Spannung, die proportional zutwo pulses to the {/ threshold detector and to a voltage proportional to

dem K-Schwellwertdetektor. nenn das erhaltene Signal d + d + c^di_3 + ^4 f plus dem Rauschen auf der linken Seile der beidenthe K threshold detector. call the obtained signal d + d + c ^ di _ 3 + ^ 4 f plus the noise on the left rope of the two

Linien A und B liegt, dann sind diese zwei Polaritäten 30 von dem Wert r(t — 2T), um r'{t -2T) zu erhalten,Lines A and B , then these two polarities are 30 of the value r (t - 2T) to get r '{t -2T) ,

negativ, und die Ausgangs-Logikschaltung wird dt — 0 Die Widerstände A10 bis A12 kombiniert mit demnegative, and the output logic circuit becomes dt - 0 The resistors A 10 to A 12 combine with the

entscheiden. Wenn diese zwei Polaritäten nicht negativ Summierverstärker 43 subtrahieren eine Spannung,decide. If these two polarities are not negative summing amplifier 43 subtract a voltage,

sind, dann wird die Ausgangs-Logikschaltung dt = 1 die proportional zuare then the output logic circuit dt = 1 which is proportional to

entscheiden. . , j , jdecide. . , j, j

In Fig. 10 ist ein schematisches Blockschaltbild 35 ° ' * * * 3 In Fig. 10 is a schematic block diagram 35 ° '* * * 3

der Ausgangs-Logikschaltung 78 dargestellt. Ein UND- ist, von dem Wert r(i-T), während Widerstände A13 of output logic circuit 78 is shown. An AND- is, of the value r (iT), while resistors A 13

Gatter 80 erhält an seinen Eingängen Ausgangssignale und A14 kombiniert mit einem Summierverstärker 44Gate 80 receives output signals at its inputs and A 14 is combined with a summing amplifier 44

der Schwellwertdetektoren 76 und 77. Der Ausgang eine Spannung, die proportional zuthe threshold detectors 76 and 77. The output has a voltage proportional to

des UND-Gatters 80 wird einem Gatter 81 und einer c j , c d( of AND gate 80 is assigned to a gate 81 and a c j , c d (

Negatorschaltung 82 zugeführt. Die Spannungsquelle 40 11**Inverter circuit 82 is supplied. The voltage source 40 11 **

84 besitzt zwei Ausgänge V1 und K2, die an Gatter 81 ist, von dem Wert r(i), um r'(f) zu erhalten. Aus den84 has two outputs V 1 and K 2 , which is on gate 81, of the value r (i) to obtain r '(f). From the

bzw. 83 angelegt sind. Das Gatter 83 erhält ebenfalls Gleichungen (1) bis (5) ergibt sich, daß die Korrekturor 83 are created. The gate 83 also receives equations (1) to (5), it results that the correction

den Ausgang von der Negatorschaltung 82. Die Aus- für die vorherige Entscheidungsschaltung die vierthe output from the inverter circuit 82. The off for the previous decision circuit the four

gänge der Gatter81 und 83 sind dann zusammen- Signalabbildungenr(f),r(f — T),r(t—27*)undr(r—3T) gates of gates 81 and 83 are then together - signal mappings r (f), r (f - T), r (t— 27 *) and r (r— 3T)

geschaltet, um den Systemausgang zu bilden. Wenn 45 für die gesamte »Intersymboh-Störung korrigiert, dieswitched to form the system output. If 45 corrected for the entire "intersymbo disorder that."

während des Betriebs die beiden Schwellwertdetek- auf den vorher ausgewerteten Ziffern beruht, wennduring operation the two threshold value detection is based on the previously evaluated digits, if

toren ein Ausgangssignal erzeugen, dann öffnet das eine gegebene Ziffer d( ausgewertet ist. Hierbei istgates generate an output signal, then that opens a given digit d (is evaluated. Here is

UND-Gatter 80 das Gatter 81 und läßt eine Span- von Interesse, daß dieser Korrekturvorgang nicht nuiAND gate 80 the gate 81 and leaves a span of interest that this correction process is not nui

nung Vx an den Ausgang durch. Diese Spannung stellt bei Betrachtung der auf den Wert r„ folgenden Impuls-voltage V x through to the output. When considering the pulse value following the value r, this voltage represents

dann dv = 0 dar. Wenn einer oder beide Schwellwert- 50 abtastwerte auftritt, sondern ebenso bei der demthen d v = 0. If one or both threshold value samples occur, but also with the

detektoren kein Ausgangssignal erzeugen, dann öffnet Wert c0 vorausgehenden Abtastwerten,detectors do not generate an output signal, then value c 0 opens previous samples,

die Negatorschaltung 82 das Gatter 2, läßt eine Span- Das r'(t—37>Signal in F i g. 11 wird unmittelbaithe inverting circuit 82, the gate 2, allows a span. The r '(t- 37> signal in Fig. 11 becomes immediate

nung V2 an den Ausgang durch und stellt di — 1 dar. einer Summierschaltung 114 zugeführt. Das SignalVoltage V 2 to the output and represents di − 1. A summing circuit 114 is supplied. The signal

An Stelle der Spannungen V1 und K8 können auch r'(t—IT) wird der Summierschaltung 114 über einerInstead of the voltages V 1 and K 8 , r '(t-IT) can also be used in the summing circuit 114 via a

ein negativer und ein positiver Impuls verwendet 55 Verstärker 113 mit einer eingestellten Verstärkung Gla negative and a positive pulse used 55 amplifier 113 with a set gain Eq

werden, um einen binären Raum bzw. eine binäre zugeführt. Das Signa! r'(t-T) wird der Summier·are fed to a binary space or a binary. The Signa! r '(tT) becomes the summing

Markierung oder umgekehrt darzustellen. schaltung 114 über einen Verstärker 112 mit eineiMarking or vice versa. circuit 114 through an amplifier 112 with a

In Fig. 11 ist eine Empfängerausführungsform eingestellten Verstärkung Gl zugeführt. Das SignaIn Fig. 11, a receiver embodiment is applied to adjusted gain Gl. The Signa

dargestellt, die vier Signal-Raum-Dimensionen (vier r'{l) wird der Summierschaltung 114 über einen Ver-shown, the four signal-space dimensions (four r '{l) is the summing circuit 114 via a

Signalabtastwerte für die Auswertung jeder Ziffer) 60 stärker 111 mit einer eingestellten Verstärkung G2 Signal samples for the evaluation of each digit) 60 stronger 111 with a set gain G2

zusammen mit einer Teilungs-Hypcrebcne verwendet. zugeführt. Der Ausgang der Summicrschallung wireused together with a divisional hypocrebcne. fed. The output of the summing sound wire

Eine Filterschaltung 10 erhält das Datensignal 9 und einer Abtastschaltung 116 zugeführt, die das AusgangsA filter circuit 10 receives the data signal 9 and a sampling circuit 116 fed to the output

läßt das Signal nach der Filterung zu der Verzögcrungs- signal der Summierschallung bei einer Taktfrequen;lets the signal after filtering become the delay signal of the summing sound at one clock frequency;

leitung 100 und an die Korrekturschaltung 110 durch. abtastet, die durch die Taklimpiilse einer externerline 100 and to the correction circuit 110 through. scans through the Taklimpiilse of an external

Die Fillcrschaliung 10 ist dieselbe wie in den F i g. 4 65 Quelle bestimmt ist. Hei Anwendung einer ImpulsverThe filler cladding 10 is the same as in FIGS. 4 65 source is determined. Hei application of a pulse control

und 8. Das Ausgangssignal an der Fillcrschallung 10 zögerung werden die Taklimpiilse verzögert und hierand 8. The output signal at the filler sound 10 delay, the Taklimpiilse are delayed and here

bezeichnet den Wert r(i). Die Verzögerungsleitung 100 durch für verschiedene Signale Verzögerungen in deirdenotes the value r (i). The delay line 100 introduces delays in deir for various signals

verzögert das Signal um Vielfache der Zeit T, wobei 7* System erreicht; hierdurch wird weitgehend die oplidelays the signal by a multiple of the time T, where 7 reaches * system; this largely eliminates the opli

15 1615 16

male Abtaststeuerung erreicht, in der C0 bis C1 etwa dann können diese Berechnungen sogar im voraus auf einen Maximalwert eingestellt ist. Der Ausgang durchgeführt und die Einstellungen im voraus eher der Abtastschaltung 116 wird einem Schwellwert- eingestellt werden, als wenn sie durch die Hardware detektor 118 zugeführt, dessen Wert auf rj eingestellt in den Empfänger ermittelt und automatisch einist. 5 gestellt werden. Üblicherweise werden diese Berech-In diesem Fall ist die Subtrahier-r/-Schaltung, die nungen am besten durch einen Iteratiworgang mit im den früheren Empfängerausführungen dargestellt Hilfe eines Rechners durchgeführt. Das einfachste war, weggelassen worden und der Schwellwert- Verfahren besteht darin, alle G-Werte und den Wertη detektor auf π anstatt auf Null eingestellt worden. auf Null einzustellen und zu beginnen und dann eine Wenn die Eingangsspannung Y{ des Schwellwert- io Einstellung durch geringe Zuwachsraten in der detektors den Wert π übersteigt, darn erzeugt der Richtung einzustellen, in der Yf so lange zunimmt, Schwellwertdetektor einen positiven Impuls, der d( = 1 bis Yt eine Zunahme stoppt. Wenn dann jede Emanzeigt. Im anderen Fall erzeugt der Schwellwert- " stellung einmal eingestellt ist und im folgenden alle detektor einen negativen Impuls, der d( = 0 anzeigt. Einstellungen mehrere Male eingestellt werden, dann Der Ausgang des Schwellwertdetektors, der das Aus- 15 können beinahe optimale Einstellungen hierdurch gangssignal des Systems darstellt, wird auf die vorher erreicht werden.Male sampling control is achieved in which C 0 to C 1 approximately then these calculations can even be set to a maximum value in advance. The output carried out and the settings in advance of the sampling circuit 116 will be set to a threshold value rather than when it is supplied by the hardware detector 118 , the value of which, set to rj , is determined in the receiver and is automatically entered. 5. In this case the subtraction circuit, the calculations are usually carried out by an iterative process with the aid of a computer, as shown in the earlier receiver designs. The simplest one has been left out and the threshold method is to set all G values and the value η detector to π instead of zero. If the input voltage Y {of the threshold value io setting exceeds the value π due to low growth rates in the detector, darn the direction in which Y f increases so long, the threshold value detector generates a positive pulse, which d ( = 1 until Yt stops increasing. If then each indicates Em. Otherwise, the threshold value setting is set once and in the following all detectors generate a negative pulse indicating d ( = 0. Settings are set several times, then The output of the threshold value detector, which represents the output signal of the system that can be almost optimally adjusted, will be reached on the previous one.

beschriebene Entscheidungs-Korrekturschaltung 110 Wenn die Hardware erstellt ist, besteht ein anderesdecision correction circuit 110 described above. Once the hardware is established, there is another

zurückgekoppelt. Einstellverfahren darin, experimentell einmal einefed back. Adjustment method in it, experimentally one

Auf Grund der Verstärkungseinstellungen G und Einstellung vorzunehmen, wobei eine »Augenkonflgu-To be made on the basis of the gain settings G and setting, whereby an »eye conflict

der Schwellwertdetektor-Einstellung π ist eine Hyper- ao ration«-Darstellung des Signals Y1 zu beobachten ist.the threshold value detector setting π is a hyperao ration «representation of the signal Y 1 can be observed.

ebene in vierdimensionalem Signalraum erstellt. Die Wenn jede Einstellung so vorgenommen wird, daß dieplane created in four-dimensional signal space. If each setting is made so that the

Spannung Y1, auf der die /"-te Ziffernentscheidung öffnung der »Augenkonfiguration« auf ein MaximumVoltage Y 1 , on which the / "th digit decision opens the" eye configuration "to a maximum

basiert, stellt den Abstand von dem /-ten erhaltenen eingestellt ist, und wenn danach alle Einstellungenbased, sets the distance from the / -th received, and if after that all settings

Signal (nach Korrektur der vorherigen Ziffernent- einige Male vorgenommen werden, dann können eben-Signal (after correcting the previous digits a few times, then also-

scheidungen) in der von dem Signalraum getrennten 25 falls optimale Einstellungen erreicht werden.divisions) in the separate from the signal space 25 if optimal settings are achieved.

Hyperebene dar, wobei dieser Abstand parallel zu der Eine weitere Ausführungsform benutzt den senk-Hyperplane, this distance being parallel to the

rj'-Achse gemessen ist. Im Fall von mehr als zwei rechten Abstand von dem empfangenen Signal zu derrj 'axis is measured. In the case of more than two right distance from the received signal to the

Signalraumdimenisonen und einem beliebigen System- den Signalraum trennenden Hyperebene. Dann werdenSignal space dimensions and any system hyperplane separating the signal space. Then will

impulsverhalten ist die Berechnung der Verstärkungs- die G-Einstellungen Richtungs-Kosinus einer Noreinstellungen G und des Wertes 17, was die optimale 30 malen zu dieser Hyperebene. Wenn eine gegenpoligeimpulse behavior is the calculation of the gain the G settings direction cosine of a normal setting G and the value 17, which is the optimal 30 times to this hyperplane. If an opposite polarity

Tren.iungs-Hyperebene ergibt, weniger lang. Wenn Signalissierung verwendet wird, dann kann die Ein-Separation hyperplane results in less long. If signaling is used, then the input

das Systemimpulsverhalten im voraus bekannt ist, stellung r/ auf Null eingestellt werden.the system impulse behavior is known in advance, position r / can be set to zero.

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

Claims (6)

Patentansprüche:Patent claims: 1. Empfänger zur Feststellung von digitalen Datenbits aus eine verzerrte Wellenform aufweisenden digitalen Datenbitsformationen und Zwischensymbolinterferenzen enthaltenden Eingangssignalen, bestehend aus einem dem Empfang des Eingangssignals dienenden Verzögerungselement, dessen Ausgangsklemmen jeweils durch eine Verzögerung von wenigstens einem Datenbitintervall voneinander getrennt sind, ferner einem die verzögerten Eingangssignale und ein korrigiertes Systemausgangssignal empfangenden Korrekturkreis, einem die Ausgangssignale des Korrekturkreises aufnehmendem Addierer, einem Probenwerte der Amplitude des summierten Ausgangssignals des Addierers in Bitintervallen entnehmenden Probewertentnahmekreis, einem der Feststellung einer Über- oder Unterschreitung des Probewertsignals gegenüber einem bestimmten Amplitudenwert dienenden Schwellwertdetektors, welcher entsprechend der Feststellung des Korrekturkreises ein korrigiertes Systemausgangssignal zurückleitet, dadurch gekennzeichnet, daß das Eingangssignal ebenfalls dem Korrekturkreis (30, 110) zugeführt ist, welcher von dem korrigierten Ausgangssignal eine Mehrzahl von normalisiertei: verformten Wellenformen entsprechend der Intersynbolkc Tiponenten erzeugt, wobei eine dieser normalisierten Wellenformen von jedem der verzögerten Eing; igssignale r{t—T) und dem Eingangssignal r(t) subtrahiert ist, wodurch zum Teil korrigierte verzögerte Eingangssignale r'(t-T) und ein partiell korrigiertes Eingangssignal /·'(/) erzeugt sind, und daß ein Verstärker (35, 70, 71, 111 bis 113) vorgesehen ist, welcher die zum Teil korrigierten Signale mit einem vorgewählten Verstärkungsfaktor G verstärkt, und daß der Summierkreis (40, 72, 73, 114) die Ausgangssignale des Verstärkers (35,70,71,111 bis 113) und der zum Teil korrigierten Eingangssignale summiert.1. Receiver for the detection of digital data bits from a distorted waveform having digital data bit formations and inter-symbol interference containing input signals, consisting of a delay element serving to receive the input signal, the output terminals of which are separated from each other by a delay of at least one data bit interval, furthermore one of the delayed input signals and a corrected system output signal receiving correction circuit, the output signals of the correction circuit receiving adder, a sample value of the amplitude of the summed output signal of the adder in bit intervals taking sample value extraction circuit, the determination of an overshoot or undershoot of the sample value compared to a certain amplitude value serving threshold value detector, which according to the determination of the Correction circuit returns a corrected system output signal, characterized in that the input signal is also fed to the correction circuit (30, 110) which, from the corrected output signal, generates a plurality of normalized i: deformed waveforms corresponding to the intersynbolkc components, one of these normalized waveforms from each of the delayed inputs; igssignale r {t-T) and the input signal r (t) is subtracted, whereby partially corrected delayed input signals r '(tT) and a partially corrected input signal / ·' (/) are generated, and that an amplifier (35, 70 , 71, 111 to 113) is provided, which amplifies the partially corrected signals with a preselected gain factor G , and that the summing circuit (40, 72, 73, 114) the output signals of the amplifier (35, 70, 71, 111 to 113) and of the partially corrected input signals. 2. Empfänger nach Anspruch 1, gekennzeichnet durch eine Subtrahierschaltung (60), die zwischen die Abtastschaltung (50) und den Schwellwertdetektor (61) geschaltet ist, und durch die der Schwellwert des Schwellwertdetektors von der.» abgetasteten Ausgangssignal subtrahiert und der Schwellwert des Detektors auf Null eingestellt wird2. Receiver according to claim 1, characterized by a subtracting circuit (60) between the sampling circuit (50) and the threshold value detector (61) is connected, and through which the Threshold value of the threshold value detector from the. » sampled output signal is subtracted and the Threshold of the detector is set to zero 3. Empfänger nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Entscheidungskorrekturschaltung (30) folgende Einrichtungen enthält: eine Verzögerungseinrichtung (31), um ein korrigiertes Systemausgangssignal zu empfangen, wobei die Verzögerungseinrichtung eine Vielzahl abstandsgleicher Ausgangsabgriffe und ein Dämpfungsglied (R1 bis Re) enthält, der an jede Verzögerungsleitung angeschlossen ist, um an jedem Abgriff ein Signal zu schaffen, das eine Komponente des in seiner Wellenform verzerrten Eingangssignals darstellt, eine Summierschaltung (32, 33, 34, 38), zur Summierung der Abgriffsignale, um ein normiertes Signal zu bilden, und zur Subtraktion der normierten Signale von den verzögerten Eingangssignalen und von dem empfangenen Eingangssignal, um teilweise korrigierte, verzögerte Ausgangssignale bzw. ein teilweise korrigiertes Eingangssignal zu schaffen.3. Receiver according to claim 1 or 2, characterized in that the decision correction circuit (30) contains the following devices: a delay device (31) to receive a corrected system output signal, the delay device having a plurality of equally spaced output taps and an attenuator (R 1 to R e ) which is connected to each delay line to provide a signal at each tap which represents a component of the input signal distorted in its waveform, a summing circuit (32, 33, 34, 38) for summing the tap signals by a normalized signal and subtracting the normalized signals from the delayed input signals and from the received input signal to provide partially corrected delayed output signals and a partially corrected input signal, respectively. 4. Empfänger nach einem der Ansprüche 1, 2 und 3, dadurch gekennzeichnet, daß der Verstärker einen ersten und einen zweiten Verstärker (70,71) zur vorbestimmten Verstärkung (G1, G2), 4. Receiver according to one of claims 1, 2 and 3, characterized in that the amplifier has a first and a second amplifier (70, 71) for the predetermined gain (G 1 , G 2 ), zur Verstärkung jedes der teilweise korrigierten Signale enthält, daß die SummierschaJtung eine erste und zweite Summierschaltung (72, 73) zur Verstärkung der Ausgangssignale an dem ersten und zweite.' Verstärker enthält, daß die Abtastschaltung eine erste und zweite Abtastschaltung (74,75) zur Verstärkung der Amplitude des summierten Signals an den Sumnüerschaltungen in dem Bitintervall enthält, und daß der Schwellwertdetektor einen ersten und einen zweiten Schwellwertdetektor (76,77) enthält, um zu bestimmen, ob das abgetastete Signal an der ersten und zweiten Abtasteinrichtung über oder unter dem ersten und zweiten vorbestimmten Anipiitudenwert liegt und ob ein Amplitudenwert undto amplify each of the partially corrected signals includes that the summing circuit a first and second summing circuits (72, 73) for amplifying the output signals at the first and second. ' Amplifier that contains the sampling circuit first and second sampling circuits (74,75) for amplifying the amplitude of the summed signal at the summing circuits in the bit interval, and that the threshold detector includes first and second threshold detectors (76,77) to determine whether the sampled signal at the first and second sampling device is above or below the first and second predetermined angle values lies and whether an amplitude value and ao eine Logikschaltung (78> die Ausgangssignale von den ersten und zweiten Schwellwertdetektoren enthält und ein Ausgangssignal mit einem ersten Wert liefert, wsnn der Ausgang an einem oder beiden Detektoren unter dem vorbestimmtenao a logic circuit (78> includes the output signals from the first and second threshold detectors and an output signal having a first Value provides if the output at one or both detectors is below the predetermined value as Wert liegt, und ob es ein Ausgangssignal mit einem zweiten Wert liefert, wenn der Ausgang an beiden Schwellwertdetektoren über dem ersten und zweiten vorbestimmten Wert liegt.the value is, and whether there is an output signal with a supplies second value if the output on both threshold detectors is above the first and second predetermined value. 5. Empfänger nach Anspruch 2 und 4, dadurch gekennzeichnet, daß die Subtraktionsschaltung getrennte Schaltungen (36,37) enthält, die zwische.i jeder Abtastschaltung und jedem Schwellwertdetektor geschaltet sind und die den Schwellwert des Schwellwertdetektors von dem abgetasteten Ausgangssignal subtrahieren und den Schwellwert des Sch well wertdetektors auf Null einstellen.5. Receiver according to claim 2 and 4, characterized in that the subtraction circuit contains separate circuits (36,37) between each sampling circuit and each threshold detector are switched and the threshold value of the threshold value detector of the scanned Subtract the output signal and set the threshold value of the threshold value detector to zero. 6. Empfänger nach einem der Ansprüche 1 bis 5, gekennzeichnet durch einen Tiefpaßfilter (10) zum Empfang von digitalen Eingangsdaten, dessen Ausgangssignal ein gefiltertes Eingangssignal an der Verzögerungsschaltung (20,100) darstellt.6. Receiver according to one of claims 1 to 5, characterized by a low-pass filter (10) for Receipt of digital input data, the output signal of which is a filtered input signal of the delay circuit (20,100).
DE19712102828 1970-05-11 1971-01-21 Data receiver for distorted digital input signals Expired DE2102828C (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3615170A 1970-05-11 1970-05-11
US3615170 1970-05-11

Publications (3)

Publication Number Publication Date
DE2102828A1 DE2102828A1 (en) 1971-11-25
DE2102828B2 DE2102828B2 (en) 1972-08-17
DE2102828C true DE2102828C (en) 1973-03-08

Family

ID=

Similar Documents

Publication Publication Date Title
DE69215669T2 (en) ADAPTIVE PHASE CONTROL FOR THE PRE-DISTORNER OF A POWER AMPLIFIER
DE2018885C3 (en) Adaptive equalizer for a digital data receiving device
DE2953416C2 (en)
DE2729312C2 (en) Method and circuit arrangements for synchronizing clock signals
DE1272978B (en) Circuit arrangement for correcting the distortions of digital communication signals caused by transmission media of limited frequency bandwidth
DE2828586C2 (en) Video signal recording and reproduction system
DE2432834C3 (en) Equalizer for digital transmission
DE2150381C3 (en) Method and arrangement for equalizing the non-uniform frequency response when recording and reproducing video signals by means of frequency modulation
DE2727874B2 (en) Method and equalizer for the non-linear equalization of digital signals
DE2627446B1 (en) ARRANGEMENT FOR COMPENSATION OF THE CARRIER PHASE ERROR IN A RECEIVER FOR DISCRETE DATA VALUES
DE2657153A1 (en) METHOD AND DEVICE FOR ADAPTIVE PHASE CORRECTION IN THE COHERENT DEMODULATION OF A DIGITAL SIGNAL
DE3404100C2 (en) Noise reduction arrangement for a video signal
DE1437169B2 (en) PROCEDURE FOR FAST TRANSFER OF DATA IN THE REMAINING TAPE PROCESS ENCRYPTED ACCORDING TO A BINARY VODE OR MULTI-LEVEL CODE
DE3750075T2 (en) Device for digital non-linear predistortion and post-equalization.
DE2009100B2 (en) AUTOMATIC EQUALIZER
DE2101076B2 (en) DIGITAL DATA TRANSFER SYSTEM WITH HIGH WORKING SPEED
EP0084628A2 (en) Cable equalizing circuit
DE2102828C (en) Data receiver for distorted digital input signals
DE1812835A1 (en) Self-adjusting equalizer for a transmission channel that changes over time
DE2945332A1 (en) DEVICE FOR AUTOMATIC EQUALIZATION OF ELECTRICAL DATA TRANSMISSION PATHS
DE2752451C2 (en) Adaptive phase evaluation for phase key modulation
DE2102828B2 (en) DATA RECEIVER FOR DISTORTED DIGITAL INPUT SIGNALS
DE10252099B4 (en) Measuring device and method for determining a characteristic curve of a high-frequency unit
DE2156003C3 (en) Equalizer and method of setting such
DE2224511A1 (en) AUTOMATIC EQUALIZER