DE2066205C3

DE2066205C3 - Circuit arrangement consisting of two interconnected integrated circuits

Info

Publication number: DE2066205C3
Application number: DE19702066205
Authority: DE
Inventors: Hitoshi Moriguchi Osaka Hanahara
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1969-09-16
Filing date: 1970-09-16
Publication date: 1985-03-21
Also published as: FR2065694A1; CA946077A; DE2045833B2; GB1330515A; SE360529B; BE756121A; NL175114C; NL175114B; FR2065694B1; DE2045833A1; CH526179A; NL7013649A; DE2045833C3

Description

Stufenpaar auszukommen. Bei gleicher Zahl von Ausgangs-Eingangs-Stufenpaaren sind somit nur halb so viele Taktphasen beziehungsweise halb so viele Zwischenverbindungsleitungen zwischen den integrierten Schaltungen erforderlich wie bei der bekannten Schaltungsanordnung gemäß DE-OS 19 04 886.To get along with a pair of levels. With the same number of output-input stage pairs are therefore only half as many clock phases or half as many interconnection lines required between the integrated circuits as in the known circuit arrangement according to DE-OS 19 04 886.

Ein Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung näher erläutert. Es zeigtAn embodiment of the invention is explained in more detail below with reference to the drawing. It shows

Fig. 1 ein S^haltungsdiagramm eines Ausführungsbeispiels, Fig. 1 is a line diagram of an embodiment,

Fig.2 ein Zeitdiagramm der in der Schaltung von Fig. 1 auftretenden Impulsfolgen.FIG. 2 is a timing diagram in the circuit of FIG Fig. 1 occurring pulse trains.

Die Schaltungsanordnung von F i g. 1 dient zur Verbindung der Ausgangsstufen einer ersten integrierten Schaltung 10 mit den jeweils zugehörigen Eingangsstufen einer zweiten integrierten Schaltung 20. Die integrierten Schaltungen 10 und 20 sind vom MOS-FET-Typ. MOS-Feldeffekttransistoren sind am besten für die Schaltungsintegration geeignet wegen ihrer einfachen Herstellung. Die erste integrierte Schaltung 10 weist vier Ausgangsstufe?! 11 bis 14 auf, von denen jede aus mehreren MOS-FET besteht. Die zweite integrierte Schaltung 20 enthält vier Eingangsstufen 16 bis 19 aus MOS-FET.The circuit arrangement of FIG. 1 is used to connect the output stages of a first integrated Circuit 10 with the respectively associated input stages of a second integrated circuit 20. The integrated Circuits 10 and 20 are of the MOS-FET type. MOS field effect transistors are best for that Circuit integration suitable because of its simplicity Manufacturing. The first integrated circuit 10 has four output stages ?! 11 to 14 on, each of which is made up consists of several MOS-FETs. The second integrated circuit 20 contains four input stages 16 to 19 MOS-FET.

Jede Ausgangsstufe 11 bis 14 in der ersten integrierten Schaltung 10 weist wenigstens drei MOS-FET T_n bis Tn auf. Drei derartige Feldeffekttransistoren, z. B. die Feldeffekttransistoren Ti₁, Ti₂ und T_t3 der Ausgangsstufe 11, bilden eine Inverterstufe. Der Trans'sior Tn wirkt als Speicherelement für die zeitweise Speicherung einer elektrischen Ladung, die eine Bitinformation darstellt. Die Transistoren Tn und Tu dienen als Ladewiderstand für den Speicherträger Tu. Die Source-Drain-Strecken (S-D-Strecken) der Transistoren Tu, T₁₂ und Ti j sind in Reihe geschaltet. Die S-Elektrode des Transistors Tu ist geerdet, und die D-Elektrode des Transistors Tu ist mit einer negativen Spannungsquelle Vdd verbunden. Die Gateelektrode des Transistors Tn ist mit der Eingangssignalquelle, die Gateelektroden der zwei Transistoren T12 und Tu sind gemeinsam mit der Taktgebersignalquelle verbunden.Each output stage 11 to 14 in the first integrated circuit 10 has at least three MOS-FETs T _n to Tn . Three such field effect transistors, e.g. B. the field effect transistors Ti ₁ , Ti ₂ and T _{t3 of} the output stage 11, form an inverter stage. The Trans'sior Tn acts as a storage element for the temporary storage of an electrical charge, which represents bit information. The transistors Tn and Tu serve as a charging resistor for the storage medium Tu. The source-drain paths (SD paths) of the transistors Tu, T ₁₂ and Ti j are connected in series. The S electrode of the transistor Tu is grounded, and the D electrode of the transistor Tu is connected to a negative voltage source Vdd . The gate electrode of the transistor Tn is connected to the input signal source, the gate electrodes of the two transistors T12 and Tu are commonly connected to the clock signal source.

Unterschiedliche binäre Datensignale 7ä, Th, 7c und Td werden den als Inverterstufen arbeitenden Ausgangsstufen 11, 12, 13 und 14 über die Gateelektroden der Speichertransistoren Tn, Tu, Tn und T20 zugeführt. Jede Ausgangsstufe 11,12,13 und 14 bildet eine letzte Stufe in der integrierten Schaltung 10, und natürlich gehen jeweils verschiedene Stufen vom MOS-FET-Typ diesen Ausgangsstufen voran.Different binary data signals 7a, Th, 7c and Td are fed to the output stages 11, 12, 13 and 14, which operate as inverter stages, via the gate electrodes of the memory transistors Tn, Tu, Tn and T20 . Each output stage 11, 12, 13 and 14 forms a final stage in the integrated circuit 10, and of course different stages of the MOS-FET type precede these output stages.

Taktgeberimpulsfolgen Φ\, ΦΙ, Φ3 und <M werden den Gateelektroden der Ladeiransistoren Tu, T₁₁, T₁^ Ti6, Ti8, Tm, T21 und Tn zugeführt. Wie F i g. 2 zeigt, sind die Taktgeberimpulse Φ\ bis ΦΛ gegeneinander phasenverschoben und überlappen sich nicht gegenseitig. Die Verbindungspunkte aller Ladetransistorpaare sind miteinander verbunden und bilden dadurch eine ODER-Schaltung in der integrierten Schaltung 10. Die zusammengeschalteten Verbindungspunkte führen über eine einzige Ausgangskontaktstelle 15 nach außen, die auf der Unterseite des Gehäuses für die integrierte Schaltung 10 angebracht sein kann.Clock pulse trains Φ \, ΦΙ, Φ3 and <M are fed to the gate electrodes of the charging transistors Tu, T ₁₁ , T ₁ ^ Ti6, Ti8, Tm, T21 and Tn . Like F i g. 2 shows, the clock pulses Φ \ to ΦΛ are out of phase with one another and do not overlap one another. The connection points of all charging transistor pairs are connected to one another and thereby form an OR circuit in the integrated circuit 10. The interconnected connection points lead to the outside via a single output contact point 15, which can be attached to the underside of the housing for the integrated circuit 10.

Jede der Eingangsstufen 16,17,18 und 19 der zweiten integrierten Schaltung 20 weist eine Inverterstufe und eine Übertragungsstufe auf. Die Inverterstufen bestehen aus wenigstens einem MOS-FET T₂₁, T₂₄, T_r„ T_2h, « der als Speicherelement zur vorübergehenden Speicherung wirkt. Ein Ladetran>istor ist für diesen Speichertransistor vorgesehen, jedoch nicht gezeigt.Each of the input stages 16, 17, 18 and 19 of the second integrated circuit 20 has an inverter stage and a transmission stage. The inverter stages consist of at least one MOS-FET T ₂₁ , T ₂₄ , T _r "T _2h , " which acts as a storage element for temporary storage. A charging transistor is provided for this memory transistor, but not shown.

Die S-Elektroden der Speichertransistoren T₂₃ bis T₂₆ sind geerdet, und die D-Elektroden sind mit einer negativen Spannungsquelle Vqd verbunden. Die Übertragungsstufen weisen je einen FET Tu, Tn, Tn und Τχ auf. Taktimpulse Φ\, Φ2, Φ3, und (M werden den Gateelektroden der Übertragungstransistoren Tu bis Tm zugeführt Dabei werden dem Übertragungstransistor einer Eingangsstufe Taktimpulse derselben Phase zugeführt wie der zugehörigen Ausgangsstufe der integrierten Schaltung 10.The S electrodes of the memory transistors _{T 23} to T ₂₆ are grounded, and the D electrodes are connected to a negative voltage source Vqd. The transmission stages each have a FET Tu, Tn, Tn and Τχ. Clock pulses Φ \, Φ2, Φ3, and (M are fed to the gate electrodes of the transfer transistors Tu to Tm. Clock pulses of the same phase as the associated output stage of the integrated circuit 10 are fed to the transfer transistor of an input stage.

Die S-Elektroden der Übertragungstransistoren Tn bis Tx sind mit den Gateelektroden der zugehörigen Speichertransistoren Ta bis T» verbunden, und die D-Elektroden sind zusammengeschaltet und werden über eine gemeinsame Eingangskontaktstelle 21 nach außen geführt, die an dem Gehäuse der zweiten integrierten Schaltung 20 angeordnet ist. Ferner sind beide Kontaktstellen 15 und 21 miteinander über eine gemeinsame Leitung 22 verbunden, die allein die wechselseitige Verbindung zwischen allen Eingangs-AuFP.angs-Stufenpaaren bewirktThe S electrodes of the transfer transistors Tn to Tx are connected to the gate electrodes of the associated memory transistors Ta to T », and the D electrodes are interconnected and are led to the outside via a common input contact point 21 which is arranged on the housing of the second integrated circuit 20 is. Furthermore, both contact points 15 and 21 are connected to one another via a common line 22, which alone effects the mutual connection between all input-AuFP.angs stage pairs

In der folgenden Beschreibung der Arbeitsweise der Anordnung wird angenommen, daß die verschiedenen binären Datensignale 7ä, 75, Tc, Td, den Gateelekttoden der Speichertransistoren Tn, Ti·», Tu, T20 zugeführt werden. Diese Speichertransistoren bewirken dann eine vorübergehende Speicherung der binären Information, und zwar auf Grund der Streukapazität zwischen ihren Gateelektroden und dem Substrat.In the following description of the mode of operation of the arrangement, it is assumed that the various binary data signals 7a, 75, Tc, Td are fed to the gate electrodes of the memory transistors Tn, Ti · », Tu, T20. These memory transistors then effect a temporary storage of the binary information due to the stray capacitance between their gate electrodes and the substrate.

Beim Auftreten der Taktimpulse Φ\ werden die Ladetransistoren T12 und Tn in der ersten integrierten Schaltung 10 sowie dei Übertragungstransistor T27 gleichzeitig leitend. Demzufolge ist ein Weg zur Übertragung der in dem Transistor Tn gespeicherten Information geschlossen. Für den Fall, daß das an der D-Elektrode des Transistors Tn auftretende Ausgangssignal negativ ist, wird die Streukapazität des Transistors Tu negativ geladen. Damit befindet sich der Transistor Tn ^:ni nichtleitenden Zustand. Dieser Zustand hält bis zum Auftreten des nächsten Taktimpulses Φ\ an. Unter diesen Bedingungen befinden sich alle anderen Ladetransistoren T15, Tie, Tm, Tie, T21 und T22 und die anderen Übertragungstransistoren Tjs, T29 und Tm in nichtleitenden Zustand, und die in dem Speichertransistor Tn gespeicherte Information wird nur dem zugeordneten Speichertransistor T₂J zugeführt. Das Ausgangssignal von der D-Elektrode des Speichertransistors T₂i wird zur Schaltungsbetätigung der folgenden Stufen in der zweiten integrierten Schaltung 20 verwendet.When the clock pulses Φ \ occur , the charging transistors T12 and Tn in the first integrated circuit 10 and the transfer transistor T27 are simultaneously conductive. As a result, one way of transmitting the information stored in the transistor Tn is closed. In the event that the output signal occurring at the D electrode of the transistor Tn is negative, the stray capacitance of the transistor Tu is negatively charged. The transistor Tn ^: ni is thus in the non-conductive state. This state lasts until the occurrence of the next clock pulse Φ \ . Under these conditions, there are all the other load transistors T15, Tie, Tm, Tie, T21 and T22 and the other transfer transistors Tjs, T29 and Tm in non-conductive state, and stored in the memory transistor Tn information only the associated memory transistor T ₂ J is supplied. The output signal from the D electrode of the memory transistor T ₂ i is used to operate the circuit of the following stages in the second integrated circuit 20.

Werden dann den Ladetransistoren Ti₅ und T₆ sowie dem Übertragungstransistor T28 Taktimpulse Φ1 zugeführt, dann werden diese Transistoren leitend. In diesem Moment wird ein Übertragungsweg für die in dem Transistor T|₄ gespeicherte Information geschlossen. Auf die gleiche Webe wird anschließend die In den Speichertransistoien Ti₇ und T20 gespeicherte Information zu den zugehörigen Transistoren T25 und T26 übertragen, ohne daß die jeweils übertragene Information auf die anderen Stufen einwirkt. If clock pulses Φ1 are then fed to the charging transistors Ti ₅ and T ₆ and to the transfer transistor T28, these transistors become conductive. At this moment, a transmission path for the in the transistor T | ₄ stored information closed. _{The information stored in the storage transistors Ti 7} and T20 is then transmitted to the associated transistors T25 and T26 on the same web without the respectively transmitted information affecting the other stages.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

1 21 2

dazu geführt, daß die Anzahl der in einer integriertenled to the number of integrated in one

Patenunspruch: Schaltung zusammenzufassenden SchaltungselementePatent claim: circuit circuit elements to be summarized

weniger von der Anzahl dieser Schaltungselemente alsless than the number of these circuit elements

Schaltungsanordnung, bestehend aus zwei inte- vielmehr von der Anzahl der benötigten Kontaktstellen grierten Schaltungen, von denen die eine eine An- 5 bestimmt wird.Circuit arrangement consisting of two inter- rather on the number of required contact points integrated circuits, one of which is an on 5 is determined.

zahl von Ausgangsstufen aufweist, die zwecks Ober- Es ist bekannt (FR-PS 14 76 959), mehrere Feldeffekt-has number of output stages for the purpose of upper It is known (FR-PS 14 76 959), several field effect

tragung von binären Daten mit zugehörigen Ein- transistoren dermaßen zusammenzuschalten und durch gangsstufen der anderen integrierten Schaltung ver- mehrphasige Taktsignale zu steuern, daß die Transistorbunden sind, wobei es sich bei den Ausgangsstufen gruppe eine bestimmte logische Verknüpfung mehrerer der einen integrierten Schaltung und bei den Ein- io Eingangssignale miteinander vornimmt. Dabei wird die gangsstufen der anderen integrierten Schaltung um relativ hohe Kapazität zwischen der Steuerelektrode Gruppen von Feldeffekttransistoren handelt, die von und der Sourceelektrode eines Feldeffekttransistors zur mehrphasigen Taktsignalen gesteuert werden; wo- Speicherung einer elektrischen Ladung ausgenutzt Es bei ferner die Ausgangsstufen der einsn integrierten ist auch bekannt (US-PS 34 61312), derartige durch Schaltung an eine gemeinsame Ausgangskontakt- is mehrphasige Taktsignale gesteuerte Feldeffekttransistelle und die Eingangsstufen der anderen integrier- storgruppen zur Bildung eines Schieberegisters zu verten Schaltung an eine gemeinsame Eingangskon- wenden. Dabei besteht jede Schieberegisterhalbstufe tsktstelle angeschlossen sind und die Ausgangskon- aus drei in Serie zwischen eine Spannungsquellc und taktsteUe und die Eingangskontaktsteile durch eine Erde geschalteten Feldeffekttransistoren, wobei die Gaallen Stufen £«meinsame Leitung miteinander ver- 20 teelektrode des mit Erde verbundenen Transistors das bunden sind, wobei außerdem jedes Ausgangs-Ein- Datensignal und den Steuerelektrode;-! der beiden andegangs-Stufenpaar einer Taktphase in solcher Weise ren Transistoren phasenverschiedene Taktsignale zügezugeordnet ist, daß in jeder Taktphase nur die dieser führt werden und der Verbindungspunkt der beiden an-Taktphasp zugeordnete Ausgangs- und Eingangs- deren Transistoren mit der Steuerelektrode des mit Erstufe an die Ausgangskontaktstelle bzw. Eingangs- 25 de verbundenen Transistors der nächsten Registerhalbkontaktsteile wirksam angeschlossen ist; wobei wei- stufe verbunden istthe transmission of binary data with the associated one-transistors to such an extent and through output stages of the other integrated circuit to control multiphase clock signals that the transistor boundaries are connected, with the output stage group being a specific logical combination of several the one integrated circuit and the input signals with one another. The output stages of the other integrated circuit to a relatively high capacitance between the control electrode Groups of field effect transistors acts from and the source electrode of a field effect transistor for multiphase clock signals are controlled; where- storage of an electrical charge exploited It in addition, the output stages of the integrated one is also known (US-PS 34 61312), such by Connection to a common output contact - field effect transistor controlled by multiphase clock signals and the input stages of the other integrator groups to form a shift register to be connected to a common input connector. Each shift register half-stage consists of this tsktstelle are connected and the output con- from three in series between a voltage source and TaktsteUe and the input contact parts by a ground-connected field effect transistors, the Gaallen stages £ «common line with each other, the electrode of the transistor connected to ground are bound, each output-in data signal and the control electrode; -! the two andegangs-stage pair of a clock phase in such a way ren transistors phase-different clock signals is assigned that in each clock phase only this leads and the connection point of the two output and input transistors associated with the control electrode of the first stage to the Output contact point or input 25 de connected transistor of the next register half-contact parts is effectively connected; where white level is connected

terhin jede Ausgangsstufe aus drei in Serie geschal- Aus der DE-OS 19 04886 ist eine Schaltungsanord-terhin each output stage from three in series switched from DE-OS 19 04886 is a circuit arrangement

teten Feldeffekttransistoren besteht, der Gateelek- nung mit den Merkmalen des Oberbegriffs des Patenttrode des einen äußeren Transistors ein binäres Da- anspruchs bekannt mit der von zwei unterschiedliche tensignal und den Gateelektroden der beiden ande- 30 Ausgangsstufen einer integrierten Schaltung Datensiren Transistoren dieser Stufe zugeordnete Taktsi- gnale zu je zugeordneten von zwei Eingangsstufen einer gnale zugeführt werden ;md der Verbindungspunkt anderen integrierten Schaltung unter Verwendung eider beiden anderen Transistoren mit der Ausgangs- ner einzigen Zwischenverbindungsleitung übertragen kontaktstelle verbunden ist; und fobei schließlich werden können. Zu diesem Zweck werden vier Taktsijede Eingangsstufe Ober einen von dem dieser Stufe 35 gnale unterschiedlicher Taktphase benötigt von denen zugeordneten Taktsignal gesteuerten Feldeffekt- zwei der einen und die restlichen zwei der anderen Austransistor mit der Eingangskontaktstelle verbunden gangsschaltung zugeführt werden. Um zwei Ausgangsist dadurch gekennzeichnet, daß in jeder stufen einer integrierten Schaltung mit zwei Eingangs-Ausgangsstufe(ll bis 14)die drei in Serie geschalte- stufen einer anderen integrierten Schulung über eine ten Feldeffekttransistoren (z. B. Tu bis Tn) zwischen 40 einzige Verbindungsleitung in fester Zuordnung miteineine Spannungsquelle (Vdd) und Erde geschaltet ander verbinden zu können, sind also vier Taktsignale sind, daß die Gateelektroden der beiden anderen unterschiedlicher Taktphasen erforderlich. Will man Transistoren (z. B. Tm und Tm) miteinander verbun- nun beispielsweise vier Ausgangsstufen einer ersten inden und mit demselben Taktsignal (z. B. Φ\) beauf- tegrierten Schaltung in fester Zuordnung mit vier Einschlagt sind und daß in jeder Eingangsstufe (16 bis 45 gangsstufen einer anderen integrierten Schaltung ver-19) ein zwischen eine Spannungsquelle (Vdd) und binden, sind entweder acht Taktsignale unterschiedli-Erde geschalteter Feldeffekttransistor (z. B. 23) vor- eher Taktphasen erforderlich, die zwischen den beiden gesehen ist, dessen Leitungszustand den Binärwert integrierten Schaltungen über eine entsprechende Ander Eingangsstufe anzeigt und dessen Gateelektrode zahl Kontaktanschlüsse übertragen werden müssen, mit dem Ausgang des mit der Eingangskontaktstelle 50 oder zwei Zwischenverbindungen zwischen den inte-(21) verbundenen Feldeffekttransistoren (z. B. 27) grierten Schaltungen, die an jeder integrierten Schalverbunden ist tung zwei Kontaktanschlüsse erfordern.teten field effect transistors, the gate elec- tron with the features of the generic term of the patent trode of the one outer transistor is a binary data known with the clocks associated with two different signal and the gate electrodes of the two other output stages of an integrated circuit data siren transistors of this stage. Signals are fed to each assigned of two input stages of a signal, with the connection point being connected to the other integrated circuit using the two other transistors with the output contact point being transmitted to the single interconnection line; and fobei can eventually become. For this purpose four clocksijede input stage over a clock phase different from that of this stage 35 are required from the associated clock signal controlled field effect two of the one and the remaining two of the other output circuit connected to the input contact point are supplied. To two output is characterized in that in each stage of an integrated circuit with two input-output stage (11 to 14) the three series-connected stages of another integrated training course via a th field effect transistors (e.g. Tu to Tn) between 40 only To be able to connect the connecting line in a fixed assignment with a voltage source (Vdd) and earth connected to the other, there are therefore four clock signals that the gate electrodes of the other two different clock phases are required. If one wants to transistors (z. B. Tm and Tm) now connectedness example, four output stages a first inden and with the same clock signal (z. B. Φ \) each acted upon tegrated circuit in fixed association with four Einschlagt and in that in each input stage (16 to 45 output stages of another integrated circuit ver-19) between a voltage source (Vdd) and bind, either eight clock signals different-earth connected field effect transistor (e.g. 23) are required before clock phases seen between the two whose line state indicates the binary value of integrated circuits via a corresponding other input stage and whose gate electrode number of contact connections must be transferred, with the output of the field effect transistors connected to the input contact point 50 or two interconnections between the inte- (21) connected field effect transistors (e.g. 27) integrated circuits that require two contact connections on each integrated circuit.

Aufgabe der Erfindung ist es, eine Schaltungsanord-The object of the invention is to provide a circuit arrangement

nung der im Patentanspruch vorausgesetzten Art sotion of the type required in the claim so

55 auszubilden, daß die Verbindung zwischen den beiden integrierten Schaltungen mit einer möglichst geringen55 to train that the connection between the two integrated circuits with as low a

Auf dem Gebiet der elektronischen Rechner werden Anzahl von Kontaktstellen an den integrierten Schalzunehmend integrierte Schaltungen verwendet, um die tungcn und Verbindungsleitungen zwischen diesen Rechner zu miniaturisieren und ihre Leistungsfähigkeit möglich ist und daß möglichst wenig Taktsignale unterzu erhöhen. Mit der Entwicklung von integrierten » schiedlichcr Taktphasen benötigt werden. Großschaltungen wurde es möglich, solche Geräte aus Eine Lösung dieser Aufgabe ist im PatentanspruchIn the field of electronic computers, an increasing number of contact points on the integrated circuit are used to establish the circuits and connecting lines between them To miniaturize computers and their performance is possible and that as few clock signals as possible to increase. With the development of integrated »different clock phases are required. Large-scale circuits made it possible to produce such devices. A solution to this problem is in the claim

wenigen integrierten Schaltungen zu bauen. Eine dabei angegeben.to build few integrated circuits. One indicated.

auftretende Schwierigkeit besteht darin, daß oft eine Durch die im Patentanspruch angegebenen Merkma-The difficulty that arises is that often by the features specified in the claim

sehr große Anzahl von Verbindungen zwischen zwei Ie wird es möglich, bei Verbindung mehrerer Ausgangsintegrierten Schaltungen vorgesehen werden muß, an- 65 stufen einer integrierten Schaltung über eine einzige dererseits aber der Anzahl von Ein- und Ausgangsan- Zwischenverbindungsleitung mit gleich vielen, je zugeschlüssen einer integrierten Schaltung aus fcrtigungs- ordneten Eingangsstufen einer zweiten integrierten technischen Gründen Grenzen gesetzt sind. Dies hat Schaltung mit einer Taktphase pro Ausgangs-Eingangs-It becomes possible to have a very large number of connections between two Ie; when several output integrated circuits are connected, one integrated circuit must be connected to a single one on the other hand, however, the number of input and output interconnection lines with the same number, each connected to an integrated circuit made up of pre-ordered input stages of a second integrated circuit there are limits for technical reasons. This has circuit with one clock phase per output input