DE2045127C - Circuit arrangement for the optional connection of at least two inputs to a counter stage having at least one preparation input and one trigger input - Google Patents
Circuit arrangement for the optional connection of at least two inputs to a counter stage having at least one preparation input and one trigger inputInfo
- Publication number
- DE2045127C DE2045127C DE2045127C DE 2045127 C DE2045127 C DE 2045127C DE 2045127 C DE2045127 C DE 2045127C
- Authority
- DE
- Germany
- Prior art keywords
- input
- inputs
- voltage
- switch
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000001276 controlling effect Effects 0.000 claims description 3
- 210000003127 Knee Anatomy 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 208000008313 Contusions Diseases 0.000 description 1
- 210000003800 Pharynx Anatomy 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000000630 rising Effects 0.000 description 1
Description
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum wahlweisen Anschalten wenigstens zweier Eingänge an eine wenigstens einen Vorbereitungs- und einen Auslöseeingang aufweisende Zählstufe, bei der die Eingänge über zugeordnete Tore und ein nachfolgendes gemeinsames Tor auf den Auslöseeingang der Zählsltife geführt sind und bei der je ein Eingang jedes zugeordneten Tores über einen das Tor steuernden Schalter an eine Spannung angeschlossen ist. , .The present invention relates to a circuit arrangement for optional switching on at least two inputs to a counting stage with at least one preparation input and one trigger input, in which the inputs via assigned gates and a subsequent common gate to the triggering input the counters are led and in each case one input of each assigned gate via one of the gate controlling switch is connected to a voltage. ,.
Es besieht oft die Aufgaben auf verschiedenen Leitungen ankommende Stromimpulse wahlweise auf eine Zählschaltiing durchzuschallen. Dabei eigibt sich die Schwierigkeit, daß durch den Umschaltvorgang selbst unerwünschte Signalflanken entstehen, die die Zählschaltung /u unbeabsichtigtem Weiterzählen veranlassen. Wenn nun die Umschaltung mittels eines mechanischen Schalters erfolgt oder wenn ein solcher . eine Steuerspannung zur Umschaltung durch elektronische Schaltmittel abgibt, so können durch die Prellung des Schalters bei jedem Umschaltvorgang sogar mehrere Kehlimpulse entstehen.It often looks at the tasks on different lines Incoming current pulses can optionally be passed through to a counting circuit. The Difficulty that the switching process itself creates unwanted signal edges that affect the counting circuit / u cause unintentional counting. If now the switchover by means of a mechanical switch takes place or if such. a control voltage for switching by electronic Gives off switching means, so can even several throat impulses arise.
Die vorliegende Erfindung bezweckt die Schaffung einer Schaltungsanordnung zum wahlweisen Anschalten wenigstens zweier Eingänge an eine wenigstens einen Vorbcrcitungs- und einen Auslöseeingang aufweisende Zählstufe, bei der die Eingänge über zugeordnete Toie und ein nachfolgendes gemeinsames Tor auf den Auslöseeingang der Zählstufe geführt sind und bei der je ein Eingang jedes zugeordneten Tores über einen das Tor steuernden Schalter an eine Spannung angeschlossen ist.The present invention aims to provide a circuit arrangement for selective switching on at least two inputs to at least one preparatory input and one trigger input having counting stage, in which the inputs are assigned via an assigned toie and a subsequent common Gate are led to the trigger input of the counting stage and with one input each assigned Tores is connected to a voltage via a switch that controls the gate.
Die erfindiingsgemäße Schaltungsanordnung ist dadurch gekennzeichnet, daß zum Verlangsamen der Einschaltflanke in Serie zu jedem Schalter eine Drosselspule und ein Dämpfungswiderstand geschaltet sind, die zusammen mit einem gegen Erde geschalteten Kondensator einen wenigstens annähernd kiitisch gedämpften Serieschwingkreis bilden, daß der Verbindungspunkt des Widerstandes und des Kondensators über eine Diode und einen gemeinsamen Widerstand an einer gegenpoligen Spannung angeschlossen ist und daß der Verbindungspunkl /wischen den Dioden und dem gemeinsamen Widei stand mit dein Vorbercitungseingang der Zählstufe in Veibindung steht.The circuit arrangement according to the invention is thereby characterized in that a choke coil in series with each switch is used to slow down the switch-on edge and a damping resistor are connected together with a capacitor connected to ground form an at least approximately kiitically damped series oscillating circuit that the connection point of the resistor and the capacitor via a diode and a common resistor is connected to a voltage of opposite polarity and that the connection point / wipe the diodes and the common Widei stood with your preparation entrance the counting level is connected.
Der Vorteil der neuen Schaltungsanordnung besteht darin, daß bei der An- und Abschaltung verschiedener Eingänge an die Zählschaltung keine unerwünschten Zählimpulsc entstehen. Die Schaltungsanordnung ist nicht auf eine bestimmte Anzahl Eingange beschränkt. Es können ohne weiteres nachträglich weitere Eingänge hin/ugefügt werden.The advantage of the new circuit arrangement is that when switching on and off different Inputs to the counting circuit no undesired counting pulses occur. The circuit arrangement is not limited to a certain number of inputs. Additional inputs can easily be added at a later date can be added.
An Hand der Zeichnung wird im folgenden ein Ausführungsbeispiel einer erfindi'ing"sgcmäßen Schaltungsanordnung näher erläutert.An exemplary embodiment is shown below with reference to the drawing an inventive circuit arrangement explained in more detail.
I· i g. I zeigt ein l'rin/ipscliema einer Schaltungsanordnung zum wahlwciscn Anschalten zweier Eingänge an eine /ählstul'e. die einen Auslöse- und einen Vorbereitungscingang aufweist; inI · i g. I shows a l'rin / ipscliema of a circuit arrangement for optional connection of two inputs to a / ählstul'e. one tripping and one Has a preparatory course; in
F i g. 2 sind die Spaniitingsverläufe an verschiedenen Stellen der Schaltungsanordnung aufgezeichnet.F i g. 2 are the span courses at different Places the circuit arrangement recorded.
In I- i g. I ist eine /ählslufe 4 dargestellt, auf welche wahlweise ti ie am Eingang l-\ oder die am Eingang El eintreffenden Impulse durchgesdialtet werden sollen. Die Durchschaltung erfolut mittels eines ersten b/w. zweiten UNI)-I ores /Ί b/w. /2, tL·- ioweils durch eine Stciiersp.-ninun^; geöffnet wird. Die Ausgänge der UNiJ-iurc 7Ί und /2 sind auf separate Eingänge eines ODER-Tores 3 geführt, das die von den UND-Toren 7*1 und Tl durchgeschalteten Impulse an den Auslöseeingang der Zählstufe 4 leitet. Die Zählstufe 4 weist einen Vorbereitungseingang auf, so daß die Impulse am Auslöseeingang nur wirksam sind, sofern am Vorbereitungseingang eine Spannung vorhanden ist.In I- i g. I a / ählslufe 4 is shown, to which either the impulses arriving at the input l or the impulses arriving at the input El are to be dialed. The connection takes place by means of a first b / w. second UNI) -I ores / Ί b / w. / 2, tL · - each by a Stciiersp.-ninun ^; is opened. The outputs of the UNiJ-iurc 7Ί and / 2 are led to separate inputs of an OR gate 3, which forwards the pulses switched through by the AND gates 7 * 1 and Tl to the triggering input of the counting stage 4. The counting stage 4 has a preparation input so that the pulses at the trigger input are only effective if a voltage is present at the preparation input.
Je ein Eingang jedes UND-Tores Π bzw. Tl ist über einen das Tor steuernden Schalter 51 bzw. 52 auOne input of each AND gate Π or Tl is au via a switch 51 or 52 controlling the gate
ίο eine Spannung VU angeschlossen. Zum Verlangsamen der EinschaUfianke ist in Serie zu jedem Schalter SX bzw. Sl eine Drosselspule Ll bzw. Ll und ein Dämpfungswiderstand Rl bzw. Rlgeschaltet, die zusammen mit einem gegen Erde geschalteten Kondensator CSίο a voltage VU connected. To slow down the switch, a choke coil Ll or Ll and a damping resistor Rl or Rl are connected in series with each switch SX or Sl , which together with a capacitor CS connected to ground
bzw. Cl einen kritisch gedämpften Serieschwingkreis bilden. Der Verbindungspunkt des Widerstandes Λ1 bzw. Λ2 und des Kondensators Cl bzw. C2 ist über eine Diode Dl bzw. Dl und einen gemeinsamen Widerstand 5 an eine gegenpolige Spannung —U angeschlossen. Der Verbindungspunkt /wischen der Diode Dl bzw. Dl und dem gemeinsamen Widerstands steht mit dem Vorbereitungseingang der Zählstufe 4 in Vei bindung.or Cl form a critically damped series resonant circuit. The connection point of the resistor Λ1 or Λ2 and the capacitor Cl or C2 is connected via a diode Dl or Dl and a common resistor 5 to an opposing voltage —U . The connection point / wipe of the diode Dl or Dl and the common resistor is connected to the preparation input of the counting stage 4.
In F i g. 2 ist unter α der Einschaltmoment einerIn Fig. 2 is the switch-on moment under α
vom Schalter Sl bzw. S2 durchgeschalteten Steuerspannung
dargestellt. Infolge des Prellens des Schalters Sl bzw. S2 wird die Spannung bekanntlich mehrmals
ein- und wieder ausgeschaltet.
Die Kurve/' zeigt die Steuerspannung während des Einschaltvorganges am Eingang des UND-Tores 7 1
bzw. 7*2. Die Kurve c entspricht dem Verlauf der Spannung am Vorbereitungseingang der Zählstufe.the control voltage switched through by the switch S1 or S2. As a result of the bouncing of the switch S1 or S2, the voltage is known to be switched on and off several times.
The curve / 'shows the control voltage during the switch-on process at the input of the AND gate 7 1 or 7 * 2. Curve c corresponds to the course of the voltage at the preparation input of the counting stage.
Wie aus F i g. 2 hervorgeht, ist die Spannung am Vorbereitiingseingang stets um den Spannungsabfall an der Diode Dl bzw. Dl negativer als die Spannung, welche sich über das UND-Tor Tl bzw. Tl und das ODER-Tor 3 am Auslöseeingang auswirkt. Die Zählstufe 4 und die Tore 7Ί, Tl, 3 weisen an den Eingängen die gleiche Schaltschwelle SP für die Eingangsspannung auf. Um die Eingangsspannungen zur Wir-As shown in FIG. 2 shows, the voltage at the preparatory input is always more negative by the voltage drop at the diode Dl or Dl than the voltage that affects the AND gate Tl or Tl and the OR gate 3 at the triggering input. The counting stage 4 and the gates 7Ί, Tl, 3 have the same switching threshold SP for the input voltage at the inputs. In order to use the input voltages
' kung zu bringen, müssen diese die Schaltschwelle SP übersteigen. Die beiden Kurven r/ und e zeigen die logische Bedeutung der beiden Eingangsspannungen der Zähischaltung, wobei beim Überschreiten der Schaltschwelle SP der Zustand L erreicht wird.'To bring about, these must exceed the switching threshold SP. The two curves r / and e show the logical meaning of the two input voltages of the counting circuit, with state L being reached when the switching threshold SP is exceeded.
Die erfindungsgemäße Schaltungsanordnung funktioniert nun folgendermaßen:The circuit arrangement according to the invention now works as follows:
Bei geöffnetem Schalter Sl bzw. S2 fließt vom Eingang des UND-Tores 7*1 bzw. 7*2 über die Diode Dl bzw. D2 und den Widerstand 5 ein Strom zur Klemme U. Infolgedessen stellt sich an der Diode Dl bzw. D2 ein Spannungsabfall UK entsprechend ihrer Kniespannung ein. Die zum Vorbereitungseingang der Zählstufe 4 geführte Spannung ist deshalb um diesen Spaninmgsabfall UK negativer als die Spannung am Eingang des UND-Tores 7*1 bzw. 7*2.When the switch S1 or S2 is open, a current flows from the input of the AND gate 7 * 1 or 7 * 2 via the diode D1 or D2 and the resistor 5 to the terminal U. As a result, the diode D1 or D2 is set Voltage drop UK according to your knee tension. The voltage fed to the preparatory input of counting stage 4 is therefore more negative by this voltage drop UK than the voltage at the input of the AND gate 7 * 1 or 7 * 2.
Unter der Annahme, daß beim Eingang ZTl eintreffende Impulse auf die Zähistufe4 geleitet werden sollen, wird der Schalter Sl geschlossen. Die vom Schalter Sl duichgeschaltete Spannung \-U lädt über die Drosselspule L1 und den Dämpfungswiderstand R1 den Kondensator Cl auf. Bei mehrmaligem Ein- und Ausschalten infolge der Prellungen lädt und entlädt sich der Kondensator Cl ganz oder teilweise. DieSpannung am Kondensator 1 wirkt sich über das UND-Tor /Ί und das ODER-Tor 3 am Auslöseeingang der Zählstufe 4 aus. Auch bei geschlossenem Schalter Sl (ließt über die Diode Dl und den WideistandS einAssuming that incoming pulses at the input ZT1 are to be passed to the counter stage 4, the switch S1 is closed. The voltage \ -U switched by the switch Sl charges the capacitor Cl via the choke coil L 1 and the damping resistor R 1. When switching on and off several times as a result of the bruises, the capacitor C1 charges and discharges completely or partially. The voltage on capacitor 1 has an effect via the AND gate / Ί and the OR gate 3 at the trigger input of counting stage 4. Even with the switch S1 closed (reads in via the diode D1 and the WideistandS
Strom zur Klemme -ί/, wobei über der Diode Dl ein Spannungsabfall UK entsprechtad ihrer Kniespannung entsteht. Die zum Vorbereitungseingang gefühlte Spannung ist deshalb stets um diesen Spannungsabfall UK negativer als die Spannung, die sich am Aiislöseeingang auswirkt. Wie aus der F i g. 2 ersichtlich ist, wird auf dem ansteigenden Ast der Kurve b, c die zum Kippen der Zählstufe notwendige Schaltschwellenspaniuing SP am Vorbereitungseingang zeitlich immeretwas später erreicht als zm Auslöseeingang. Auf dem abfallenden Ast der Kurvet, <· ergibt sich jedoch die umgekehrte Reihenfolge. Auf Grund dieser erzwungenen Reihenfolge ist sowohl die Einschaltals auch die Ausschaltflanke der Steuerspannung für die Zälilstiife 4 ohne Wirkung, da in den betreffenden Zeitpunkten die Spannung am Vorbereitungseingang stets unter der Schaltschwelle SP liegt. Sobald die Steuerspannimg am UND-Tor 7*1 und am Vorbereitungscingang der Zählstufe 4 wirksam wird, weiden die Impulse vom Eingang El über das ODER-Tor 3 zum Auslöseeingang der Zählstufe 4 durchgeschaltet und veranlassen diese zum Zählen.Current to terminal -ί /, with a voltage drop UK corresponding to your knee voltage across the diode Dl. The voltage felt at the preparation input is therefore always more negative by this voltage drop UK than the voltage that has an effect on the release input. As shown in FIG. 2 can be seen, on the rising branch of curve b, c, the switching threshold span SP required to tilt the counting stage at the preparation input is always reached a little later than at the triggering input. However, on the sloping branch of the curve, <· the sequence is reversed. Because of this forced sequence, both the switch-on and switch-off flanks of the control voltage for the Zälilstiife 4 have no effect, since the voltage at the preparation input is always below the switching threshold SP at the relevant times. As soon as the control voltage at the AND gate 7 * 1 and the preparatory input of the counting stage 4 becomes effective, the pulses from the input El are switched through via the OR gate 3 to the triggering input of the counting stage 4 and cause it to count.
Zur Umschaltung der Eingänge wird der Schalter Sl geöffnet und der Schalter S2 geschlossen. Die Durchschaltung der Impulse vom Eingang El zur Zählstufe 4 etfolgt dann in analoger Weise.To switch the inputs, switch S1 is opened and switch S2 is closed. The switching through of the pulses from input El to counting stage 4 then follows in an analogous manner.
Die Dioden-Widerstands-Kombination Dl, D2, 5 erfüllt eine doppelte Funktion. Einerseits weist sie eine ODER-Funktion auf zur Herstellung einer gemeinsamen Vorbereitungsspannung aus den von den beiden Schaltern Sl und S2 abgegebenen Steuerspannungen. Andererseits hat sie die Eigenschaft, daß sie eine Vorbereitiingsspannung liefert, die gegenüber den zugeführten Steuerspannungen um die Kniespannung der Dioden verschoben ist.The diode-resistor combination Dl, D2, 5 fulfills a double function. On the one hand, it has an OR function for producing a common preparation voltage from the control voltages output by the two switches S1 and S2. On the other hand, it has the property that it supplies a preparatory voltage which is shifted by the knee voltage of the diodes in relation to the control voltages supplied.
Die Schaltungsanordnung kann für .weitere Eingänge erweitert werden. Die für einen weiteren Eingang En notwendigen Ergänzungen sind in F i g. 1 gestrichelt eingezeichnet.The circuit arrangement can be expanded for additional inputs. The additions required for a further input En are shown in FIG. 1 drawn in dashed lines.
Claims (1)
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2737432B2 (en) | Integrator circuit with limitation | |
DE2045127B2 (en) | CIRCUIT ARRANGEMENT FOR OPTIONAL CONNECTING AT LEAST TWO INPUTS TO A COUNTING LEVEL WITH AT LEAST ONE PREPARATION AND RELEASE INPUT | |
DE2045127C (en) | Circuit arrangement for the optional connection of at least two inputs to a counter stage having at least one preparation input and one trigger input | |
DE1640370A1 (en) | Circuit switching device | |
DE1109741B (en) | Pulse-controlled relay chain for telecommunications, especially telephone systems | |
DE2059140C3 (en) | Electronic circuit with switch properties | |
DE3524523C2 (en) | ||
DE1128466B (en) | Input circuit for controlling a bistable circuit | |
DE1089802B (en) | Multi-stable switch for telecommunications systems | |
DE2423061C2 (en) | Circuit arrangement for delaying and increasing the edge of pulses for integrated circuits | |
DE2423720C2 (en) | Threshold switching amplifier with defined switch-on and switch-off behavior, in particular for charge display devices in telecommunications systems | |
DE2537113C3 (en) | Counting circuit with thyristors for counting pulses and switching on load current paths, especially for coupling relays in telephone exchanges | |
DE2213628C3 (en) | Circuit arrangement for generating an output pulse which is significantly longer than an input pulse | |
DE1815017A1 (en) | Circuit arrangement for the time-delayed actuation of a flip-flop | |
DE1263831B (en) | Electronic switch in which a diode bridge is used as a switching device | |
DE1162882B (en) | Count chain stage for counting electrical impulses | |
DE2455956A1 (en) | SPACING CIRCUIT | |
DE2200937B2 (en) | Bistable relay toggle switch | |
DE1156849B (en) | Electronic double switch | |
DE2532756B2 (en) | Timer circuit | |
DE4005632A1 (en) | Electrical control group circuit - uses four up=down counters with gates to transmit using single conductor | |
DE2407468A1 (en) | CIRCUIT ARRANGEMENT TO ACHIEVE A SWITCH-ON OR SWITCH-OFF DELAY, PREFERABLY FOR ELECTRONIC DELAY CIRCUITS WITH THRESHOLD SWITCH | |
DE2509928B2 (en) | Contactless output stage for AC switches | |
DE2112154A1 (en) | Start-up circuit for three-phase motors | |
DE1548119A1 (en) | Measuring circuit |