DE2035878A1

DE2035878A1 - Circuit arrangement for increasing the edge steepness when switching a stream in two or more inductive resistors were

Info

Publication number: DE2035878A1
Application number: DE19702035878
Authority: DE
Inventors: Ernst. Dipl Ing χ 9000 Karl Marx Stadt Kutschbach
Original assignee: Zentronik VEB
Current assignee: Zentronik VEB
Priority date: 1969-08-28
Filing date: 1970-07-20
Publication date: 1971-03-11

Description

Schaltungsanordnung zur Erhöhung der Flankennt eilheit beim Schalten eines Stromes in zwei oder mehrere induktiven Widerständen Die Erfindung betrifft eine Schaltungsanordnung zur Erhöhung der Flankensteilheit beim Schalten eines Stromes mittels alternativ leitend gesteuerter Transistoren in zwei oder mehreren indu1iven Widerständen.Circuit arrangement for increasing the edge frequency when switching of a current in two or more inductive resistors The invention relates to a circuit arrangement for increasing the edge steepness when switching a current by means of alternatively conducting-controlled transistors in two or more inductive ones Resistances.

Bekanntlich weisen Schaltungen mit Induktivitäten den Nachteil auf, im beim Zuschalten einer Induktivität der Strom erst nach einer gewissen Zeit seine volle Höhe erreicht, beim Abschalten hingegen Abschaltspannungen entstehen, die den Strom nicht sofort au9 seinen Nullwert absinken lassen.It is known that circuits with inductances have the disadvantage when switching on an inductance, the current only comes into effect after a certain time full height is reached, when switching off, on the other hand, cut-off voltages arise that Do not let the current immediately drop to its zero value.

In der WS-AS 1 285 526 (21a1-36/04) wurde bereits eine Schaltung zur Erhöhung der Flankensteilheit beim Umschalten des Stromes in einem induktiven Widerstand beschrieben, derart, daß einer wirksamen Induktivität zwei gleich große hintereinandergeschaltete Induktivitäten parallel geschaltet sind, an deren Verbindungspunkt die Betriebsspannung zugeführt wird. Die beiden zusätzlichen Induktivitäten dienen dabei lediglich dem Zweck, beim Wechsel der Stromrichtung zusätzlich eine Potentialerhöhung an der wirksamen Induktivität zu bewirken.In WS-AS 1 285 526 (21a1-36 / 04) a circuit for Increase in the edge steepness when switching the current in an inductive resistor described in such a way that an effective inductance two equally large series-connected Inductors are connected in parallel, at their connection point the operating voltage is fed. The two additional inductors serve thereby only for the purpose of increasing the potential when changing the direction of the current on the effective inductance.

Aufgabe der Erfindung ist es, eine Schaltung anzugeben, bei welcher die beim Abschalten eines Stromes in einem wirksamen induktiven Widerstand entstehende Induktionsspannung zum schnelleren Ansteigen eines Stromes in einem gleichzeitig eingeschalteten anderen wirksamen induktiven Widerstand ausgenutzt wird.The object of the invention is to provide a circuit in which which arises when a current is switched off in an effective inductive resistance Induction voltage for faster rise of a current in one at the same time activated other effective inductive resistance is used.

Gemäß der Erfindung sind den wirksamen induktiven Widerständen Dioden vorgeschaltet und zwischen den kollektorseitigen Enden dieser Induktivitäten und den diodenseitigen Eingängen der anderen Induktivitäten jeweils weitere Diodenverbindungen vorgesehen. Ein ennzeichen der Erfindung ist ferner, daß die den induktiven Widerständen vorgeschalteten Dioden Zenerdioden sind.According to the invention, the effective inductive resistances are diodes upstream and between the collector-side ends of these inductors and the diode-side inputs of the other inductances each have further diode connections intended. Another characteristic of the invention is that the inductive resistors upstream diodes are Zener diodes.

Weitere Erfindungsmerkmale bestehen darin, daß den den induktiven Widerständen vorgeschalteten Dioden ohmsche Widerstände parallelgeschaltet sind. Für mehr als zwei induktive Widerstände können einmal die kollktorseitigen Enden der induktiven Widerstände lediglich mit den Eingängen der jeweils zeitlich nachfolgend wirkdamen induktive Widerstände mittels Dioden verbunden sein, zum anderen Diodenverbindungen zwischen den kollektorseitigen Enden und den Eingängen aller anderen Induktivitäten bestehen Die Erfindung weist damit insbesondere den Vorteil auf, daß keine zusätzlichen, nur mittelbar wirksame induktive Widerstände benötigt werden.Further features of the invention are that the inductive Resistors upstream diodes are connected in parallel with ohmic resistors. For more than two inductive resistances, the ends of the collector can be used of the inductive resistances only with the inputs of the respectively following in time effective ladies inductive resistances be connected by means of diodes, on the other hand diode connections between the collector-side ends and the inputs of all other inductances exist The invention thus has the particular advantage that no additional, only indirectly effective inductive resistors are required.

Die Erfindung soll nachfolgend an einem Ausführungsbeispiel erläutert werden.The invention is explained below using an exemplary embodiment will.

Fig. 1 zeigt die erfindungsgemäße Grundsohaltung mit zwei induktiven Widerständen L 1 und L 2, die über einen gemeinsamen Strombegrenzungswiderstand R und Dioden D 1 und D 2 von Transistoren T 1 und T 2 abwechselnd an eine Gleichspannungsquelle angeschaltet werden. Leitungen 1 und 2, in welche weitere Dioden D 12 und D 21 eingeschaltet sind, verbinden die kollektorseitigen Enden b 1, b 2 der Induktivitäten L 1 und L 2 jeweils mit den diodenseitigen Enden a 2, a 1 des entsprechenden anderen Zweiges. Die Induktivitäten L 1 und L 2 können unter anderem Wicklungen zweier Magnete, zweier Magnetköpfe oder die eines Elektromotors sein.Fig. 1 shows the basic holding according to the invention with two inductive Resistors L 1 and L 2, which have a common current limiting resistor R and diodes D 1 and D 2 of transistors T 1 and T 2 alternately to a DC voltage source be switched on. Lines 1 and 2, in which further diodes D 12 and D 21 are switched on are, connect the collector-side ends b 1, b 2 of the inductors L 1 and L 2 each with the diode-side ends a 2, a 1 of the corresponding other branch. The inductances L 1 and L 2 can, among other things, windings of two magnets, two Magnetic heads or those of an electric motor.

Wenn die Transistoren T 1, T 2 beispielsweise von den komplementären Ausgängen einer Xipp stufe angesteuert werden, fließt in einem der induktiven Widerstände L 1 oder L 2 ein Strom I von der Größe UB / R, wenn die Spannungsabfälle an den Dioden, Induktivitäten und Transistoren als vernachlässigbar klein angesehen werden. Zum Zeitpunkt des Umschaltens der Kippstufe entsteht - wenn angenommen Transistor T 1 in leitendem Zustand war - dem Strom I entsprechend am Punkt b 1 eine Abschaltinduktionsspannung, die über die Verbindungsleitung 2 und die in Durchlaßrichtung geschaltete Diode D 12 sofort am Punkt a 2 und damit an L 2 wirksam werden kann und deren Einschaltinduktion entgegenwirkt, so daß ein schnelleres Ansteigen des Stromes in L2 möglich wird.If the transistors T 1, T 2, for example, from the complementary Outputs of a Xipp stage are controlled, flows in one of the inductive resistors L 1 or L 2 is a current I of the size UB / R when the voltage drops across the Diodes, inductors and transistors can be viewed as negligibly small. At the time of switching over the flip-flop, a transistor is created - if assumed T 1 was in the conductive state - a switch-off induction voltage corresponding to the current I at point b 1, the via the connecting line 2 and the forward-connected diode D 12 can take effect immediately at point a 2 and thus at L 2 and its switch-on induction counteracts, so that a faster increase of the current in L2 is possible.

Da in dem Augenblick, wenn Transistor T 1 nicht mehr und Transistor T 2 noch nicht leitend ist, am Punkt C die volle Betriebsspannung UB anliegt, resultiert die Höhe der Abschaltspannung für den Transistor T 1 somit aus der Größe der Betriebs spannung U3 und der unbestimmten Höhe der Durchbruchsspannung der fur den Induktionsstrom in Sperrichtung liegenden Diode D 2 bzw. der Durchbruchsspannung des Transistors X 1, so daß die Abschaltspannung dadurch einen nicht genau vorausbestimmbaren Grenzwert erreicht.Because at the moment when transistor T 1 stops and transistor T 2 is not yet conductive, the full operating voltage UB is applied at point C, results the level of the switch-off voltage for the transistor T 1 thus from the size of the operation voltage U3 and the indeterminate level of the breakdown voltage for the induction current in the reverse direction lying diode D 2 or the breakdown voltage of the transistor X 1, so that the cut-off voltage is a limit value that cannot be precisely determined in advance achieved.

Zum Schutze der Transistoren T 1 und T 2 können deshalb statt der normalen Dioden D 1 und D 2 Zenerdioden Z 1 und Z 2 mit entsprechend konstantem Sp ungsabfall Uz im Zenerbereich verwendet werden (Fig.2), so daß sich folglich als maximale Abschaltspannung UCE = h + Uz ergibt.To protect the transistors T 1 and T 2, instead of the normal diodes D 1 and D 2 Zener diodes Z 1 and Z 2 with a corresponding constant Sp ungsabfall Uz are used in the Zener area (Fig.2), so that consequently the maximum cut-off voltage is UCE = h + Uz.

Dem gleichen Zweck dienen in Fig. 3 die den Dioden D 1 und D 2 parallelgeschalteten ohmschen Widerstände X 1 und R 2, denen zufolge die Abschaltspannung den Höchstwert UCE = UB + URn = (1 + ##) UB (n = 1,2) annimmt.The diodes D 1 and D 2 connected in parallel in FIG. 3 serve the same purpose Ohmic resistances X 1 and R 2, according to which the cut-off voltage has the maximum value UCE = UB + URn = (1 + ##) UB (n = 1,2) assumes.

Erweiterungen dieses Prinzips auf Schaltungen mit mehr als zwei induktiven Widerständen zeigen die Figuren 4 und 5, wobei die Schaltung der Fig. 4 für eine bestimmte und die von Fig. 5 für eine beliebige Reihenfolge des Zuschaltens der induktiven Widerstände vorgesehen ist. Während bei der Anordnung nach Fig. 4 die kollektorseitigen Enden b der induktiven Widerstände lediglich mit den Eingängen a der jeweils zeitlich darauffolgeni zuzuschaltenden Induktivitäten mittels zwischengeschalteter Dioden verbunden sind, bestehen in der Schaltung der Fig. 5 diese Diodenverbindungen zwischen jedem Ende und jedem Eingang aller Induktivitäten, so daß unabhängig von der Reihenfolge des Schaltens der Ströme in den Induktivitäten die Induktionsspannung und damit eine Spannungserhöhung überall wirksam werden kann.Extensions of this principle to circuits with more than two inductive Resistors are shown in FIGS. 4 and 5, the circuit of FIG. 4 for one certain and that of FIG. 5 for any sequence of switching on the inductive resistors is provided. While in the arrangement of FIG. 4 the Collector-side ends b of the inductive resistors only with the inputs a of the inductances to be switched on in each subsequent time by means of interposed Diodes are connected, there are these diode connections in the circuit of FIG between each end and each input of all inductors, so that regardless of the sequence of switching the currents in the inductors determines the induction voltage and so that an increase in voltage can take effect everywhere.

Claims

1. Circuit arrangement for increasing the edge steepness when switching of a current by means of alternatively conducting controlled transistors in two or more inductive resistors connected to a common via a current limiting resistor DC voltage source are connected, characterized in that the inductive Resistors (L 1; L 2) diodes (D 1 i D 2) are connected upstream and between the Collector-side ends (b) of the inductances (L 1; L 2) and the diode-side Inputs (a) of the other inductances (L 2; L 1) each have further diode connections (D 12; D 21) pass.

2. Circuit arrangement according to claim 1, characterized in that the diodes upstream of the inductive resistors (L 1; L 2) Zener diodes (Z 4 g Z 2) are.

3. Circuit arrangement according to claim 1, characterized in that the diode ohmic resistors connected upstream of the inductive resistors (L1; L 2) (R 1; R 2) are connected in parallel.

4. Circuit arrangement according to claims 1 to 3 for more than two inductive resistors, characterized in that the collector-side ends (b) the inductive Resistors (L 1; L 2; L 3) only with the inputs (a) the subsequent laterally effective inductive resistances (L 2; L 3; L 1) are connected by means of diodes (D 23; D 31; D 12).

5. Circuit arrangement according to claims 1 to 4, characterized in that that diode connections between the collector-side ends (b) and the inputs (a). all other inductors are provided.