DE2025865C

DE2025865C - Relay for monitoring the frequency of a periodic signal

Info

Publication number: DE2025865C
Authority: DE
Inventors: Muchuan Michael Upper Darby Pa. Chen (V.StA.)
Original assignee: General Electric Co
Current assignee: General Electric Co
Publication date: 1972-06-15

Description

Die Erfindung betrifft ein Relais zur Überwachung der Frequenz eines periodischen Eingangssignals, die unter normalen Umständen innerhalb voreingestellter Grenzen liegt, wobei das Relais so ausgebildet ist, daß es ein Signal abgibt, wenn die Frequenz außerhalb der voreingestellten Grenzen liegt.The invention relates to a relay for monitoring the frequency of a periodic input signal, which under normal circumstances is within preset limits, the relay being so designed is that it emits a signal when the frequency is outside the preset limits.

Es ist bekannt, in Verbrauchererhaltungseinrichtungen für elektrische Energieübertragungs- und -Verteilungseinrichtungen Unterfrequenz-Relais zu verwenden. Ein typischer Anwendungsfall ist die Unterbrechung oder Abtrennung bemeßbarer Blöcke unkritischer Verbraucher in Notfällen. Bislang ist' es üblich, elektromechanische Unterfrequenz-Relais für diesen Zweck zu verwenden. Diese Relais sind zwar im allgemeinen ausreichend, doch haben sie auch Nachteile. Der Betneb eines elektromechanischen Relais kann beispielsweise durch elektrische Übergangsschwingungen, Störimpulse, Temperaturschwankungen oder mechanische Stöße nachteilig beeinflußt werden. Diese Faktoren beeinträchtigen im allgemeinen die Freiwerde- oder Ansprechzeit elektromechanischer Unterfrequenz-Relais für Korrekturzwecke. Außerdem hängt die Betriebszeit dieser Relais von dim Antriebsdrehmoment ab, das insgesamt auf das sich bewegende Bauteil ausgeübt as wird, und da das Antriebsdrehmoment gerade bei der Ansprech- od ' Sollfrequenz verhältnismäßig klein ist und mit zunehmender Frequenzabweichung ansteigt, arbeitet ein elektromagnetisches Relais bei niedriger Frequenzänderungsgesrhwirdigkeit verhältnismäßig langsam. Dieses Betriebsverhalten hat daher im Interesse einer erhöhten Zuverlässigkeit, Stabilität und Genauigkeit zu bekannten »digitalen« Zählverfahren zur Frequenzmessung geführt.It is known in consumer conservation devices for electrical power transmission and -Distribution equipment to use underfrequency relays. A typical use case is Interruption or separation of measurable blocks of non-critical consumers in emergencies. So far it is common to use electromechanical underfrequency relays for this purpose. These relays are true generally sufficient, but they also have disadvantages. The operation of an electromechanical Relays can, for example, be caused by electrical transient oscillations, Interfering pulses, temperature fluctuations or mechanical shocks adversely affected will. These factors generally affect the electromechanical release or response time Underfrequency relay for correction purposes. Also, the operating time depends on this Relay depends on the drive torque that is exerted on the moving component as a whole is, and because the drive torque is relative at the response or target frequency is small and increases with increasing frequency deviation, an electromagnetic relay works at relatively low frequency change rate slow. This operating behavior therefore has in the interest of increased reliability, Stability and accuracy led to well-known "digital" counting methods for frequency measurement.

In der Praxis ist es wichtig, ein verfrühtes Eingreifen eines Unterfrequenz-Relais zu verhindern, wenn sich die Frequenz auf Orund normaler Schaltvorgänge und den damit verbundenen Übergangsschwingungen oder Störimpulsen oder ähnlicher Vorgänge nur kurzzeitig verringert. Aus diesem Grunde ist es erwünscht, das Ansprechen einer angeschlossenen Schutzvorrichtung während einer vorbestimmten kurzen Verzögerungszeit (z. B. 0,4 Sekunden) nach dem Feststellen einer Unterfrequenz, d. h. eines Unterschreitens der Sollfrequenz, zu verhindem. Wenn sich die Sollfrequenz während dieser Verzögerungszeit wieder einstellt, wird das Relais selbsttätig zurückgesetzt. Wem die gewünschte Verzögerungszeit durch Zählen von Subfrei;uenzperioden gemessen wird, ist ein Fehler möglich, weil die Periodendauer des Eingangssignals mit abnehmender Frequenz zunimmt. Nimmt man beispielsweise an, daß das Relais so eingestellt ist, daß es bei einer Unterfrequenz von 59 Hz mit einer Verzögerung von 390 Millisekunden anspricht, die durch Auszählen von vierundzwanzig aufeinanderfolgcden Schwingungen mit Subfrequenz gewonnen werden, dann würde die Verzögerungszeit in unerwünschter Weise bis auf 460 Millisekunden verlängert, wenn die Frequenz in Wirklichkeit bis auf 50Hz abnimmt, was βο darauf hindeuten würde, daß die Betriebsgeschwindigkeit erhöht und nicht verringert werden muß. Bin Ziel der Erfindung besteht daher darin, ein digitales Untorfrcquenz-Rclals zu schaffen« bei dem diese Fehlcrmöglichkeit verringert ist. «β In practice, it is important to prevent an underfrequency relay from intervening prematurely if the frequency is only briefly reduced to normal and normal switching processes and the associated transient oscillations or interference pulses or similar processes. For this reason, it is desirable to prevent a connected protective device from responding during a predetermined short delay time (for example 0.4 seconds) after an underfrequency has been determined, ie the frequency has fallen below the setpoint. If the target frequency is set again during this delay time, the relay is automatically reset. If the desired delay time is measured by counting sub-free periods, an error is possible because the period of the input signal increases with decreasing frequency. Assuming, for example, that the relay is set in such a way that it responds at an underfrequency of 59 Hz with a delay of 390 milliseconds, which are obtained by counting twenty-four successive oscillations with subfrequency, then the delay time would undesirably be up to 460 Milliseconds longer when the frequency actually decreases to 50Hz, which would indicate βο that the operating speed must be increased and not decreased. It is therefore an aim of the invention to create a digital inference sequence in which this possibility of errors is reduced. «Β

Nachdem eine ungewöhnliche Unterfrequenz fest* gestellt und eine Korrekturmaßnahme ergriffen tftf, steigt die Frequenz der Stromversorgungseinrichtung wieder an, so daß es zweckmäßig ist, durch Rücksetzen der Schutzvorrichtung, wenn die Frequenz ihren Sollwert oder einen neueingestellten Wert erreicht hat, dieses Ereignis zu signalisieren. Das Rücks&ten sollte jedoch nicht ausgelöst werden, bevor sich die Generatordrehzahl stabilisiert hat, da die Frequenz der Stromversorgungseinrichtung (die Netzfrequenz) andernfalls so stark oszilliert, daß das Unterfrequenz-Relais in unerwünschter Weise schwingt. Ein weiteres Ziel der Erfindung besteht daher darin, ein digitales Unterfrequenz-Relais zu schaffen, dessen Rücksetzung eine einstellbare Zeitlang verzögert werden kann, und zwar unabhängig von der oben erwähnten Rücksetzfunktion.
Nach der Erfindung enthält das Relais After an unusual underfrequency has been determined and corrective action has been taken, the frequency of the power supply device increases again, so that it is advisable to signal this event by resetting the protective device when the frequency has reached its setpoint or a newly set value. However, the reset should not be triggered before the generator speed has stabilized, otherwise the frequency of the power supply device (the mains frequency) will oscillate so strongly that the underfrequency relay oscillates in an undesirable manner. A further object of the invention is therefore to provide a digital underfrequency relay, the resetting of which can be delayed for an adjustable period of time, independently of the reset function mentioned above.
According to the invention, the relay contains

a) eine frequenzempfindliche Schaltung, der das Eingangssignal zuführbar ist und die für jede Periode des Eingangssignals einen Steuerimpuls erzeugt, wenn die Frequenz des Eingangssignals außerhalb der Grenzen liegt,a) a frequency-sensitive circuit to which the input signal can be fed and which for each Period of the input signal generates a control pulse when the frequency of the input signal is out of bounds,

b) eine Verzögerungsvorrichtung, die an die frequenzempfindliche Schaltung angeschlossen ist, und eine vorbeitimmte Zeit nach ihrer Betätigung ein Ausgangssignal abgibt, sofern sie nicht vorher gesperrt wird, wobei diese Verzögerungsvorrichtung durch einen Steuerimpuls betätigt wird, der durch die frequenzempfindliche Schaltung erzeugt wird und so ausgebildet ist, daß sie, wenn sie einmal betätigt ist, ihren Verzögerungsbetrieb unabhängig von der Frequenz nachfolgender Steuerimpulse fortsetzt, undb) a delay device connected to the frequency sensitive circuit, and emits an output signal a certain time after it has been actuated, if it does not is blocked beforehand, this delay device actuated by a control pulse which is generated by the frequency sensitive circuit and is designed so that once actuated, it will delay its operation regardless of frequency subsequent control impulses continue, and

c) eine Sperrvorrichtung, die die Verzögemngsvorrichtung sperrt und außer Betrieb setzt und dadurch die Abgabe des Au-gangssignals verhindert, wenn die Frequenz des Eingangssignals wieder einen Wert annimmt, der innerhalb der vorbestimmten Grenzen liegt.c) a locking device, which the delay device blocks and deactivates, thereby preventing the output signal from being emitted, when the frequency of the input signal again assumes a value that is within the predetermined limits.

Weiterbildungen der Erfindung sind in Unteransprüchen gekennzeichnet.Further developments of the invention are characterized in the subclaims.

Die Erfindung und ihre Weiterbildungen werden im folgenden an Hand von Zeichnungen näher beschrieben, in denen bevorzugte Ausführungsbeispiele dargestellt sind.The invention and its developments are described in more detail below with reference to drawings, in which preferred embodiments are shown.

F i g. 1 stellt ein schematisches Blockschaltbild eines Ausführungsbeispiels des frequenzempfindlichen Relais dar;F i g. 1 shows a schematic block diagram an embodiment of the frequency sensitive relay;

F i g. 2 stellt ein Blockschaltbild eines Ausführungsbeispiels der Steuerschaltung dar, die in F i g. 1 als ein Block dargestellt ist;F i g. 2 shows a block diagram of an embodiment the control circuit shown in FIG. 1 is shown as a block;

Fig. 3 ist ein ausführlicheres Schaltbild eines Ausfuhrungsbeispiels der Abtastschaltung mit Verzögerung nach F i g. 2.3 is a more detailed circuit diagram of one embodiment of the delay sampling circuit according to FIG. 2.

Nach F i g. 1 wird das periodische Signal, dessen Frequenz überwacht werden soll, einem Eingang 10 des Relais zugeführt. Dieses Eingangssignal ist gewöhnlich eine Wechselspannung, z. B. die Sekundär· spannung einer Stromversorgungseinrichtung, mit einer Frequenz/. Die Frequenz/ kann zwar von einem vorbestimmten Nennwert (z.B. 60Hz) abweichen, im Normalfalle bleibt sie jedoch innerhalb vorbestimmter Grenzen. Eine Bingangsteitung 14 verbindet den Eingang 10 mit einer Eingangsschaltung 12. Die Eingangsschaltung 12 enthält eine Eingangssignal-Vorbereitungsschaltung 16, der das Eingangssignal über eine Leitung 18 zugeführt wird, und eine UntenpflfinungBdetektonehaTtung20, der das Eingangssignal Ober eine Blngangslellung 22 zu- According to FIG. 1, the periodic signal, the frequency of which is to be monitored, is fed to an input 10 of the relay. This input signal is usually an alternating voltage, e.g. B. the secondary voltage of a power supply device with a frequency /. The frequency / can deviate from a predetermined nominal value (eg 60Hz), but in normal cases it remains within predetermined limits. An input line 14 connects the input 10 to an input circuit 12. The input circuit 12 contains an input signal preparation circuit 16, to which the input signal is fed via a line 18, and a detection device 20 to which the input signal is sent via an input signal 22.

geführt wird. Die Eingangssignal-Vorbereitungs- eine Folge von Steuerimpulsen mit einer Frequenz schaltung 16 beseitigt Oberwellen und Übergangs- abgegeben wird, die einem Impuls pro Unterfrequenzschwingungen sowie einen Gleichsignalanteil aus periode des überwachten Eingangssignal* entspricht, dem periodischen Eingangssignal. Das Ausgangs- Die beschriebene Schaltungsanordnung ist vorzugssignal der Vorbereitungsschaltung 16 wird einem 5 weise so ausgebildet, daß sie selbsttätig erneut be-Nulldurchgangsdetektor 24 über eine Leitung 23 zu- ginnt, wenn die Eingangsfrequenz unter einen ungegeführt. Der Nulldurchgangsdetektor 24 erzeugt bei wohnlich tiefen Wert, z. B. 30 Hz, absinkt,
jedem positiven Nulldurchgang des überwachten Die über die Leitung 52 abgegebenen Impulse Eingangssignals einen genau definierten Impuls. werden einer Steuerschaltung 60 zugeführt. Als Ant-Diese Impulse werden über eine Ausgangsleitung 26 io wort auf den ersten Steuerimpuls gibt die Steuerder Schaltung 12 in Abständen von Hf abgegeben. schaltung 60 nach Ablauf einer Verzögerungszeit Jeder Impuls stellt einen Rücksetz- oder Wieder- ein bleibendes oder aufrechterhaltenes Ausgangsholungsimpuls für eine einzelne Eingangssignal- signal über eine Leitung 62 ab. Dieses Ausgangsperiode dar. Den anderen Ausgang der Schaltung 12 signal kann zur Steuerung einer Schutzvorrichtung, bildet eine Leitung 28, über die die Unterspannungs- i₅ z. B. eines (nicht dargestellten) Trennschalters, in detektorschaltung 20 ein Sperrsignal abgibt, wenn der Stromversorgungseinrichtung verwendet werden, die mittlere Amplitude des von ihr abgetasteten Ein- um ein Alarmsignal zu erzeugen, einen Zeitgeber gangssignals eine vorbestimmte Zeitlang unter einem auszulösen, eine logische Sc' ./.llung einzuschalten vorbestimmten Wert liegt. usw. Wie an Hand der F i g. 2 und 3 noch ausführ-to be led. The input signal preparation a sequence of control pulses with a frequency circuit 16 eliminates harmonics and transient output, which corresponds to one pulse per underfrequency oscillations and a DC signal component from the period of the monitored input signal *, the periodic input signal. The circuit arrangement described is the preferred signal of the preparation circuit 16 is designed in such a way that it automatically re-starts zero crossing detector 24 via a line 23 if the input frequency falls below one. The zero crossing detector 24 generates at comfortably low value, z. B. 30 Hz, drops,
Each positive zero crossing of the monitored input signal emitted via the line 52 pulses a precisely defined pulse. are fed to a control circuit 60. These pulses are output via an output line 26 in response to the first control pulse, which is output by the control circuit 12 at intervals of Hf . circuit 60 after a delay time has elapsed. This output period represents. The other output of the circuit 12 signal can be used to control a protective device, forms a line 28 via which the undervoltage i ₅ z. B. a (not shown) circuit breaker, in detector circuit 20 emits a blocking signal when the power supply device are used, the mean amplitude of the input scanned by it to generate an alarm signal, a timer output signal to trigger a predetermined time under a logic Sc './.llung to switch on is a predetermined value. etc. As shown in FIG. 2 and 3 still to be

In F i g. 1 ist auch ein Konstantfrequenz-Taktim- ao licher beschrieben wird, wird das Relais sofort zupulsgeber oder Bezugsfrequenzgeber ä0 dargestellt, rückgesetzt, ohne daß es ein Ausgangssignal erzeugt, der eine Folge von Impulsen mit hoher Frequenz wenn die Eingangssignalfrequenz vor Ablauf der (z. B. 2 MHz) einem binären oder digitalen Zähler Ansprechverzögerungszeit der Steuerschaltung 60 40 über einen Trennverstärker zuführt. Der Impuls- wieder ihren Normalwert annimmt. Dadurch wird geber 30, bei dem es sich um einen quarzstabilisierten as erreicht, daß das Relais tatsächlich nur dann anOszillator handeln kann, ist ständig in Betrieb, und spricht, wenn die Frequenz des Eingangssignals auf sein Ausgangssignal wird über eine Leitung 32 einem Grund eines echten Fehlers längere Zeit und nicht Eingang eines UND-Gliedes 34 zugeführt. Dem zwei- auf Grund einer kurzzeitigen Störung, die von selbst ten Eingang des UND-Gliedes 34 wird das Ausgangs- wieder verschwindet, den vorgeschriebenen Sollwert signal eines NICHT-Gliedes 38, dem das Sperrsignal 30 unterschreitet.In Fig. 1 a constant frequency clock is also described, the relay is activated immediately or reference frequency generator ä0 shown, reset without generating an output signal, which is a train of high frequency pulses if the input signal frequency is before the expiry of the (e.g. 2 MHz) a binary or digital counter response delay time of the control circuit 60 40 feeds through an isolation amplifier. The impulse returns to its normal value. This will encoder 30, which is a quartz-stabilized AS, ensures that the relay is actually only connected to an oscillator can act, is constantly on, and speaks when the frequency of the input signal is on its output signal is via line 32 a cause of a real error and not a longer time Input of an AND gate 34 is supplied. The two - due to a short-term disturbance that by itself th input of the AND gate 34, the output disappears again, the prescribed setpoint signal of a NOT element 38, which the blocking signal 30 falls below.

der Schaltung 20 zugeführt wird, zugeführt. Dieses Nach F i g. 1 sind die Ausgangsleitungen 44 desthe circuit 20 is supplied. According to FIG. 1 are the output lines 44 of the

sperrt den Durchgang von Betätigungsimpulsen des Zählers 40 auch an die Eingänge einer zweiten Vor-blocks the passage of actuation pulses from the counter 40 to the inputs of a second pre

Impulsgebers 30 zum Zähler 40, wenn die über- einstellschaltung 47 angeschlossen, die der SchaltungPulse generator 30 to counter 40, if the over-setting circuit 47 is connected, that of the circuit

wachte Eingangsspannung unter einem vorbestimm- 46 ähnlich ist, jedoch auf die Feststellung einer vor-woke input voltage below a predetermined 46 is similar, but upon the detection of a pre-

ten Wert liegt. Die Betätigungsimpulse, die vom 3s bestimmten zweiten Frequenz F₂ eingestellt ist. Vor-th value. The actuation pulse, which is set by the second frequency F ₂ determined by 3s. In front-

UND-Glie-¹ 34 durchgelassen werden, werden einem zugsweise ist F₂ niedriger als 60 Hz und höher als F₁.AND elements ¹ 34 are allowed to _{pass through, preferably F 2 is} lower than 60 Hz and higher than F ₁ .

ersten Eingang des Zählers 40 über eine Leitung 42 Wenn die Frequenz des überwachten Eingangssignalsfirst input of counter 40 via line 42 if the frequency of the input signal being monitored

zugeführt. Der Nulldurchgangsdetektor 24 ist über außerhalb (unter) der voreingestellten Grenze F₂ fed. The zero crossing detector 24 is above (below) the preset limit F ₂

die Leitung 26 an einen Rücksetz- oder Löschein- liegt, gibt die Schaltung 47 über eine Leitung 53If the line 26 is connected to a reset or delete element, the circuit 47 outputs via a line 53

gang des Zählers 40 angeschlossen. Der Zähler 40 40 eine weitere Folge von Überlauf- oder Steuerimpulsenconnected to the counter 40. The counter 40 40 another sequence of overflow or control pulses

wird in jeder Periode des überwachten Eingangs- mit einer Frequenz ab, die der Frequenz des Ein-is reduced in each period of the monitored input with a frequency that corresponds to the frequency of the input

signals durch einen Rücksetzimpuls des Nulldurch- gangssignals entspricht. Diese über die Leitung 53signal corresponds to the zero crossing signal by a reset pulse. This via line 53

gangsdetektors 24 einmal gelöscht. geleiteten Steuerimpulse werden ebenfalls der Steuer-gear detector 24 deleted once. guided control impulses are also transmitted to the control

Mehrere Ausgangsleitungen 44 von den verschie- schaltung 60 zugeführt, die das über die Leitung 62 denen Stufen des Zählers 40 sind jeweils mit Ein- 45 abgegebene Signal, wenn das Eingangssignal wieder gangen einer ersten Voreinstellschaltung 46 verbun- die zweite voreingestellte Frequenz F₂ annimmt, nach den, die logische Bauteile und Schaltungen enthält. Ablauf einer Verzögerungszeit beendet.
Die Schaltung 46 wird durch eine Frequenzeinstell- F i g. 2 stellt ein bevorzugtes Ausführungsbeispiel vorrichtung 48 mit mehreren Einstellschrauben 51 d-r Steuerschaltung 60 nach F i g. 1 dar. Die Steuerauf eine vorbestimmte erste Frequenz F₁ eingestellt. 50 schaltung enthält eine Ansprechverzögerungsschal-Bei jeder gewünschten Frequenzeinstellung ist die tung70 mit c^;nem ersten Eingang, der über eine Schaltung 46 so eingestellt, daß sie eine vorbestimmte, Leitung 66 an die Leitung 52 angescnlossen ist und vom Zähler 40 gezählte Anzahl von Impulsen fest- die über diese Leitung 52 geleiteten Steuerimpulse stellt. Solange die überwachte Frequenz / bei der erhält, mit einem zweiten oder Löscheingang C₁ und (höher als die) eingestellte Grenze F, liegt, wird der 55 einem Ausgang, der über eine Leitung 59 mit dem Zähler 40 durch das Rücksetzsignal über die Leitung Setzeingang einer bistabilen Kippschaltung 63 (auch 26 gelöscht, bevor er den vorbestimmten Zählerstand Flipflop genannt) verbunden ist. An die Schaltung erreicht. Wenn die überwachte Frequenz dagegen 70 ist eine Verzägerungszeiteinstelischaltung 72 über außerhalb (unter) dem voreingestellten Wert liegt, eine Leitung 74 angeschlossen. Die Schaltung 70 ist genügend Zeit zwischen den über die Leitung 26 6o enthält eine Vorrichtung, die der Kippschaltung 63 geleiteten Rücksetzimpulsen vorhanden, um den über die Leitung 59 einen Setzimpuls zuführt, der Zähler zu befähigen, zumindest die vorbestimmte bewirkt, daß die Kippschaltung 63 gleichzeitig über Anzahl von Impulsen zu zählen. Wenn dieser Fall die Lelung62 das Ausgangsstgnal abgibt, jedoch eine auftritt, erzeugt die Schaltung 46 einen überlauf- vorbestimmte Zeit nachdem der erste Steuerimpuls oder ersten Steuerimpuls, den sie über die Leitung 65 über die Leitung 52 zugeführt wurde, sofern er nicht 52 abgibt. Der erste Steuerimpuls zeigt einen voll- vorher durch eine angeschlossene Vorrichtung 80 ständigen Betriebszyktus bei einer unterhalb von F. gesperrt wurde. Die Sperrvorrichtung 80 dient zum liegenden Frequenz an, so daß über die Leitung 52 schnellen Löschen und Rücksetzen der Verzögerung»- A plurality of output lines 44 supplied by the circuit 60, which are each outputted via the line 62 to the stages of the counter 40 with input 45, when the input signal is connected again to a first presetting circuit 46, the second preset frequency F ₂ assumes, according to the one that contains logical components and circuits. End of a delay time.
The circuit 46 is controlled by a frequency setting F i g. FIG. 2 depicts a preferred embodiment of the device 48 having a plurality of adjusting screws 51 in the control circuit 60 of FIG. 1. The control is set to a predetermined first frequency F ₁ . 50 circuit contains a response delay circuit at any desired frequency setting, the device70 with c ^; At a first input which is set via a circuit 46 such that it is connected to a predetermined line 66 to the line 52 and the number of pulses counted by the counter 40 determines the control pulses conducted via this line 52. As long as the monitored frequency / is at the received with a second or _{clear input C 1} and (higher than the) set limit F, the 55 becomes an output that is connected to the counter 40 via a line 59 by the reset signal via the set input line a bistable flip-flop 63 (also cleared 26 before it reaches the predetermined count called flip-flop) is connected. Reached the circuit. On the other hand, if the monitored frequency 70 is a delay time setting circuit 72 above (below) the preset value, a line 74 is connected. The circuit 70 is sufficient time between the over the line 26 6o contains a device which the flip-flop 63 conducted reset pulses available to the over the line 59 supplies a set pulse to enable the counter, at least the predetermined causes the flip-flop 63 simultaneously counting over number of pulses. If, in this case, the Lelung62 emits the output signal, but one occurs, the circuit 46 generates an overflow predetermined time after the first control pulse or the first control pulse which it was supplied via the line 65 via the line 52, if it does not emit 52. The first control pulse shows an operating cycle that was previously fully continuous by a connected device 80 when it was blocked below F. The locking device 80 is used to the lying frequency, so that over the line 52 quick deletion and resetting of the delay »-

funktion, wenn die Frequenzabweichung nach unten (z.B. von 8 Wt 1000 Millisekunden) einstellen, und aufgetreten ist, bevor das Relais da» Ausgangssignal wenn sie einmal eingestellt ist, ist sie unabhängig von abgegeben hat. unerwünschten Änderungen, die durch Änderungenfunction if the frequency deviation is set down (e.g. from 8 Wt 1000 milliseconds), and occurred before the relay had the output signal. Once set, it is independent of has submitted. unwanted changes caused by changes

Vorzugsweise enthält die Sperrvorrichtung M det Abweichung des Istwertes der überwachten Fre* einen KenstanttatefvalM^fgeber, t, B. einen mono* i quere unter den eingestellten Wert P₁ hervorgerufen stabilen Rela*ationses«iilator, der normalerweise werden,Preferably, the locking device contains M det deviation of the actual value of the monitored Fre * a ^ KenstanttatefvalM fgeber, t, for example, a mono * i cross below the set value P ₁ produced stable Real * ationses "iilator, which normally are

dem Letthtfsgang£, der Schaltung 70 periodisch« Sie integrierende Verzögerungsvorrichtung In der Impulse Über eine Leitung 61 zuführt, Die normale Schaltung 70 ist an die Steuerifflpulsleitung 66 über Setrftbsfleriede des zeitgeber» «0 ist auf etwa eine Vorrichtung äitgesehttwsen, die den Tran-24 Millisekunden eingestellt (das etwa 1,Sfache der te slstor Q₁ normaferweise hn leitenden Zustand halt normalen Periodendauer des Eingangssignal«). Der und Ihn sperrt, wenn sie den ersten Steuerimpuls von Zeitgeber M ist mit einem Löseheingang C₁ versehen, der Schaltung 46 erhalt. Vorzugsweise enthält diese der ober eine Leitung 67 mit der Leitung Sl vet- Verbindungsvorrichtung einen elektronischen Zähler bonden ist, so daß der normale Sperrbetrieb dieses 77, der normalerweise ein Signal über eine Leitung Zettgebers gesperrt tot, wenn er Steuerimpulse in Ab- ift ft abgibt, das den Transistor Q₁ durchsteuert, und Standen (Intervallen) erhalt, die kürzer als 24 MiRi- der so eingestellt ist, daß er dieses Signal unterbricht Sekunden sind. Infolgedessen wird der Zeitgeber 80 Oder beendet, wenn er eine vorbestimmte Anzahl durch die gleiche Folge von Steuerimpulsen gesperrt. von aufeinanderfolgenden Steuerimpulsen (z. B. drei dk das Zeitglied m der Schaltung 70 auslöst, wenn Impulse) über die Eingangsleitung 66 erhalten hat. die überwachte Frequenz unter dem voreingestellten «β Wenn das Durchsteuersignal verschwindet, wird der Wert von F₁ liegt. Wenn jedoch ein Impuls in dieser Transistor Q. gesperrt, so daß die Verzögerungsvor Pblgc fehlt, weil die Frequenz über F₁ hinaus an- richtung 71 bis 73 ausgelöst wird. Die Zeit, die der steigt, wird der Intervallzeitgeber 80 nicht gelöscht, digitale Zähler 77 bis zur Auslösung der integrieren Sendern er sperrt die Ansprechverzögerungsschaltung den Verzögerungsvorrichtung benötigt (z. B. etwa 70 dadurch, defl er ihr über die Leitung 68 eine *S 34 Millisekunden bei drei Steuerimpulsen mit einer halbe Fet lüde spater einen Loschimpuls zuführt. Da- Folgeffquenz von 58,9 Hz), addiert sich zu der durch wird der Verzogcnmgsbctricb der Schaltung Mindestverzogerungszeit (z. B. 8 Millisekunden), die 70 bei Erhalt des nächsten Steuerimpulses erneut aus- die integrierende Verzögerungsvorrichtung hervor gelöst. tuft- Dies ist die kürzeste Zeil, während der eine /tiThe normal circuit 70 is connected to the control pulse line 66 via the setting of the timer “0” on about a device which provides the tran-24 milliseconds set (about 1. Sfold the theslstor Q ₁ normally in the conductive state maintains the normal period of the input signal «). The and him block when they receive the first control pulse from the timer M is provided with a release input C ₁ , the circuit 46 receives. This preferably contains an electronic counter bonded to the line 67 with the line Sl vet connection device, so that the normal blocking operation of this 77, which normally blocks a signal via a line Zettgeber dead when it emits control pulses in Ab- ift ft, that controls the transistor Q ₁ , and stands (intervals) received, which is shorter than 24 MiRider so that it interrupts this signal seconds. As a result, the timer 80 or is terminated when it is disabled a predetermined number of times by the same sequence of control pulses. of successive control pulses (z. B. three dk the timer m of the circuit 70 triggers when pulses) via the input line 66 has received. the monitored frequency is below the preset «β When the control signal disappears, the value of F _{1 will be} . However, if a pulse in this transistor Q. is blocked, so that the delay before Pblgc is missing, because the frequency beyond F ₁ device 71 to 73 is triggered. The time that increases, the interval timer 80 is not cleared, digital counter 77 until the integrated transmitters are triggered, it blocks the response delay circuit that requires the delay device (e.g. about 70 by giving it an * S 34 via line 68 Milliseconds with three control pulses with half a fat load later a stop pulse. Da- sequence frequency of 58.9 Hz), adds to the minimum delay time (e.g. 8 milliseconds) which is 70 when the next one is received Control pulse again released the integrating delay device. tuft- This is the shortest line while the one / ti

Nach der Erfindung ist die Verzögeningsvorrich- 3* niedrige Frequenz (Unterftequcnz) nach einem tung in der Schaltung 70 so ausgebildet, daß sie. Steuerimpuls der frequenzempfindlichen Schaltung nachdem sie einmal ausgelöst ist. unabhängig von der auftreten kann, ohne daß das Relais anspricht Frequenz der folgenden über die Leitungen 52 und Wenn ein Löschimpuls über die Leitung 68 von duAccording to the invention, the delaying device is 3 * low frequency (sub-frequency) after a device in the circuit 70 so that they. Control pulse of the frequency-sensitive circuit after it is triggered once. regardless of which can occur without the relay responding Frequency of the following over lines 52 and if an erase pulse over line 68 from du

56 zugefügten Steuerimpulse arbeitet. Ein bevorzug- angeschlossenen Sperrvorrichtung 80 einuifft. nacli tes Ausfühningsbeispiel dieser Schaltung ist in F i g. 3 3S dem ein Anfangssteuerimpuls im Zähler 77 registriert dargestellt. Dk erwähnte Verzögerungsvorrichtung ist und bevor der Unijunction-Transistor Q_t ausgc enthält einen Kondensator 71 in Reihe mit einem löst ist. wird der Zähler 77 sofort gelöscht und do festen Widerstand 73 und einen einstellbaren Wider- Transistor Q₁ durchgesteuert, um zu gewährleisten stand 72. der der Einstellvorrichtung 72 nach F i g. 2 daß der Zeitgeber-Kondensator 71 dann entladen ist entspricht. Diese Kombination liegt zwischen dem 4« Aus diesem Grunde ist die Leitung 68 über ein. positiven und dem negativen Pol einer Betriebsspan- Entkopplungsdiode 79 direkt mit der Leitung 78 vcr nungsquelle. Parallel zum Kondensator 71 liegt ein bunden.56 added control pulses works. A preferred-connected locking device 80 arrives. A further exemplary embodiment of this circuit is shown in FIG. 3 3S which an initial control pulse registered in the counter 77 is shown. Dk mentioned delay device and before the unijunction transistor Q _t ausgc includes a capacitor 71 in series with a is dissolved. the counter 77 is immediately cleared and the fixed resistor 73 and an adjustable resistor transistor Q _{1 are turned} on to ensure that the setting device 72 according to FIG. 2 corresponds to that the timer capacitor 71 is then discharged. This combination lies between the 4 «. For this reason, line 68 is via a. positive and the negative pole of an operating voltage decoupling diode 79 directly connected to line 78. Parallel to the capacitor 71 is a related.

normalerweise leitender Transistor Q,. so daß er Nach einem weiteren Merkmal der Erfindung entnormally conducting transistor Q ,. so that he ent after a further feature of the invention

normalerweise entladen ist. Um diese verzögerungs- hält die Steuerschaltung 60 eine getrennte Vorrich vorrichtung in Betrieb zu setzen bzw. auszulösen. 45 tung zum Rücksetzen der Kippschaltung 63. Wenn wird der Transistor ρ, gesperrt. Daraufhin lädt sich die Kippschaltung 63 zurückgesetzt wird, verschwin der Kondensator 71 über die vorgeschalteten Wider- det das Ausgangssignal von der Leitung 62. und zwar stände 73. 72 in Richtung auf die Betriebsspannung verzögert gegenüber dem Zeitpunkt, in dem Je über auf. Die Ladegeschwindigkeit des Kondensators 71 wachte Frequenz wieder einen Wert annimmt, der hängt auch von der Einstellung des Widerstandes 72 5° höher als F, liegt. Und diese Rückstellverzögerung ab, und wenn seine Spannung einen vorbestimmten ist unabhängig von der Sperrvorrichtung 80 einstell-Wert erreicht, wird eine angeschlossene Schwellwert- bar. Bei dem Ausfühningsbeispiel nach F i g. 2 entfeststell- und Impulsformerschaltung ausgelöst. Diese hält die Rückstellvorrichtung ein Rückstellzeitglied Schaltung ist in Fig. 3 als herkömmlicher Uni- 90 mit einem Löseheingang C_x, der an die Leitung junction-Transistor Q₁ dargestellt, dessen Basis- SS 53 zur Aufnahme der zweiten Folge von Steuerimpulanschlüsse jeweils über Widerstände 75 und 76 an sen aus der zweiten Voreinstellschaltung 47 angeder Betriebsspannung liegen und dessen Emitter mit schlossen ist. Ein Trennverstärker 94 erhält die dem Verbindungspunkt von Kondensator 71 und Rücksetzzeitglied-Ausgangsimpulse über eine Leitung Widerstand 73 verbunden ist. Wenn die Kondensator- 92, und das Ausgangssignal des Verstärkers 94 wird spannung den Wert der Emitter-Kippunktspannung 6o über eine Leitung 61 dem Rücksetzeingang R der bides Unijunction-Transistors C, erreicht, wird dieser stabilen Kippschaltung 63 zugeführt. Das Zeitglied Transistor ausgelöst, so daß sich der Kondensator 71 90 ist ähnlich dem Intervall-Zeitgeber 80 ausgebildet, sprungartig über den Widerstand 75 entlädt. Der nur daß sich sein charakteristisches Betriebsintervall Spannungsspning am Widerstand 75 stellt den Setz- über einen vorbestimmten Minimalwert hinaus verimpuls für die Kippschaltung 63 dar, die über die 65 ändern läßt, der vorzugsweise etwa das Zehnfache Ixitung 59 angeschlossen ist. Die Verzögerungszeit der Nennperiodendauer des Eingangssignals beträgt, bis zum Auslösen des Transistors Q_x läßt sich mit und zwar durch eine angeschlossene Vcr^ögenmgs-Hilfe des Widerstands 72 in einen großen Bereich zeiteinstellvorrichtung 95.normally discharged. In order to delay this, the control circuit 60 puts a separate device into operation or triggers it. 45 device for resetting the flip-flop 63. When the transistor ρ, is blocked. Thereupon the flip-flop 63 charges up, and the capacitor 71 disappears via the upstream resistors. The output signal from the line 62 would be 73, 72 in the direction of the operating voltage with a delay compared to the point in time at which the voltage was charged. The charging speed of the capacitor 71 wake up frequency again assumes a value which also depends on the setting of the resistor 72 5 ° higher than F. And this reset delay starts, and when its voltage reaches a predetermined setting value independent of the locking device 80, a connected threshold value becomes bar. In the embodiment according to FIG. 2 unlocking and pulse shaping circuit triggered. This holds the reset device a reset timer circuit is shown in Fig. 3 as a conventional uni 90 with a release input C _x , the junction transistor Q ₁ to the line, its base SS 53 for receiving the second sequence of control pulse connections each via resistors 75 and 76 to sen from the second presetting circuit 47 are angeder operating voltage and the emitter of which is also closed. An isolating amplifier 94 receives the connection point of capacitor 71 and reset timer output pulses via a resistor 73 line. When the capacitor voltage 92, and the output signal of the amplifier 94, reaches the value of the emitter breakpoint voltage 6o via a line 61 to the reset input R of the two unijunction transistor C, this stable trigger circuit 63 is fed. The timer transistor triggered, so that the capacitor 71 90 is designed similar to the interval timer 80, suddenly discharges via the resistor 75. The only that its characteristic operating interval voltage voltage at the resistor 75 represents the setting pulse beyond a predetermined minimum value for the flip-flop 63, which can be changed via the 65, which is preferably about ten times the Ixitung 59 connected. The delay time of the nominal period of the input signal is until the triggering of the transistor Q _x can be time-setting device 95 in a large range by means of a connected Vcr ^ ögenmgs-aid of the resistor 72.

Solange wie die Überwachte Frequenz unterhalb von F₂ liegt, bei der es sich um die Frequenz handelt, die durch die Schaltung 47 eingestellt 1st, löschen die Über die Leitung 53 geleiteten Steuerimpulse periodisch das ttücksetzzeitglied 90, wodurch s sie dessen IWjnalbetrieb sperren. Wenn die überwachte Eingangsfrequenz jedoch wieder Über die Frequenz P_t hinaus ansteigt, werden die über die Leitung Si geleiteten Steuerimpulse unterbrochen, und nach Ablauf einer vorbestimmten Zeitspanne ie nach dem letzten dieser Steuerimpulse (S3) erzeugt das Rucksetzzeitglied 90 ein Ausgangssignal, das Über die Leitung 92 zum Trennverstärker 94 geleitet wird. Der Trennverstärker 94 verstärkt dieses Signal und führt es dem Rücksetzeingang R der Kippschaltung »β 63 zu. Dadurch verschwindet das Ausgangssignal von der Leitung 62, wodurch angezeigt wird, daß die überwachte Frequenz über den zweiten voreingestellten Wert F_f zurückgekehrt ist und diesen Wert während der gewünschten Zeitspanne beibehalten hat. μ Das ROcksetzzeitglied 90 erzeugt dann weiter periodisch Rücksetzsignale, bis. die überwachte Frequenz wieder den Wert F_t unterschreitet, woraufhin dieses Zeitglied sofort durch den ersten Impuls der zweiten Folge von Steuerimpulsen, die die Schaltung 47 er- *S zeugt, gelöscht wird und weitere Rücksetzsignale gesperrt werd> i.As long as the monitored frequency is below F ₂ , which is the frequency set by the circuit 47, the control pulses transmitted via the line 53 periodically delete the reset timer 90, thereby blocking its IWjnalbetrieb. However, if the monitored input frequency rises again above the frequency P _t , the control pulses conducted via the line Si are interrupted, and after a predetermined period of time ie after the last of these control pulses (S3), the reset timer 90 generates an output signal that is transmitted via the line 92 is passed to the isolation amplifier 94. The isolation amplifier 94 amplifies this signal and feeds it to the reset input R of the flip-flop »β 63. This causes the output from line 62 to disappear, indicating that the monitored frequency has returned above the second preset value F _f and has maintained that value for the desired period of time. μ The reset timer 90 then continues to periodically generate reset signals to. the monitored frequency _falls below the value F t again, whereupon this timer is immediately deleted by the first pulse of the second sequence of control pulses generated by circuit 47 and further reset signals are blocked> i.

Abwandlungen von den dargestellten AusfUhrungsbeispielen liegen im Rahmen der Erfindung. So könnte beispielsweise die zweite logische Schaltung 47 so eingestellt werden, daß F_t - F₁ ist. Das Relais könnte so ausgelegt werden, daß es auf unnormale Überfrequenzen und nicht auf Unterfrequenzen anspricht. Modifications of the illustrated exemplary embodiments are within the scope of the invention. For example, the second logic circuit 47 could be set so that F _t -F ₁ . The relay could be designed to respond to abnormal overfrequency rather than underfrequency.

Claims

Patent claims:

1. Relay for monitoring the frequency of a periodic input signal that is below normal Circumstances within the preceding limits 4 is, the relay is designed so that it emits a signal, wrnn the frequency outside of the preset limits, indicated by

a) a frequency-sensitive circuit (60) to which the input signal can be fed and which for each period of the input signal * a control pulse (62) is generated if the frequency of the input signal is outside the ._ limits,

b) a delay device (70.72) connected to the frequency sensitive circuit is and a predetermined time

emits an output signal after it is actuated, provided it is not blocked beforehand, this delay device being actuated by a control pulse which is generated by the frequency-sensitive circuit and is designed in such a way that, once actuated, its delay operation is independent of the frequency after ' following control pulses continued, and

e) a locking device (RO), which locks the delay device and out of operation and thereby prevents the output signal from being emitted if the frequency of the Input signal again assumes a value that is within the predetermined limits located.

2. Relay according to claim 1, characterized in that the frequency sensitive circuit is designed to generate control pulses when the frequency of the input signal falls below the preset limits.

3. Relay according to claim 2, characterized in that the delay device is a Means (72) for setting the duration of the delay time.

4. Relay according to claim 3, characterized in that an electronic counter (77) between often delay device and the frequency sensitive Circuit is switched and is preset so that it is the delay device actuated after a predetermined number of control pulses successively has been generated.

5. Relay according to claim 4, characterized in that the delay device is a series circuit of a capacitor (71) and an adjustable resistor (72) via which the capacitor (71) can be charged by a constant voltage when the delay device is actuated, and a device (Q ₁ ) which generates the Ausgar.gssignal when the voltage across the capacitor reaches a predetermined value.

6. Relay according to claim 2, characterized in that the blocking device normally blocks the delay device periodically and contains a device (77) which is connected to the frequency-sensitive circuit and is actuated by the control pulses to block the operation of the blocking device for as long as zx how the time between successive control pulses is shorter than the normal operating time of this locking device.

1 sheet of drawings 209625/3