DE202018107267U1 - Big-Data-Verarbeitungssystem - Google Patents

Big-Data-Verarbeitungssystem Download PDF

Info

Publication number
DE202018107267U1
DE202018107267U1 DE202018107267.6U DE202018107267U DE202018107267U1 DE 202018107267 U1 DE202018107267 U1 DE 202018107267U1 DE 202018107267 U DE202018107267 U DE 202018107267U DE 202018107267 U1 DE202018107267 U1 DE 202018107267U1
Authority
DE
Germany
Prior art keywords
module
pin
phy
interface
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202018107267.6U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mechelson China Digital Industry Group Ltd Hk
Original Assignee
Acedata Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acedata Inc filed Critical Acedata Inc
Priority to DE202018107267.6U priority Critical patent/DE202018107267U1/de
Publication of DE202018107267U1 publication Critical patent/DE202018107267U1/de
Expired - Lifetime legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40013Details regarding a bus controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

Big-Data-Verarbeitungssystem, dadurch gekennzeichnet, dass es Folgendes umfasst:- ein MAC-Modul, welches in der Datenverbindungsschicht angeordnet ist als auch ein Datenaustauschelement und einen MDIO-Pin aufweist, wobei der MDIO-Pin mit dem MDC-Pin, MDIO-Pin und REST-Pin eines PHY-Moduls verbunden ist;- ein PHY-Modul, welches in der physikalischen Schicht angeordnet und durch eine RGMII-Ethernet-Schnittstelle mit dem MAC-Modul verbunden ist, wobei das PHY-Modul mit einer Standardkommunikationsschnittstelle zum Verbinden einer Vorrichtung der Datenverbindungsschicht versehen ist; und wobei auf einer Seite des PHY-Moduls ein Datenbus angeschlossen ist, und wobei der Datenbus mit einem im Inneren integrierten Isolationstransformator gekoppelt ist, und wobei der MDC-Pin und MDIO-Pin des PHY-Moduls mit dem MDIO-Pin des MAC-Moduls verbunden sind;und wobei das MAC-Modul und das PHY-Modul unter den Standards der Ethernet-RGMII-Schnittstelle eine Funktion zum Übertragen und Weitergeben des Vektornetzwerk-Datenpakets vervollständigen;- ein RJ45-Schnittstellenmodul, das durch ein Kabel mit einem Source-Anschluss und einem Source-PC verbunden ist, wobei der Source-Anschluss mit dem Source-PC verbunden ist, und wobei das RJ45-Schnittstellenmodul mehrere Datenpins aufweist, und wobei das RJ45-Schnittstellenmodul durch einen RJ45-Datenpin des Ziel-Endes mit dem PHY-Modul verbunden und durch den Isolationstransformator mit dem Ziel-PC gekoppelt ist;- einen Ziel-PC, welcher mit dem RJ45-Schnittstellenmodul verbunden ist.

Description

  • TECHNISCHES GEBIET
  • Das vorliegende Gebrauchsmuster betrifft ein Datenverarbeitungssystem, insbesondere ein Big-Data-Verarbeitungssystem.
  • STAND DER TECHNIK
  • Anders als die gewöhnliche Datenverarbeitung wird für die Big-Data-Verarbeitung ein Vektornetzwerk-Switching-Prozess statt eines Ethernet-Switching-Prozesses verwendet. Zurzeit wird in der Regel ein Vektornetzwerk-Switching-Gerät des Mikrocontroller-Typs verwendet, wenn der Mikrocontroller die Daten des Personal-Computers empfängt, kann die Messung nur mit der Byteanzahl erfolgen, deshalb soll weiterhin die Funktion der seriell-parallelen Datenumwandlung vervollständigt werden, dabei kann das Schaltmodul zum Realisieren einer Schaltmatrix des Vektorswitches verwendet werden, und nur ein Datenkommunikation kleiner Datenmenge kann durchgeführt werden, während die Big-Data-Verarbeitung nicht vervollständigt werden kann.
  • INHALT DER VORLIEGENDEN ERFINDUNG
  • Um die strukturellen Probleme aus dem Stand der Technik zu überwinden, stellt das vorliegende Gebrauchsmuster ein Big-Data-Verarbeitungssystem zur Verfügung, bei dem die einschlägigen Ethernet-Standards und die Eigenschaften des Vektornetzwerks mit zueinander separater Kontrollebene und Datenebene integriert verwendet werden.
  • Mit der folgenden technischen Lösung realisiert das vorliegende Gebrauchsmuster das obige Ziel:
    • Ein Big-Data-Verarbeitungssystem, umfassend Folgendes:
      • - ein MAC-Modul, welches in der Datenverbindungsschicht angeordnet ist als auch ein Datenaustauschelement und einen MDIO-Pin aufweist, wobei der MDIO-Pin mit dem MDC-Pin, MDIO-Pin und REST-Pin eines PHY-Moduls verbunden ist;
      • - ein PHY-Modul, welches in der physikalischen Schicht angeordnet und durch eine RGMII-Ethernet-Schnittstelle mit dem MAC-Modul verbunden ist, wobei das PHY-Modul mit einer Standardkommunikationsschnittstelle zum Verbinden einer Vorrichtung der Datenverbindungsschicht versehen ist; und wobei auf einer Seite des PHY-Moduls ein Datenbus angeschlossen ist, und wobei der Datenbus mit einem im Inneren integrierten Isolationstransformator gekoppelt ist, und wobei der MDC-Pin und MDIO-Pin des PHY-Moduls mit dem MDIO-Pin des MAC-Moduls verbunden sind;
    • und wobei das MAC-Modul und das PHY-Modul unter den Standards der Ethernet-RGMII-Schnittstelle eine Funktion zum Übertragen und Weitergeben des Vektornetzwerk-Datenpakets vervollständigen;
      • - ein RJ45-Schnittstellenmodul, das durch ein Kabel mit einem Source-Anschluss und einem Source-PC verbunden ist, wobei der Source-Anschluss mit dem Source-PC verbunden ist, und wobei das RJ45-Schnittstellenmodul mehrere Datenpins aufweist, und wobei das RJ45-Schnittstellenmodul durch einen RJ45-Datenpin des Ziel-Endes mit dem PHY-Modul verbunden ist und durch den Isolationstransformator mit dem Ziel-PC gekoppelt ist;
      • - einen Ziel-PC, welcher mit dem RJ45-Schnittstellenmodul verbunden ist.
  • Bevorzugt weist das PHY-Modul einen LED-Pin auf, der mit einer im Inneren des Anschlusses integrierten Leuchtdiode verbunden ist.
  • Bevorzugt umfasst das System weiterhin einen Konfigurationschip FLASH ROM, wobei das MAC-Modul und der Konfigurationschip FLASH ROM miteinander verbunden sind und einen Datenaustausch durchführen.
  • Bevorzugt umfasst das System weiterhin ein Stromversorgungsmodul, das jeweils mit dem MAC-Modul und dem PHY-Modul verbunden ist.
  • Bevorzugt umfasst das System weiterhin ein Taktmodul, das jeweils mit dem MAC-Modul und dem PHY-Modul verbunden ist.
  • Bevorzugt handelt es sich bei dem MAC-Modul um einen FPGA-Chip.
  • Das vorliegende Gebrauchsmuster hat folgenden Vorteile: Realisierung eines schnellen Austausches und Weitergabe von Big-Data und Big-Data-Pakets, und im Datenweitergabeprozess ist kein Look-Up der Tabellen benötigt, um eine Sammlung und Pflege der Routing-Informationen zu vervollständigen und somit die Big-Data-Verarbeitungsleistung zu verbessern.
  • Im Zusammenhang mit Figuren wird die ausführliche Ausführungsform des vorliegenden Gebrauchsmusters im Folgenden näher erläutert. Der Fachmann auf diesem Gebiet wird die obigen und anderen Ziele, Vorteile und Merkmale des vorliegenden Gebrauchsmusters besser verstehen.
  • Figurenliste
  • Im Zusammenhang mit Figuren werden einige ausführliche Ausführungsformen des vorliegenden Gebrauchsmusters nicht einschränkend, sondern beispielhaft näher erläutert. Die gleichen Bezugszeichen in den Figuren stehen für gleiche oder ähnliche Komponenten oder Teile. Der Fachmann auf diesem Gebiet soll verstehen, dass die Figuren nicht unbedingt maßstabsgerecht gezeichnet werden. Unter Berücksichtigung der folgenden Erläuterung im Zusammenhang mit Figuren werden die Ziele und Merkmale des vorliegenden Gebrauchsmusters ausgeprägter.
    • 1 zeigt eine schematische Strukturansicht eines Big-Data-Verarbeitungssystems in einer Ausführungsform des vorliegenden Gebrauchsmusters.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im Zusammenhang mit Figuren wird eine ausführliche Ausführungsform des vorliegenden Gebrauchsmusters im Folgenden näher erläutert, allerdings wird der Schutzumfang des vorliegenden Gebrauchsmusters nicht darauf beschränkt.
  • Ein Big-Data-Verarbeitungssystem in einer Ausführungsform des vorliegenden Gebrauchsmusters ist wie in 1 dargestellt, umfassend: ein MAC-Modul, welches in der Datenverbindungsschicht angeordnet ist und eine Kontroll- und Datenübertragungsfunktion für das PHY-Modul bietet, wobei das MAC-Modul ein Datenaustauschelement umfasst, das dazu verwendet wird, den Planungsprozess zu vervollständigen und nach der konkreten Vektoradresse das Datenpaket erneut zu verpacken, das durch die Ethernet-Standards ans PHY-Modul übertragen wird, und wobei das MAC-Modul einen MDIO-Pin umfasst, der mit dem MDC-Pin, MDIO-Pin und REST-Pin eines PHY-Moduls verbunden ist; ein PHY-Modul, welches in der physikalischen Schicht angeordnet und durch eine RGMII-Ethernet-Schnittstelle mit dem MAC-Modul verbunden ist, wobei die physikalische Schicht die für die Datenübertragung erforderlichen Standards für das photoelektrische Signal, die Taktreferenz, die Signalumwandlung, das Codierverfahren und die Schaltungskonfiguration definiert, und wobei das PHY-Modul mit einer Standardkommunikationsschnittstelle zum Verbinden einer Vorrichtung der Datenverbindungsschicht versehen ist; und wobei auf einer Seite des PHY-Moduls ein Datenbus angeschlossen ist, und wobei der Datenbus mit einem im Inneren integrierten Isolationstransformator gekoppelt ist, und wobei der MDC-Pin und MDIO-Pin des PHY-Moduls mit dem MDIO-Pin des MAC-Moduls verbunden sind, um eine Lese- und Schreibkontrolle für das innere Register von PHY zu realisieren und den Betriebsmodus des PHY-Moduls zu ändern; und wobei das MAC-Modul und das PHY-Modul unter den Standards der Ethernet-RGMII-Schnittstelle eine Funktion zum Übertragen und Weitergeben des Vektornetzwerk-Datenpakets vervollständigen; ein RJ45-Schnittstellenmodul, das durch ein Kabel mit dem Source-Anschluss und dem Source-PC verbunden ist, wobei der Source-Anschluss mit dem Source-PC verbunden ist, und wobei das RJ45-Schnittstellenmodul mehrere Datenpins aufweist, die mit dem PHY-Modul verbunden sind und ein Differenzsignalpaar daran übertragen, und wobei das PHY-Modul eine Fehlererkennung, Codierung und andere Operationen für das Differenzsignal durchführt, ein Nicht-Differentialsignal umwandelt und dieses durch die Ethernet-Standard-RGMII-Schnittstelle ans MAC-Modul überträgt, und wobei das MAC-Modul durch die interne Logik und Programme eine Analysierung für das Vektordatenpaket durchführt, die Vektoradresse analysiert und durch ein Austauschelement den Planungsprozess vervollständigt, und wobei nach konkreter Vektoradresse das Datenpaket erneut verpackt und dieses durch die Ethernet-Standards erneut an das PHY-Modul übertragen wird, und wobei das PHY-Modul durch eine Erfassungs-, Codierungs- und Umwandlungsoperation das Differenzsignal erneut an den RJ45-Datenpin des Ziel-Endes der Vektoradresse überträgt, und wobei das RJ45-Schnittstellenmodul erneut durch einen Isolationstransformator mit dem Ziel-Anschluss gekoppelt ist, so dass der Ziel-PC ein durch den Source-PC übertragenes Vektordatenpaket empfangen und eine Datenverarbeitung durchführen kann; einen Ziel-PC, der zum Empfangen des durch den Source-PC übertragenen Vektordatenpakets und zum Verarbeiten von diesem verwendet wird; einen Konfigurationschip FLASH ROM, wobei das MAC-Modul und der Konfigurationschip FLASH ROM miteinander verbunden sind und einen Datenaustausch durchführen; ein Stromversorgungsmodul, das jeweils mit dem MAC-Modul und dem PHY-Modul verbunden ist; ein Taktmodul, das jeweils mit dem MAC-Modul und dem PHY-Modul verbunden ist.
  • Das PHY-Modul weist einen LED-Pin auf, der mit einer im Inneren des Anschlusses integrierten Leuchtdiode verbunden ist, und wenn zwischen dem PHY-Modul und einem Anschluss des RJ45-Moduls eine Datenübertragung erfolgt, treibt der LED-Pin vom PHY-Modul die im Inneren des entsprechenden Anschlusses integrierte Leuchtdiode zum Leuchten an, um den Empfangs- und Sendezustand der Daten anschaulich anzuzeigen.
  • In der vorliegenden Ausführungsform handelt es sich bei dem MAC-Modul um einen FPGA-Chip, welcher ein wieder verwendbares großes programmierbares halbkundenspezifisches Element ist. Durch ein Programmieren für FPGA und ein Design der peripheren Schaltung kann eine Funktion des virtuellen MAC-Chips erreicht werden, um das Designrisiko zu reduzieren und die Systemeignung zu verbessern, was förderlich für das individuelle Design und die Entwicklung der Big-Data-Verarbeitung ist Durch ein modulares Design von FPGA kann eine Adressenanalysierungs-, Zwischenspeicherungs-, Planungs-, Ausgabe- und Verarbeitungsfunktion des Vektordatenpakets realisiert werden.
  • In der vorliegenden Ausführungsform werden ein schneller Austausch und Weitergabe von Big-Data und Big-Data-Pakets realisiert. Im Datenweitergabeprozess ist kein Look-Up der Tabellen benötigt, um eine Sammlung und Pflege der Routing-Informationen zu vervollständigen und somit die Big-Data-Verarbeitungsleistung zu verbessern.
  • Oben wird die technische Lösung der Ausführungsform des vorliegenden Gebrauchsmusters näher erläutert, in der Beschreibung werden das Prinzip der Ausführungsform des vorliegenden Gebrauchsmusters und Ausführungsformen mit konkreten Beispielen näher erläutert, und die Erläuterung der obigen Ausführungsformen eignen sich nur dazu, beim Verstehen des Prinzips der Ausführungsform des vorliegenden Gebrauchsmusters zu helfen; nach der Ausführungsform des vorliegenden Gebrauchsmusters wird ein Durchschnittsfachmann auf diesem Gebiet eine Änderung bezüglich der ausführlichen Ausführungsform und des Einsatzbereichs durchführen. Zusammenfassend gesagt, soll der Inhalt der vorliegenden Beschreibung nicht als Beschränkung für das vorliegende Gebrauchsmuster verstanden werden.

Claims (6)

  1. Big-Data-Verarbeitungssystem, dadurch gekennzeichnet, dass es Folgendes umfasst: - ein MAC-Modul, welches in der Datenverbindungsschicht angeordnet ist als auch ein Datenaustauschelement und einen MDIO-Pin aufweist, wobei der MDIO-Pin mit dem MDC-Pin, MDIO-Pin und REST-Pin eines PHY-Moduls verbunden ist; - ein PHY-Modul, welches in der physikalischen Schicht angeordnet und durch eine RGMII-Ethernet-Schnittstelle mit dem MAC-Modul verbunden ist, wobei das PHY-Modul mit einer Standardkommunikationsschnittstelle zum Verbinden einer Vorrichtung der Datenverbindungsschicht versehen ist; und wobei auf einer Seite des PHY-Moduls ein Datenbus angeschlossen ist, und wobei der Datenbus mit einem im Inneren integrierten Isolationstransformator gekoppelt ist, und wobei der MDC-Pin und MDIO-Pin des PHY-Moduls mit dem MDIO-Pin des MAC-Moduls verbunden sind; und wobei das MAC-Modul und das PHY-Modul unter den Standards der Ethernet-RGMII-Schnittstelle eine Funktion zum Übertragen und Weitergeben des Vektornetzwerk-Datenpakets vervollständigen; - ein RJ45-Schnittstellenmodul, das durch ein Kabel mit einem Source-Anschluss und einem Source-PC verbunden ist, wobei der Source-Anschluss mit dem Source-PC verbunden ist, und wobei das RJ45-Schnittstellenmodul mehrere Datenpins aufweist, und wobei das RJ45-Schnittstellenmodul durch einen RJ45-Datenpin des Ziel-Endes mit dem PHY-Modul verbunden und durch den Isolationstransformator mit dem Ziel-PC gekoppelt ist; - einen Ziel-PC, welcher mit dem RJ45-Schnittstellenmodul verbunden ist.
  2. Big-Data-Verarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, dass das PHY-Modul einen LED-Pin aufweist, der mit einer im Inneren des Anschlusses integrierten Leuchtdiode verbunden ist.
  3. Big-Data-Verarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, dass das System weiterhin einen Konfigurationschip FLASH ROM umfasst, wobei das MAC-Modul und der Konfigurationschip FLASH ROM miteinander verbunden sind und einen Datenaustausch durchführen.
  4. Big-Data-Verarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, dass das System weiterhin ein Stromversorgungsmodul umfasst, das jeweils mit dem MAC-Modul und dem PHY-Modul verbunden ist.
  5. Big-Data-Verarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, dass das System weiterhin ein Taktmodul umfasst, das jeweils mit dem MAC-Modul und dem PHY-Modul verbunden ist.
  6. Big-Data-Verarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, dass es sich bei dem MAC-Modul um einen FPGA-Chip handelt.
DE202018107267.6U 2018-12-19 2018-12-19 Big-Data-Verarbeitungssystem Expired - Lifetime DE202018107267U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE202018107267.6U DE202018107267U1 (de) 2018-12-19 2018-12-19 Big-Data-Verarbeitungssystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE202018107267.6U DE202018107267U1 (de) 2018-12-19 2018-12-19 Big-Data-Verarbeitungssystem

Publications (1)

Publication Number Publication Date
DE202018107267U1 true DE202018107267U1 (de) 2019-01-17

Family

ID=65321754

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202018107267.6U Expired - Lifetime DE202018107267U1 (de) 2018-12-19 2018-12-19 Big-Data-Verarbeitungssystem

Country Status (1)

Country Link
DE (1) DE202018107267U1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114003537A (zh) * 2021-10-20 2022-02-01 广州朗国电子科技股份有限公司 基于智能交互平板的usb网络共享方法、系统及电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114003537A (zh) * 2021-10-20 2022-02-01 广州朗国电子科技股份有限公司 基于智能交互平板的usb网络共享方法、系统及电路

Similar Documents

Publication Publication Date Title
CN210721084U (zh) 一种带回采诊断功能的冗余模拟量输出板卡
DE202018107267U1 (de) Big-Data-Verarbeitungssystem
DE102015010969A1 (de) Netzwerkmodul zum Senden und/oder Empfang von Datenpaketen von einer Netzwerkeinrichtung und Verfahren
CN103595598A (zh) 一种基于光纤的远程透明传输串口服务器及其控制模式
CN105049308B (zh) 一种基于协议转换桥的自适应bc及其运行方法
CN108228521A (zh) 一种高速串口通信网络
CN104503354B (zh) 数字化控制系统
CN106209697B (zh) 在tte终端发送、重组ttp格式的数据帧的方法
DE112020002165T5 (de) EINE SYSTEMKOMMUNIKATIONSTECHNIK ÜBER PCIe- (PERIPHERAL COMPONENT INTERCONNECTEXPRESS) VERBINDUNG
CN201754277U (zh) 一种基于pci-e的数据交换处理装置
CN209241321U (zh) 太阳能无人机光纤通讯系统及无人机
CN106961338A (zh) 一种rtds仿真仪与千兆网卡快速交换数据的方法
CN204229182U (zh) 数字化控制系统
CN208971553U (zh) 基于点对点的通讯网络系统
CN205142243U (zh) 一种智能变电站用的手持网络数据隔离器
CN204089864U (zh) 一种用于连接mvb总线和can总线的网关
DE102015014959B3 (de) Verfahren zum Durchführen einer Fernauslesung einer Verbrauchserfassungsvorrichtung, Fernauslesevorrichtung sowie Kommunikationssystem
DE202007004303U1 (de) Teststecker zum Durchführen eines Ethernet-Loopback-Tests
CN210804414U (zh) 一种通讯接口可复用的电路
CN108259275A (zh) 一种以太网数据传输装置
CN208768087U (zh) 一种串口数据通信链路分路协调控制装置
CN211791577U (zh) 一种大数据处理系统
CN203675130U (zh) 一种基于物联网的远程维护系统
CN106789433A (zh) 基于以太网交换机的低速端口测试高速端口性能的方法
CN209517174U (zh) 一种控制器、网关和通信系统

Legal Events

Date Code Title Description
R207 Utility model specification
R081 Change of applicant/patentee

Owner name: MECHELSON CHINA DIGITAL INDUSTRY GROUP LIMITED, HK

Free format text: FORMER OWNER: ACEDATA INC, SAN GABRIEL, CA, US

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04L0029100000

Ipc: H04L0069320000

R156 Lapse of ip right after 3 years