DE202014103217U1 - Integrierter Halbleiterbaustein, der mindestens drei unabhängige integrierte Systemkomponenten besitzt - Google Patents

Integrierter Halbleiterbaustein, der mindestens drei unabhängige integrierte Systemkomponenten besitzt Download PDF

Info

Publication number
DE202014103217U1
DE202014103217U1 DE202014103217.7U DE202014103217U DE202014103217U1 DE 202014103217 U1 DE202014103217 U1 DE 202014103217U1 DE 202014103217 U DE202014103217 U DE 202014103217U DE 202014103217 U1 DE202014103217 U1 DE 202014103217U1
Authority
DE
Germany
Prior art keywords
protection
semiconductor device
integrated semiconductor
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202014103217.7U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE202014103217.7U priority Critical patent/DE202014103217U1/de
Publication of DE202014103217U1 publication Critical patent/DE202014103217U1/de
Priority to US14/797,153 priority patent/US20160021437A1/en
Expired - Lifetime legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G06F1/1658Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q11/0071Provisions for the electrical-optical layer interface
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0007Construction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0052Interconnection of switches
    • H04Q2011/0058Crossbar; Matrix

Abstract

Integrierter Halbleiterbaustein, der mindestens drei unabhängige integrierte Systemkomponenten besitzt, dadurch gekennzeichnet, dass die unabhängigen integrierten Systemkomponenten kreisförmig beziehungsweise in einem Ring angeordnet sind, und dass der Abstand der unabhängigen integrierten Systemkomponenten auf dem Ring gleich groß ist, und dass der integrierte Halbleiterbaustein ein Intranetzwerk besitzt, das seine einzelnen unabhängigen integrierten Systemkomponenten untereinander verbindet.

Description

  • Bekannt sind Computersysteme mit unterschiedlichsten Prozessoren und weiteren unabhängigen Systemkomponenten, die verschiedene Funktionen des jeweilgen Computersystems übernehmen, wie zum Beispiel eine Grafikkarte oder eine Einsteckkarte zur Beschleunigung von Rechenaufgaben. Diese unabhängigen Systemkomponenten sind über einen Systembus, direkt oder auf andere Weise netzwerkartig untereinander verbunden, um Daten austauschen zu können.
  • Auch sind spezielle Computersysteme bekannt, die speziell für das Hochleistungsrechnen (High-Performance Computing) konstruiert sind. Solche Systeme können die unterschiedlichsten Konfigurationen und Systemkomponenten besitzen, die aufgrund der Vielfalt hier im Einzelnen nicht aufgezählt werden können.
  • Eins der geplanten Hochleistungsrechensystem besitzt dabei eine kreisförmige Anordnung seiner unabhängigen Systemeinheiten, die über einen kabelbasierten Netzwerkverteiler (englisch Interconnect(ion)) untereinander verbunden sind.
  • Des Weiteren ist das Konzept eines Datencenters bekannt, der eine zylinderförmige Anordnung seiner unabhängigen Systemkomponenten hat, die über einen kabellosen Netzwerkverteiler (englisch Wireless Interconnect(ion)) auf der Basis von Transceivern untereinander verbunden sind, die mit Radiowellen arbeiten.
  • Zudem hat der Erfinder Hochleistungsrechensysteme beschrieben, die zum einen kabellose Netzwerkverteiler besitzen und zum anderen als Ein-Chip-Systeme und Ein-Gehäuse-Systeme konstruiert werden können. Eine bestimmte Topologie, mit der die unabhängigen Systemkomponenten angeordnet werden, wurde bis auf die Ausnahme, die Systemkomponenten einfach wahllos in ein Becken zu geben, nicht gegeben.
  • Ein integrierter Halbleiterbaustein, dessen unabhängige Systemkomponenten ring- oder zylinderförmig angeordnet sind und die über einen Netzwerkverteiler untereinander für den Datenaustausch verbunden sind, ist nicht bekannt.
  • Der im Schutzanspruch 1 angegebenen Erfindung liegt das Problem zugrunde, einen integrierten Halbleiterbaustein zu schaffen, der ein Hochleistungsrechensystem mit einer kreisförmigen oder sogar zylinderförmigen Anordnung seiner unabhängigen Systemeinheiten und seinem Netzwerkverteiler in verkleinerte Dimension zu konstruieren.
  • Dieses Problem wird mit den im Schutzanspruch 1 aufgeführten Merkmalen gelöst.
  • Die Erfindung erlaubt es einen integrierten Halbleiterbaustein zu konstruieren, der wie ein spezielles Hochleistungsrechensystem seine unabhängigen Systemkomponenten ringförmig oder zylinderförmig angeordnet hat, und sie durch einen kabelbasierten oder kabellosen Netzwerkverteiler untereinander verbindet. Zu den sich hieraus ergebenden allgemeinen Vorteilen zählen, dass Probleme mit der Anordnung der unabhängigen Systemkomponent auf eine andere Art und Weise als sonst üblich gelöst werden können und dass der durch den Netzwerkverteiler gegebene Leistungsengpass durch die neue Anordnung der unabhängigen Systemkomponenten und der sich hieraus ergebenden Möglichtkeit einen Netzwerkverteiler optimaler einzusetzen deutlich reduziert wird.
  • Zudem reduzieren die kabellosen Varianten das Verbindungsproblem und die einhergehenden Verkabelungskosten. Aufgrund ihrer direkt durchschneidenden Netzwerktechnologie (englisch Cutthrough Switching) bieten sie eine Schaltungsverzögerung von unter 4 ns per Sprung von einem Netzwerkknoten zu einem nächsten Netzwerkknoten und im Allgemeinen eine Bandbreite des Gesamtsystems, die im Vergleich zu Systemen mit einer auf einem Fat-Tree basierten Netzwerktopologie ungefähr 10 to 35% größer ist, insbesondere wenn Netzwerkknoten zufällig mit uniformer Wahrscheinlichkeit ausgewählt werden. Letzteres qualifiziert das System als ein Computersystem, das universell eingesetzt werden kann. Zudem liegt die Zuverlässigkeit und Verfügbarkeit eines Systems mit einem einzelnen Ring bei praktisch 100% und bei über 99% bei einem Gitter von mehreren integrierten Halbleiterbausteinen und dies so lange, wie mehr als 45% des integrierten Halbleiterbausteins funktionieren. Der integrierte Halbleiterbaustein hat außerdem einen sehr geringen Energieverbrauch aufgrund der Nutzung von dreidimensonal gestapelten Prozessor- und Speichereinheiten, Energierückgewinnungssystemen und, insbesondere in der Variante mit kabelloser Netzwerkweiche, eines sehr energieeffizienten Systemnetzwerk.
  • Aufgrund seiner geringen Dimensionen kann der integrierte Halbleiterbaustein für die Konstruktion von Grafikprozessoreinheiten, Co-Processoren und beschleunigten Prozessoreinheiten (englisch Accelerated Processing Units), Rechenknoten von Supercomputern und sogar als alleinstehendes Computersystem verwendet werden und in mobile Computersysteme und mobile Roboter eingebaut werden.
  • Der Schutzanspruch 2 und Schutzanspruch 3 unterscheidet das integrierten Halbleiterbaustein in ein Ein-Chip-System und ein Ein-Gehäuse-System. Hierdurch ergeben sich unterschiedliche Möglichkeiten integrierte Halbleiterbausteine aufzubauen.
  • Der Schutzanspruch 4 dient der Flexibilisierung und Erweiterung der Netzwerktopologie, sodass der integrierte Halbleiterbaustein für bestimmte Anwendungen auf besondere Art und Weise benutzt beziehungsweise zu programmiert werden kann.
  • Der Schutzanspruch 5 bietet unterschiedliche Konstruktionsweisen des integrierten Halbleiterbausteins und lässt unter anderem die Zufuhr von Frischluft zu.
  • Der Schutzanspruch 6 spezifiziert eine bestimmte Netzwerktopologie, die eine dichte Verbindung der Netzwerkknoten erlaubt.
  • Der Schutzanspruch 7 erlaubt die Konstruktion von integrierten Halbleiterbausteinen, die ein kabelloses Intranetzwerk besitzen.
  • Der Schutzanspruch 8, Schutzanspruch 9, Schutzanspruch 10, Schutzanspruch 11 und Schutzanspruch 12 spezifiziert grob die Frequenzbereiche elektromagnetischer Strahlen in dem die Sende- und Empfangsmodule eines kabellosen Intranetzwerkes arbeiten.
  • Der Schutzanspruch 13 erlaubt die Konstruktion von integrierten Halbleiterbausteinen, die ein kabelbasiertes Intranetzwerk besitzen.
  • Der Schutzanspruch 14 und Schutzanspruch 15 spezifiziert eine bestimmte Komponente des Sendemoduls sowohl eines kabellosen als auch kabelbasierten Intranetzwerkes.
  • Der Schutzanspruch 16 spezifiziert eine bestimmte Komponente eines Netzwerkknotens für die Konstruktion von unabhängigen Systemkomponenten eines integrierten Halbleiterbausteins. Diese Netzwerkkomponente erlaubt die direkte Weiterleitung von Daten zu einem nächsten Netzwerkknoten.
  • Der Schutzanspruch 17, Schutzanspruch 18, Schutzanspruch 19, Schutzanspruch 20, Schutzanspruch 21 und Schutzanspruch 22 spezifiziert Prozessortypen einer unabhängigen Systemkomponenten eines integrierten Halbleiterbausteins.
  • Der Schutzanspruch 23, Schutzanspruch 24 und Schutzanspruch 25 benennt unterschiedliche Typen von Direktzugriffsspeichern, die für die Konstruktion von unabhängigen Systemkomponenten eines integrierten Halbleiterbausteins genutzt werden können.
  • Der Schutzanspruch 26 benennt einen bestimmten Typen von Datenspeicher, der für die Konstruktion von unabhängigen Systemkomponenten eines integrierten Halbleiterbausteins genutzt werden können.
  • Der Schutzanspruch 27 benennt einen bestimmten Typen von Datenspeicher, der für die Konstruktion von unabhängigen Systemkomponenten eines integrierten Halbleiterbausteins genutzt werden können.
  • Der Schutzanspruch 28, Schutzanspruch 29, Schutzanspruch 30, Schutzanspruch 31 und Schutzanspruch 32 bietet weitere Möglichkeiten unabhängigen Systemkomponenten eines integrierten Halbleiterbausteins mit unterschiedlichen Datenspeichern zu verbinden und so verschiedene integrierte Halbleiterbausteine zu konstruieren.
  • Der Schutzanspruch 33 und Schutzanspruch 34 erlauben Prozessoren von unabhängigen Systemkomponenten eines integrierten Halbleiterbausteins dreidimensional zu konstruieren.
  • Der Schutzanspruch 35 und Der Schutzanspruch 41 erlauben Direktzugriffsspeicher von unabhängigen Systemkomponenten eines integrierten Halbleiterbausteins dreidimensional zu konstruieren.
  • Der Schutzanspruch 36, Schutzanspruch 37, Schutzanspruch 38, Schutzanspruch 39 und Schutzanspruch 40 sowie Schutzanspruch 42, Schutzanspruch 43, Schutzanspruch 44, Schutzanspruch 45 und Schutzanspruch 46 beschreibt verschiedene Möglichkeiten einen Prozessor mit einem Direktzugriffsspeicher direkt zu verbinden und somit den weiteren Aufbau und letztendlich die Funktionsweise des integrierten Halbleiterbausteins zu bestimmen.
  • Der Schutzanspruch 47 erlaubt den integrierten Halbleiterbaustein in einer bestimmten Art und Weise zu programmieren und anzuwenden.
  • Der Schutzanspruch 48 und Schutzanspruch 49 bietet zwei unterschiedliche Möglichkeiten einen integrierten Halbleiterbaustein zu skalieren indem entweder in die Breite oder in die Höhe konstruiert wird.
  • Der Schutzanspruch 50 und Schutzanspruch 51 bietet unterschiedliche Möglichkeiten integrierte Halbleiterbausteine zu einem übergeordneten Netzwerk untereinander zu verbinden und zu nutzen. Dies wird unter anderem bei der Konstruktion von Hochleistungsrechnern benötigt, die einzelne integrierte Halbleiterbausteine als Rechenknoten besitzen.
  • Der Schutzanspruch 52 und Schutzanspruch 53 erlaubt die Kommunikation und den Datenaustausch des elektronischen, visuellen Gerätes zu weiteren elektrisch betriebenen Geräten, wie zum Beispiel stationären Computersystemen, mobilen Computern, Mobiltelefonen und digitalen Armbanduhren.
  • Der Schutzanspruch 54, Schutzanspruch 55, Schutzanspruch 56, Schutzanspruch 57 und Schutzanspruch 58 spezifiziert unterschiedliche Typen von Kuhlsystemen, die für die Konstruktion von integrierte Halbleiterbausteine genutzt werden können.
  • Der Schutzanspruch 59 soll die Nutzung eines integrierten Halbleiterbausteins als Erweiterungskarte in einem Computersystem mit Hauptplatine erlauben. Insbesondere der Einsatz als Grafikkarte ist in diesem Zusammenhang zu nennen.
  • Ausführungsbeispiel
  • Ein Ausführungsbeispiel der Erfindung wird anhand der 1 bis 5 erläutert. Es zeigt:
  • 1 Prozessorstapel mit Sende- und Empfangsmodulen einer unabhängigen Systemkomponente eines integrierten Halbleiterbausteins
  • 2 Prozessorstapel mit Sende- und Empfangsmodulen einer unabhängigen Systemkomponente eines integrierten Halbleiterbausteins
  • 3 integrierter Halbleiterbaustein mit kabellosen Intranetzwerk.
  • In der 1 ist eine unabhängige Systemkomponente eines integrierten Halbleiterbausteins 1 mit Prozessorstapel 2, Sendemodul 3 und Empfangsmodul 4 von vorne dargestellt.
  • In der 2 ist eine unabhängige Systemkomponente eines integrierten Halbleiterbausteins 1 mit Prozessorstapel 2, Sendemodul 3 und Direktzugriffsspeicherwürfel 5 von der Seite dargestellt.
  • In der 3 ist integrierter Halbleiterbaustein 6 mit Prozessorstapel aus Prozessoren mit 4 Prozesskernen 2, Direktzugriffsspeicherwürfel 5, Abstrahlwinkel eines Sendemoduls 7 und zusätzlichem ringförmigen Netzwerk 8 als Draufsicht dargestellt.

Claims (59)

  1. Integrierter Halbleiterbaustein, der mindestens drei unabhängige integrierte Systemkomponenten besitzt, dadurch gekennzeichnet, dass die unabhängigen integrierten Systemkomponenten kreisförmig beziehungsweise in einem Ring angeordnet sind, und dass der Abstand der unabhängigen integrierten Systemkomponenten auf dem Ring gleich groß ist, und dass der integrierte Halbleiterbaustein ein Intranetzwerk besitzt, das seine einzelnen unabhängigen integrierten Systemkomponenten untereinander verbindet.
  2. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine unabhängigen Systemkomponente des integrierte Halbleiterbausteins ein Ein-Chip-System (englisch System on (a) Chip) ist, und dass der integrierte Halbleiterbaustein ein Intra-Chip-Netzwerk (englisch Interconnect) beziehungsweise Netzwerk auf dem Chip (englisch Network on (a) Chip) besitzt, das seine einzelnen unabhängigen Komponenten untereinander verbindet.
  3. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine unabhängigen Systemkomponente des integrierte Halbleiterbausteins ein Ein-Gehäuse-System (englisch System in (a) Package) ist, und dass der integrierte Halbleiterbaustein ein Inter-Prozessor-Netzwerk (englisch Interconnect) beziehungsweise Netzwerk in dem Gehäuse (englisch Network in (a) Package) besitzt, das seine einzelnen unabhängigen Komponenten untereinander verbindet.
  4. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein mindestens ein zusätzliches Netzwerk besitzt, das als Ring um die unabhängigen Systemkomponenten gelegt ist.
  5. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein zwischen seinen Prozessoren eine Öffnung besitzt.
  6. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass die Topologie des Intranetzwerkes einen Cayley-Graph darstellt.
  7. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass das Intranetzwerk des integrierten Halbleiterbausteins ein kabelloses Intranetzwerk ist, das mindestens ein Modem beziehungsweise einen Transceiver hat, und dass das Modem beziehungsweise Transceiver Daten durch elektromagnetische Wellen sendet und empfängt.
  8. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 7, dadurch gekennzeichnet, dass der Transceiver des kabellose Intranetzwerkes auf Radiowellen basiert.
  9. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 7, dadurch gekennzeichnet, dass der Transceiver des kabellose Intranetzwerkes auf Mikrowellen basiert.
  10. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 7, dadurch gekennzeichnet, dass der Transceiver des kabellose Intranetzwerkes auf Infrarotstrahlung basiert.
  11. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 7, dadurch gekennzeichnet, dass der Transceiver des kabellose Intranetzwerkes auf Lichtstrahlung basiert.
  12. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 7, dadurch gekennzeichnet, dass der Transceiver des kabellose Intranetzwerkes auf Röntgenstrahlung basiert.
  13. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass das Intranetzwerk des integrierten Halbleiterbausteins ein kabelbasiertes Intranetzwerk ist, das mindestens eine Netzwerkweiche beziehungsweise einen Netzwerkverteiler oder (Netzwerk-)Switch (englisch Network Switch oder Switching Hub) hat, und dass die Netzwerkweiche beziehungsweise der(Netzwerk-)Switch im Zentrum der Prozessoren positioniert ist.
  14. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass das Sendemodul des Intranetzwerkes mindestens einen Laser besitzt.
  15. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass das Sendemodul des Intranetzwerkes mindestens einen Maser besitzt.
  16. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass das die unabhängigen Systemkomponenten des integrierte Halbleiterbausteins einen Y-Netzwerkverteiler besitzen, der mit dem Systembus des integrierten Halbleiterbaustein direkt verbunden ist und die Daten zu einem nächsten Netzerkknoten durchreichen kann.
  17. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponenten des integrierte Halbleiterbausteins mindestens einen Prozessor mit mindestens einem Prozessorkern besitzt.
  18. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponenten des integrierte Halbleiterbausteins mindestens einen Prozessor besitzt, der ein resonantes Taktgebergewebe (englisch Resonant Clock Mesh) hat.
  19. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponenten des integrierte Halbleiterbausteins einen ungetakteten, asynchronen Prozessor besitzt.
  20. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponenten des integrierte Halbleiterbausteins mindestens einen Prozessor besitzt, der ein Grafikprozessor ist.
  21. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponenten des integrierte Halbleiterbausteins eine (Anwendungs-)Feld(orientierte) programmierbare (Logik-)Gatter-Anordnung (englisch Field-Programmable Gate Array) besitzt.
  22. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponenten des integrierte Halbleiterbausteins eine Assoziativemaschine als Prozessor besitzt.
  23. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponenten des integrierte Halbleiterbausteins einen Direktzugriffsspeicher (englisch Random Access Memory) besitzt.
  24. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 23, dadurch gekennzeichnet, dass eine der Direktzugriffsspeicher ein flüchtiger Direktzugriffsspeicher (englisch Volatile Random Access Memory) ist.
  25. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 23, dadurch gekennzeichnet, dass eine der Direktzugriffsspeicher ein nichtflüchtigen Direktzugriffsspeicher (englisch Non-Volatile Random Access Memory) ist.
  26. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponente des integrierte Halbleiterbausteins einen Assoziativspeicher beziehungsweise inhaltsadressierbaren Speicher (englisch Content Addressable Memory) besitzt.
  27. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein einen persistenten Datenspeicher besitzt.
  28. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponente des integrierte Halbleiterbausteins eine Verbindung zu einem Direktzugriffsspeicher (englisch Random Access Memory) besitzt.
  29. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 28, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponente des integrierte Halbleiterbausteins eine Verbindung zu einem flüchtigen Direktzugriffsspeicher (englisch Volatile Random Access Memory) besitzt.
  30. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 28, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponente des integrierte Halbleiterbausteins eine Verbindung zu einem nichtflüchtigen Direktzugriffsspeicher (englisch Non-Volatile Random Access Memory) besitzt.
  31. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass eine der unabhängigen Systemkomponente des integrierte Halbleiterbausteins eine Verbindung zu einem Assoziativspeicher beziehungsweise inhaltsadressierbaren Speicher (englisch Content Addressable Memory) besitzt.
  32. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein eine Verbindung zu einem persistenten Datenspeicher besitzt.
  33. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 17, dadurch gekennzeichnet, dass mindestens zwei ungehäuste Halbleiter-Chips (englisch Dies) eines Prozessors in drei Dimensionen zu einem Prozessorstapel gestapelt sind.
  34. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 33, dadurch gekennzeichnet, dass mindestens zwei Prozessorstapel in drei Dimensionen zu einem Stapel von Prozessorstapeln gestapelt sind.
  35. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 24, dadurch gekennzeichnet, dass mindestens zwei ungehäuste Halbleiter-Chips (englisch Dies) eines flüchtigen Direktzugriffsspeichers in drei Dimensionen zu einem flüchtigen Direktzugriffsspeicherwürfel gestapelt sind.
  36. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 17 und Schutzanspruch 24, dadurch gekennzeichnet, dass ein ungehäuster Halbleiter-Chip (englisch Die) eines flüchtigen Direktzugriffsspeichers auf einem ungehäusten Halbleiter-Chip (englisch Die) eines Prozessors in drei Dimensionen gestapelt ist.
  37. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 17 und Schutzanspruch 29, dadurch gekennzeichnet, dass ein flüchtiger Direktzugriffsspeicher auf einem Prozessor in drei Dimensionen gestapelt ist.
  38. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 17, Schutzanspruch 29 und Schutzanspruch 35, dadurch gekennzeichnet, dass ein flüchtiger Direktzugriffsspeicherwürfel auf einem Prozessor in drei Dimensionen gestapelt ist.
  39. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 29 und Schutzanspruch 33 und Schutzanspruch 35, dadurch gekennzeichnet, dass ein flüchtiger Direktzugriffsspeicherwürfel auf einem Prozessorstapel in drei Dimensionen gestapelt ist.
  40. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 29 und Schutzanspruch 34 und Schutzanspruch 35, dadurch gekennzeichnet, dass ein flüchtiger Direktzugriffsspeicherwürfel auf einem Stapel von Prozessorstapeln in drei Dimensionen gestapelt ist.
  41. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 25, dadurch gekennzeichnet, dass mindestens zwei ungehäuste Halbleiter-Chips (englisch Dies) eines nichtflüchtigen Direktzugriffsspeichers in drei Dimensionen zu einem nichtflüchtigen Direktzugriffsspeicherwürfel gestapelt sind.
  42. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 17 und Schutzanspruch 25, dadurch gekennzeichnet, dass ein ungehäuster Halbleiter-Chip (englisch Die) eines nichtflüchtigen Direktzugriffsspeichers auf einem ungehäusten Halbleiter-Chip (englisch Die) eines Prozessors in drei Dimensionen gestapelt ist.
  43. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 17 und Schutzanspruch 30, dadurch gekennzeichnet, dass ein nichtflüchtiger Direktzugriffsspeicher auf einem Prozessor in drei Dimensionen gestapelt ist.
  44. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 17, Schutzanspruch 30 und Schutzanspruch 41, dadurch gekennzeichnet, dass ein nichtflüchtiger Direktzugriffsspeicherwürfel auf einem Prozessor in drei Dimensionen gestapelt ist.
  45. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 30, Schutzanspruch 33 und Schutzanspruch 41, dadurch gekennzeichnet, dass ein nichtflüchtiger Direktzugriffsspeicherwürfel auf einem Prozessorstapel in drei Dimensionen gestapelt ist.
  46. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 30, Schutzanspruch 34 und Schutzanspruch 41, dadurch gekennzeichnet, dass ein nichtflüchtiger Direktzugriffsspeicherwürfel auf einem Stapel von Prozessorstapeln in drei Dimensionen gestapelt ist.
  47. Integrierter Halbleiterbaustein nach Schutzanspruch 1, Schutzanspruch 4 und Schutzanspruch 23, dadurch gekennzeichnet, dass das zusätzliche Netzwerk den Direktzugriffsspeicher der unabhängigen Systemkomponenten eines integrierten Halbleiterbausteins in einer unifizierten Weise verbindet, sodass die separaten Addressräume der Direktzugriffsspeicher als ein Ein-Addressraum ansprechbar sind.
  48. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass mindestens zwei einzelne Ringe mit Systemkomponenten des integrierte Halbleiterbausteins in drei Dimensionen gestapelt sind, sodass sich aus den einzelnen Ringen ein Zylinder ergibt.
  49. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass mindestens zwei einzelne Ringe mit Systemkomponenten des integrierte Halbleiterbausteins in zwei Dimensionen angeordnet sind, sodass sich aus den einzelnen Ringen ein Gitter von Ringen ergibt.
  50. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein ein kabelloses Internetzwerk zu mindestens einem weiteren integrierten Halbleiterbaustein besitzt.
  51. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein ein kabelbasiertes Internetzwerk zu mindestens einem weiteren integrierten Halbleiterbaustein besitzt.
  52. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein eine drahtlose Kommunikationsschnittstelle zu weiteren elektrisch betriebenen Geräten auf der Basis der Infrarotstrahlung bietet.
  53. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein eine drahtlose Kommunikationsschnittstelle zu weiteren elektrisch betriebenen Geräten auf der Basis der Funktechnik bietet.
  54. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein ein Kühlsystem besitzt, das mindestens einen Lüfter hat, der Luft über die Außenseite des Rings der unabhängigen Systemkomponenten bläst.
  55. Integrierter Halbleiterbaustein nach Schutzanspruch 1 und Schutzanspruch 4, dadurch gekennzeichnet, dass dass der integrierte Halbleiterbaustein ein Kühlsystem besitzt, das mindestens einen Lüfter hat, der Luft durch die Öffnung des Rings der unabhängigen Systemkomponenten bläst.
  56. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein ein Kühlsystem besitzt, das mindestens eine Wärmeröhre (englisch Heat-Pipe) hat.
  57. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein ein Kühlsystem besitzt, das einen geschlossenen Kühlkreislauf mit flüssigem Kühlmittel hat.
  58. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein ein Kühlsystem besitzt, das mindestens ein Abwärmerückgewinnungssystem hat, das auf dem thermoelektrischen Effekt basiert.
  59. Integrierter Halbleiterbaustein nach Schutzanspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterbaustein auf einer Leiterplatte beziehungsweise Platine oder gedruckten Schaltung (englisch Printed Circuit Board) montiert ist, die so gefertigt ist, das sie Kontakte besitzt die das Einstecken in einen Schlitz auf einer Hauptplatine erlaubt.
DE202014103217.7U 2014-07-13 2014-07-13 Integrierter Halbleiterbaustein, der mindestens drei unabhängige integrierte Systemkomponenten besitzt Expired - Lifetime DE202014103217U1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE202014103217.7U DE202014103217U1 (de) 2014-07-13 2014-07-13 Integrierter Halbleiterbaustein, der mindestens drei unabhängige integrierte Systemkomponenten besitzt
US14/797,153 US20160021437A1 (en) 2014-07-13 2015-07-12 Semiconductor component system with wireless interconnect and arrangements therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE202014103217.7U DE202014103217U1 (de) 2014-07-13 2014-07-13 Integrierter Halbleiterbaustein, der mindestens drei unabhängige integrierte Systemkomponenten besitzt

Publications (1)

Publication Number Publication Date
DE202014103217U1 true DE202014103217U1 (de) 2014-09-29

Family

ID=51727779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202014103217.7U Expired - Lifetime DE202014103217U1 (de) 2014-07-13 2014-07-13 Integrierter Halbleiterbaustein, der mindestens drei unabhängige integrierte Systemkomponenten besitzt

Country Status (2)

Country Link
US (1) US20160021437A1 (de)
DE (1) DE202014103217U1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033112A1 (en) * 2015-08-21 2017-03-02 Sureshchandra Patel Mutiprocessor computing apparatus with wireless interconnect and non-volatile random access memory

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10070208B2 (en) * 2015-11-30 2018-09-04 Maged E. Beshai Distributed control of a modular switching system
US10326661B2 (en) * 2016-12-16 2019-06-18 Microsoft Technology Licensing, Llc Radial data center design and deployment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665498B1 (en) * 2001-07-20 2003-12-16 Wenbin Jiang High-speed optical data links
US7058247B2 (en) * 2003-12-17 2006-06-06 International Business Machines Corporation Silicon carrier for optical interconnect modules
US7928563B2 (en) * 2008-05-28 2011-04-19 Georgia Tech Research Corporation 3-D ICs with microfluidic interconnects and methods of constructing same
US8386690B2 (en) * 2009-11-13 2013-02-26 International Business Machines Corporation On-chip networks for flexible three-dimensional chip integration
US9391716B2 (en) * 2010-04-05 2016-07-12 Microsoft Technology Licensing, Llc Data center using wireless communication
US9136842B2 (en) * 2013-06-07 2015-09-15 Altera Corporation Integrated circuit device with embedded programmable logic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033112A1 (en) * 2015-08-21 2017-03-02 Sureshchandra Patel Mutiprocessor computing apparatus with wireless interconnect and non-volatile random access memory

Also Published As

Publication number Publication date
US20160021437A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
DE102018214776A1 (de) Technologien für die Verwaltung von Netz-Statistik-Zählern
EP0960374B1 (de) Internes bussystem für dfps, sowie bausteine mit zwei- oder mehrdimensionalen programmierbaren zellstrukturen, zur bewältigung grosser datenmengen mit hohem vernetzungsaufwand
DE112011103123B4 (de) Performance und leistungsoptimierte Computersystemarchitekturen und -verfahren, die eine leistungsoptimierte Tree-Fabric-Verdrahtung wirksam einsetzen
US20220231689A1 (en) Stacked programmable integrated circuitry with smart memory
DE102018212479A1 (de) Technologien zum Verwalten einer flexiblen Host-Schnittstelle eines Netzwerkschnittstellen-Controllers
DE112016006786T5 (de) Ressourcenorchestrierungsbrokerage für Internet-Der-Dinge-Netzwerke
DE112005001556T5 (de) Eine Vorrichtung und ein Verfahren zur Zusammenfügung von Paketen in Netzwerk-Verbindungsroutern
CN107852379A (zh) 用于现场可编程门阵列的定向二维路由器和互连网络、以及所述路由器和网络的其他电路和应用
DE112017003699T5 (de) Speicher-Sled für Daten-Center-bezogene Abwendungen
DE202016107377U1 (de) Systeme zur Auslagerung von Netzwerkfunktionen über Paket-Trunking
DE112016007050T5 (de) Intelligente gateway-konfiguration für internet-der-dinge-netzwerke
DE112010004006T5 (de) Zuverlässige kommunikationen in chipintegrierten netzwerken
DE102018212253A1 (de) Drosselung für bandbreitenunausgewogene datenübertragungen
DE102020118494A1 (de) Technologien zur behandlung einer latenzbasierten dienstebenenvereinbarung in fern-direktspeicherzugriffsnetzen
DE112009000834T5 (de) Expressvirtuelle Kanäle in einem Paketvermittelten Auf-Chip Verbindungsnetzwerk
DE202014103217U1 (de) Integrierter Halbleiterbaustein, der mindestens drei unabhängige integrierte Systemkomponenten besitzt
DE102019129689A1 (de) Gepuffertes interconnect für hochskalierbare on-die-fabric
DE102019112628A1 (de) Dimm für speicherkanal mit hoher bandbreite
DE102018127751A1 (de) Einheitlicher Adressraum für mehrere Verbindungen
DE102010044531A1 (de) Autonome Speicherarchitektur
DE112021001470T5 (de) Konfigurieren von datenverarbeitungsknoten in einer dreidimensionalen netztopologie
US20210117102A1 (en) Apparatus and Method for Fast-Path Memory Operations
DE102020118312A1 (de) Technologien zum verwalten von disaggregierten beschleunigernetzwerken basierend auf remote direct memory access
US20190373754A1 (en) Modular server architectures
DE112006001543T5 (de) Antwortplanung bei einem Speicherkanal

Legal Events

Date Code Title Description
R086 Non-binding declaration of licensing interest
R207 Utility model specification

Effective date: 20141106

R156 Lapse of ip right after 3 years