-
Die Erfindung betrifft einen Messkern zur Signallaufzeitmessung nach dem Oberbegriff von Anspruch 1.
-
Zahlreiche Sensoren nutzen ein Signallaufzeitprinzip, bei dem das Zeitintervall zwischen Senden und Empfang eines Signals über die Signallaufzeit in eine Entfernung umgerechnet wird. Dabei werden so verschiedene Frequenzbereiche des elektromagnetischen Spektrums ausgenutzt wie Mikrowellen und Licht.
-
Bei optoelektronischen Sensoren nach dem Prinzip des Lichtlaufzeitverfahrens wird bei einem Pulslaufzeitverfahren ein kurzer Lichtpuls ausgesendet und die Zeit bis zum Empfang einer Remission oder Reflexion des Lichtpulses gemessen. Alternativ wird bei einem Phasenverfahren Sendelicht amplitudenmoduliert und eine Phasenverschiebung zwischen Sende- und Empfangslicht bestimmt, wobei die Phasenverschiebung ebenfalls ein Maß für die Lichtlaufzeit ist. Die grundsätzliche Herangehensweise zur Messung einer Entfernung ist in anderen Frequenzbereichen die gleiche, etwa beim Radar.
-
Optoelektronische Entfernungsmessung kann beispielsweise in der Fahrzeugsicherheit, der Logistik- oder Fabrikautomatisierung oder der Sicherheitstechnik benötigt werden. Insbesondere kann ein Entfernungsmesser, der auf einem reflektierten Lichtstrahl basiert, auf eine Entfernungsänderung des Reflektors oder des reflektierenden oder remittierenden Ziels reagieren. Eine besondere Anwendung ist eine Reflexionslichtschranke, bei welcher der Abstand zwischen Lichtsender und Reflektor überwacht wird. Das Lichtlaufzeitverfahren ist auch das Prinzip, nach dem entfernungsmessende Laserscanner arbeiten, deren Fahrstrahl eine Ebene oder einen Raumbereich ausmisst.
-
Radar- oder Mikrowellensensoren werden neben den allgemein bekannten Anwendungen der Objektdetektion auch in der Füllstandsmessung eingesetzt. Hierbei wird die Signallaufzeit bis zur Reflexion an einer Grenzfläche des Mediums bestimmt, dessen Füllstand zu messen ist. Dabei werden die abgestrahlten Mikrowellen in einer Sonde geführt (TDR, time domain reflectometry), oder alternativ frei abgestrahlt und von der Grenzfläche reflektiert.
-
Eine Herausforderung bei Laufzeitverfahren besteht darin, eine ausreichende Messauflösung zu erreichen. Die Anforderungen werden deutlich, wenn man sich klarmacht, dass selbst eine zeitliche Auflösung von 1ns entsprechend einem Takt von 1GHz immer noch einem Lichtweg von 30 cm und daher wegen des Hin- und Rückwegs des Signals erst einer Distanzauflösung von 15 cm entspricht. Demnach ist letztlich eine zeitliche Auflösung im Bereich von Pikosekunden wünschenswert. Eine derart schnelle Signalabtastung und –verarbeitung lassen sich kaum mit geringen Herstellkosten vereinbaren.
-
Während bei einem Pulsverfahren der Empfangszeitpunkt mit der geforderten Präzision lokalisiert werden muss, geht es bei einem Phasenverfahren darum, die Modulationsfunktion des Sende- und damit Empfangssignals genau genug zu rekonstruieren, um den Phasenversatz bestimmen zu können. Dazu wird das Empfangssignal an mehreren Stützstellen abgetastet. Da üblicherweise nur möglichst wenige Abtastungen erfolgen, um den Aufwand zu begrenzen, führen Ungenauigkeiten der Abtastzeitpunkte zu erheblichen Messfehlern. Schaltungen, welche die Abtastzeitpunkte mit der erforderlichen Genauigkeit im Pikosekundenbereich auch bei Veränderungen in Prozess, Temperatur und Spannung stabil zur Verfügung stellen, sind zwar bekannt, aber unflexibel und nicht kostengünstig zu realisieren.
-
Es ist daher Aufgabe der Erfindung, die stabile und präzise Messung von Signallaufzeiten zu vereinfachen.
-
Diese Aufgabe wird durch einen Messkern zur Signallaufzeitmessung nach einem Phasenverfahren gemäß Anspruch 1 beziehungsweise 11 gelöst. Im Messbetrieb entsteht das Empfangssignal aus einer Reflexion oder Remission des periodisch modulierten Sendesignals und ist daher mit gleicher Periode amplitudenmoduliert. Um den Phasenversatz zwischen Sendesignal und Empfangssignal als Signallaufzeit zu bestimmen, wird das Empfangssignal mehrfach in einer Periode abgetastet. Die Erfindung geht nun von dem Grundgedanken aus, die Abtastzeitpunkte oder Stützstellen der Abtastung durch ein ohnehin bereits vorhandenes Standardelement eines programmierbaren digitalen Bausteins festzulegen. Insbesondere auf einem FPGA (Field Programmable Gate Array) sind bereits hochperformante und genaue Taktgeneratoren als sogenannte digitale Clockmanager (DCM) vorgesehen, die sich die Erfindung für die Festlegung von Abtastzeitpunkten zu Nutze macht. Der digitale Clockmanager hält die Abtastzeitpunkte phasensynchron zum Sendesignal, d. h. die Abtastzeitpunkte haben während der Messung eine bekannte, feste Phase bezüglich des Sendesignals.
-
Die Erfindung hat den Vorteil, dass mit vorhandenen Elementen des digitalen Bausteins eine besonders kostengünstige und leistungsfähige Messung erreicht wird, um Signallaufzeiten stabil und genau zu bestimmen. Maßnahmen des digitalen Bausteins und von dessen digitalem Clockmanager, um Stabilität gegenüber Veränderungen in Prozess, Temperatur oder Spannung zu erreichen, können einfach mitgenutzt werden. Dafür bedarf es also im Gegensatz zu herkömmlichen Lösungen weder der Entwicklung noch der Herstellung entsprechender systemspezifischer Schaltungen. Der Messkern ist flexibel anpassbar und kann unmittelbar an Fortschritten der Halbleiterindustrie hinsichtlich Miniaturisierung und Leistungsfähigkeit des digitalen Bausteins partizipieren.
-
Die Empfängereinheit ist bevorzugt zur Erfassung eines Empfangssignals für ein Vierphasenshiftverfahren mit vier Abtastzeitpunkten je Periode ausgebildet. Die Anzahl der Abtastzeitpunkte pro Periode sollte ausreichend sein, um die Phasenbeziehung zu dem Sendesignal auch aus real gemessenen, nicht idealen Amplituden ableiten zu können. Zugleich erhöht jede zusätzliche Abtastung den Aufwand erheblich. Vor diesen Bedingungen stellen vier Abtastungen ein Optimum dar. Damit ist zudem eine von einem etwaigen Amplitudenoffset unabhängige Auswertung möglich.
-
In der Auswertungseinheit wird der Phasenversatz vorzugsweise aus vier Abtastungen S0, S1, S2 und S3 bei Phasen von 0°, 90°, 180° und 270° gegenüber dem Sendesignal zu
bestimmt. Damit ist die gesuchte Größe durch eine einfa
-
che geometrische Beziehung auf die Amplituden an den vier Abtastzeitpunkten zurückgeführt. Die Berechnung führt unabhängig von einem Amplitudenoffset zum gewünschten Ergebnis.
-
Der digitale Clockmanager weist bevorzugt eine Regelung auf, insbesondere auf Basis von PLLs, und erzeugt somit gegenüber Veränderungen in Prozess, Temperatur und/oder Spannung stabile Takte. Aus den geregelten Phasenbeziehungen des digitalen Clockmanagers werden so auch unter beliebigen äußeren Bedingungen zeitstabile Abtastzeitpunkte abgeleitet. Dazu muss keine Zusatzmaßnahme ergriffen werden, wenn der digitale Clockmanager des verwendeten digitalen Bausteins die erforderliche Regelung schon mitbringt. Die Takte sind vorzugsweise mit hochgenau vorgegebenen Phasen insbesondere im Bereich von Pikosekunden erzeugbar. Damit werden auch Signallaufzeitbestimmungen unterstützt, die Entfernungen mit Genauigkeiten im Bereich von Millimetern messen.
-
Der digitale Clockmanager erzeugt bevorzugt aus einem Eingangstakt eine der Anzahl Abtastzeitpunkte pro Periode entsprechende Vielzahl von Takten, welche die Frequenz des Eingangstaktes und eine Phase entsprechend dem Abtastzeitpunkt innerhalb der Periode aufweisen. Jeder Abtastzeitpunkt pro Periode wird damit durch einen eigenen Takt erzeugt. Sind beispielsweise vier Abtastungen bei 0°, 90°, 180° und 270° vorgesehen, so werden vier Takte aus dem Eingangstakt generiert, die gegenüber dem Eingangstakt um 0°, 90°, 180° und 270° verschoben sind. Durch die Vielzahl von Takten sind aber auch beliebige andere Abtastzeitpunkte frei wählbar.
-
Der digitale Clockmanager erzeugt bevorzugt aus einem Eingangstakt einen Takt, der einen festen Phasenbezug zu dem Eingangstakt, insbesondere Phase Null, und eine um die Anzahl Abtastzeitpunkte pro Periode vervielfachte Frequenz aufweist. In dieser alternativen Ausführungsform wird insgesamt nur ein Takt und nicht ein Takt je Abtastung für die Festlegung der Abtastzeitpunkte vorgegeben. Im Beispiel der vier Abtastungen bei 0°, 90°, 180° und 270° wird demnach für den Takt, der die Abtastzeitpunkte vorgibt, der Eingangstakt vervierfacht und eine Phase zum Eingangstakt von 0° vorgesehen. Man kommt hier mit einem Takt aus, kann aber dafür die äquidistanten Abtastzeitpunkte nicht frei wählen. Der digitale Clockmanager sorgt auch in diesem Fall für eine genaue Vervielfachung und einen genauen Phasenbezug zum Sendesignal auch unter wechselnden Umgebungsbedingungen, so dass stabile Abtastzeitpunkte vorgegeben werden.
-
Die Auswertungseinheit ist bevorzugt auf dem programmierbaren digitalen Baustein implementiert. Dadurch wird ein eigener Auswertungsbaustein eingespart und der Messkern weiter integriert. Zur Berechnung der Signallaufzeit mit trigonometrischen Funktionen auf einem FPGA kann beispielsweise ein CORDIC-Algorithmus (COordinate Rotation DIgital Computer) eingesetzt werden. Alternativ wird die Auswertungseinheit auf einem dem FPGA nachgeordneten digitalen Baustein, insbesondere einem Mikroprozessor implementiert.
-
Die Empfängereinheit weist bevorzugt einen A/D-Wandler auf, der auf dem programmierbaren digitalen Baustein implementiert ist. Auch auf diese Weise wird mit einer höheren Integration ein Bauteil eingespart. Sind sowohl A/D-Wandler als auch Auswertungseinheit in dem digitalen Baustein realisiert, so verbleibt als Messkern bis auf minimale Analogverarbeitung, etwa zur Verstärkung und gegebenenfalls Analogfilterung des Empfangssignals sowie einen Sendertreiber, nur noch ein einziger Chip (SoC, System-on-a-Chip). Damit kann der Messkern auch problemlos auf zukünftige Generationen des digitalen Bausteins portiert oder adaptiert werden, ohne wie bei einer herkömmlichen digital-analogen Lösung das System neu entwickeln zu müssen. Je nach Anzahl der Takte, welche der digitale Clockmanager zur Festlegung der Abtastzeitpunkte generiert, werden einer oder mehrere A/D-Wandler benötigt, die aber ebenfalls in dem digitalen Baustein realisiert werden können.
-
Die Empfängereinheit ist vorzugsweise für die Erfassung mehrerer Empfangssignale von mehreren Empfängern ausgebildet. Dies kann durch serielle Verarbeitung auf derselben Empfangs- und Auswertungsstruktur oder, durch Vervielfachung dieser Strukturen, auch durch parallele Verarbeitung oder Mischformen erfolgen. Die Vervielfachung ist wegen der Implementierung auf einem digitalen Baustein problemlos und praktisch ohne Aufwand möglich, solange nur der digitale Baustein die Kapazitäten bereitstellt. Die Verarbeitung einer Vielzahl von Empfangssignalen dient beispielsweise dazu, eine pixelaufgelöste Distanzmessung umzusetzen, also letztlich einen 3D-Bildsensor zu schaffen.
-
Vorzugsweise wird ein optoelektronischer Sensor, insbesondere Entfernungstaster oder Laserscanner, mit einem erfindungsgemäßen Messkern ausgerüstet. Derartige Sensoren sind sehr verbreitet. Als ein weiteres Beispiel für eine alternative Einsatzmöglichkeit wird der Messkern in einem Radar-Sensor, insbesondere einem Füllstandssensor nach dem Radarprinzip oder TDR-Füllstandssensor eingesetzt.
-
Die Erfindung wird nachstehend auch hinsichtlich weiterer Vorteile und Merkmale unter Bezugnahme auf die beigefügte Zeichnung anhand von Ausführungsbeispielen erläutert. Die Figuren der Zeichnung zeigen in:
-
1 eine einfache schematische Darstellung eines entfernungsmessenden Sensors;
-
2 zeitliche Verläufe der Amplitudenmodulation eines beispielhaften Sende- und Empfangssignals zur Erläuterung eines Vierphasenshiftverfahrens
-
3 ein Blockschaltbild einer Ausführungsform eines Messkerns zur Signallaufzeitmessung;
-
4 ein Blockschaltbild einer weiteren Ausführungsform eines Messkerns zur Signallaufzeitmessung;
-
5a eine Blockdarstellung einer Ausführungsform eines in dem Messkern eingesetzten digitalen Clockmanagers; und
-
5b eine Blockdarstellung einer weiteren Ausführungsform eines in dem Messkern eingesetzten digitalen Clockmanagers.
-
1 zeigt eine sehr vereinfachte Schnittdarstellung eines optoelektronischen Sensors 100 mit einem erfindungsgemäßen Messkern 10. Der Sensor 100 umfasst einen Lichtsender 102, über den ein amplitudenmoduliertes Sendesignal als Sendestrahl 104 in einen Überwachungsbereich 106 ausgesandt wird. Der dort an einem Objekt 108 reflektierte Lichtstrahl 110 kehrt zu dem Sensor 100 zurück und wird von einem Lichtempfänger 112 als Empfangssignal erfasst. In dem Messkern 10 wird in einem Phasenverfahren aus dem Phasenversatz des Empfangssignals gegenüber dem Sendesignal die Lichtlaufzeit bestimmt, um den Abstand des Objekts 108 zu ermitteln. Solche Abstandswerte oder daraus abgeleitete Größen stellt der Sensor 100 dann an einem Ausgang 114 zur Verfügung.
-
Anstelle des soeben beschriebenen einstrahligen optoelektronischen Distanzmessers 100 kann der Messkern 10 aber ebenso in anderen Sensoren eingesetzt werden, die eine Signallaufzeit messen, insbesondere einem Laserscanner, bei dem der Lichtstrahl 104 durch eine Ablenkeinheit periodisch abgelenkt wird, um eine Ebene oder einen Raumbereich abzutasten. Die im Folgenden dargestellte Signalauswertung ist darüber hinaus skalierbar. Durch Aufbau eines seriellen und/oder parallelen mehrkanaligen Systems kann auch eine entfernungsauflösende Empfängerzeile oder -matrix aufgebaut werden, beispielsweise für eine 3D-Kamera. Auch Anwendungen außerhalb des optischen Spektrums sind denkbar, etwa in einem Radar, insbesondere einem Füllstandssensor, der mit frei abgestrahlten oder mit einer Sonde geführten Mikrowellen den Füllstand in einem Behälter misst.
-
2 erläutert das Phasenverfahren am Beispiel eines Vierphasenshiftverfahrens. Mit gepunkteter Linie ist die auf den Sendestrahl 104 aufmodulierte periodische Intensitätsänderung hier beispielhaft als Sinusmodulation gezeigt. Das Empfangssignal erfährt eine mit durchgezogener Linie dargestellte Amplitudenmodulation gleicher Form und Periode, jedoch je nach Entfernung und Remissionseigenschaften des Objekts 108 mit veränderter Skalierung. Die gesuchte Lichtlaufzeit ist durch den Phasenversatz des Empfangssignals bezüglich des Sendesignals gegeben.
-
Um den Phasenversatz zu bestimmen, wird das Empfangssignal an vier Stützstellen zu Abtastzeitpunkten entsprechend 0°, 90°, 180° und 270° abgetastet. Es werden dadurch vier Amplitudenwerte S0, S1, S2 und S3 gewonnen, welche für die Rekonstruktion der Phasenbeziehung ausreichen. Daraus berechnet sich nämlich der Phasenversatz zu
und damit die Entfernung des Objekts
108 zu
obei die Lichtgeschwindigkeit und die die Modulationsfrequenz ist.
-
3 zeigt ein schematisches Blockschaltbild des Messkerns 10 in einer Ausführungsform der Erfindung. Eine Sendereinheit 12 erzeugt das modulierte Sendesignal und steuert damit über einen Sendetreiber 14 den Lichtsender 102 an. Auf der anderen Seite wird das Empfangssignal des Lichtempfängers 112 über einen Verstärker 16 und möglicherweise weitere analoge Aufbereitungselemente einem A/D-Wandler 18 zugeführt, der entsprechende digitale Amplitudenwerte an eine Empfängereinheit 20 ausgibt.
-
Sendereinheit 12 und Empfängereinheit 20 sind auf einem programmierbaren digitalen Baustein 22 beziehungsweise FPGA implementiert. Der digitale Baustein 22 umfasst einen mit CM bezeichneten digitalen Clockmanager 24, der interne Regelungen enthält und dadurch in der Lage ist, hochstabile, geregelte Taktsysteme mit einer Präzision auch im Bereich von Pikosekunden zu erzeugen, die stabil gegen Veränderungen beispielsweise in Prozess, Temperatur und Spannung sind. Der digitale Clockmanager 24 gibt einen für die Modulation des Sendesignals an die Sendereinheit 12 und einen oder mehrere Takte an den A/D-Wandler 18 zur Erzeugung von Abtastzeitpunkten aus und kann überdies mit der Empfängereinheit 20 verbunden sein, um Takte oder Informationen über Zeitbezüge auszutauschen. Der A/D-Wandler 18 tastet dementsprechend das Empfangssignal zu den durch mindestens einen Takt des digitalen Clockmanagers 24 vorgegebenen Abtastzeitpunkten ab. Dabei entstehen beispielsweise die zu 2 genannten Amplitudenwerte S0, S1, S2, S3, wenn der Clockmanager die Abtastzeitpunkt 0°, 90°, 180° und 270° vorgibt.
-
Der digitale Baustein 22 gibt diese Amplitudenwerte und gegebenenfalls weitere Parameter, wie die Modulationsfrequenz und damit die Periode der Amplitudenmodulation, an eine Auswertungseinheit 26 aus, die in dieser Ausführungsform auf einem weiteren digitalen Baustein 26 und insbesondere einem Mikrocontroller implementiert ist. Dort wird beispielsweise gemäß der oben angegebenen Formel der Objektabstand berechnet.
-
4 zeigt eine weitere Ausführungsform des Messkerns 10 in einem schematischen Blockschaltbild. Im Unterschied zu 3 ist hier die Auswertungseinheit 26 ebenfalls auf dem digitalen Baustein 22 implementiert. Auch wenn kompliziertere Berechnungen besonders flexibel auf einem Mikrocontroller ausgeführt werden, so ist auch ein FPGA zu komplexen Signalverarbeitungsalgorithmen in der Lage, und damit kann auf ein Bauteil verzichtet werden. Alternativ zu einer Implementierung der Signalverarbeitung in dem FPGA beispielsweise mittels eines CORDIC-Algorithmus' ist denkbar, einen Mikrocontroller in ein FPGA zu integrieren. Der A/D-Wandler 18 ist in dieser Ausführungsform ebenfalls in dem FPGA implementiert, wobei die beiden Integrationsschritte für Auswertungseinheit 26 und A/D-Wandler 18 nicht voneinander abhängen und einzeln denkbar sind. Der gesamte Messkern 10 ist somit bis auf wenige Analogelemente auf einem einzigen digitalen Baustein 22 integrierbar.
-
5a zeigt die Ein- und Ausgänge des digitalen Clockmanagers 24 in einer Ausführungsform. Aus dem Eingangstakt werden vier Takte mit einer Phasenverschiebung von 0°, 90°, 180° und 270° geregelt abgeleitet und ausgegeben. Diese Takte werden dann je einem A/D-Wandler 18 beziehungsweise einem entsprechend mehrkanaligen A/D-Wandler 18 zugeführt, um die Abtastzeitpunkte für die Amplitudenwerte S0, S1, S2 und S3 vorzugeben. Der interne Aufbau des Clockmanagers 24 beispielsweise auf Basis eines Ringoszillators ist an sich bekannt und durch den Hersteller des digitalen Bausteins 22 vorgegeben.
-
5b zeigt die Ein- und Ausgänge des digitalen Clockmanagers 24 in einer alternativen Ausführungsform. Hier wird aus dem Eingangstakt nur ein einziger Takt generiert, aber mit einer Vielfachen der Eingangsfrequenz, welche der Anzahl Abtastzeitpunkte je Periode entspricht. In dem Beispiel, das Amplitudenwerte S0, S1, S2 und S3 bei 0°, 90°, 180° und 270° gewinnen soll, wird die Frequenz vervierfacht. Außerdem wird dafür gesorgt, dass der Takt einen festen Phasenbezug zu dem Eingangstakt erhält, insbesondere mit Phase 0°. Der vervierfachte Takt sorgt an dem A/D-Wandler 18 für vier synchronisierte, äquidistante Abtastungen je Periode. Dabei ist nun nur ein A/D-Wandler 18 allerdings mit entsprechend höherer Verarbeitungsgeschwindigkeit erforderlich.
