DE2017866A1

DE2017866A1 - Circuit for delayed signal transmission

Info

Publication number: DE2017866A1
Application number: DE19702017866
Authority: DE
Inventors: Karl Wolfgang Dipl.-Ing. Perchtoldsdorf Ripka (Österreich)
Original assignee: Elin-Union Aktiengesellschaft für elektrische Industrie, Wien
Priority date: 1969-04-18
Filing date: 1970-04-14
Publication date: 1970-11-05
Also published as: CH520451A; AT310851B

Description

Schaltung zur verzögerten Signalweitergabe Die Erfindung betrifft eine Schaltung zur verzögerten Signalweiter= gabe mittels eines PC-Kreises, wobei der sich über den Widerstand aufladende Kondensator an den Emitter eines UJT (Unijunktions-Transistors) angeschlossen ist und bei Erreichten der sogenannten-Höckerspannung des letzteren entladen wird, wobei des weiteren der PC-Kreis an den Ausgang einer ersten Kippstufe angeschlossen ist, derart, daß die Aufladung des Kondensators beginnt, sobald die dem Eingang dieser Kippstufe züge führte Eingangsgröße diese Stufe kippt (indem sie einen bestimmten Wert überschreitet oder, etwa bei Be= nützung eines inversen Einganges der Kippstufe, unterschreitet), und wobei schließlich der^Ausgang des in bekannter Weise bei Er= reichen einer bestimmten Kondensatorspannung zündenden UJT mit dem Eingang einer zweiten Kippstufe gekoppelt ist, die verzögert, nämlich erst durch diese Zündung umgestellt wird. Eine ähnliche Schaltung ist aus der französischen Pat.Schrift Nr. 1,537.923 be= kannt. Delayed Signal Propagation Circuit The invention relates to a circuit for delayed signal transmission by means of a PC circuit, whereby the capacitor that charges through the resistor to the emitter of a UJT (uni-function transistor) is connected and when the so-called hump tension of the latter is reached is discharged, furthermore the PC circuit at the output of a first flip-flop is connected in such a way that the charging of the capacitor begins as soon as the the input of this flip-flop trains led input variable this step flips (by it exceeds a certain value or, for example when using an inverse Input of the multivibrator, falls below), and finally the ^ output of the in a known way, when reaching a certain capacitor voltage, igniting UJT is coupled to the input of a second flip-flop which is delayed, namely is only changed by this ignition. A similar circuit is from the French Patent publication No. 1,537,923 known.

Nach der Erfindung wird eine Schaltung der oben beschriebenen Art iJ der Weise ausgestaltet und verbessert, daß' zwischen den beiden Kippstufe zusätzliche Schaltelemente fUr die Übertragung der Rückstellung bzw. der Betätigung im umgekehrten Sinne vorgesehen werden.According to the invention, a circuit of the type described above iJ designed and improved in such a way that 'additional between the two flip-flops Switching elements for the transmission of the reset or the actuation in reverse Senses are provided.

Die Zeichnung dient zur näheren Erläuterung der ErFindung an Hand eines Beispieles, Die bistabile Kippstufe K1 wirkt für die dem Eingang E als Analog Signal zugeführte Eingangsgröße, die nicht nur eine Spannung, son'= dern auch ein Strom sein kann, als Meßtrigger, der am Ausgang B ein digitales Signal erzeugt, d. h-., es springt beim Ansprechen der Kippstufe K1 das Potential des Punktes B gegenüber der gemein= samen Bezugsleitung G au£ einen positiven Wert. Damit beginnt -die Ladung des Kondensators C1 über den an den Punkt B angeschlossenen Widerstand R1. Erreicht der Kondensator die Zündspanarng (Höcker= spannung) des UJT, so zündet dieser und erzeugt am Widerstand R2.The drawing serves to explain the invention in more detail an example, The bistable multivibrator K1 acts for the input E as an analog signal supplied input variable, which is not just a voltage, but '= which can also be a current, as a measurement trigger, which is a digital signal at output B. generated, d. h-., the potential of the point jumps when the flip-flop K1 responds B compared to the common reference line G au £ a positive value. That begins -the charge of the capacitor C1 through the resistor connected to point B. R1. If the capacitor reaches the ignition voltage (hump = voltage) of the UJT, it ignites this and generated at the resistor R2.

einen kurzen positiven Impuls. Dieser bewirkt über den Kondensa= tor C2 und den Widerstand R3 die Umstellung der bistabilen Kipp= stufe t2. Diese spricht also gegenüber der ersten Kippstufe K1 mit einer praktisch durch R1 und C1 und die Höckerspannung des UJT be= stimmten Verzögerung an. Ist, z. B. an den Ausgang A ein Schütz oder dergleichen angeschlossen, so ergibt die Schaltung eine "Anzugsver= zögerung", bezogen auf das Signal am Eingang E.a short positive pulse. This is effected via the capacitor C2 and the resistor R3 the conversion of the bistable toggle = stage t2. This speaks so compared to the first flip-flop K1 with a practically through R1 and C1 and the Bump voltage of the UJT has a certain delay. Is, e.g. B. to output A. If a contactor or the like is connected, the circuit results in a "pull-in voltage" delay ", based on the signal at input E.

Verbindet man nun, wie dargestellt, erfindungsgemäß den Eingang der zweiten mit dem Ausgang der ersten Kippstufe durch eine in dieser Richtung leitende Diode D, so wird, wenn die Kippstufe K1 das Potential ihres Ausganges B einen negativen Wert anne'hmen läßt (vorzugsweise ebenfalls- sprunghaft), dieser Umschaltbefehl unver= zögert auf die zweite Kippstufe übertragen. Man kann-also, z. B.If you now connect, as shown, according to the invention, the input of the second with the output of the first flip-flop through a conductive in this direction Diode D, when the trigger circuit K1, the potential of its output B is negative This toggle command lets you accept the value (preferably also abruptly) Immediately = transferred to the second flip-flop stage. One can-thus, z. B.

bei Speisung eines Schützes, mittels der entsprechend. zu polenden Diode D unverzögerten Anzug bzw. Abfall erzielen.when feeding a contactor, by means of the corresponding. to poland Diode D achieve an instantaneous pick-up or drop-out.

Will man eine Abfallverzögerung erreichen, so 'können z. B. beibeiden' Kippstufen inverse Eingänge benützt werden. iür eine An= sprech- und Abfallverzögerung ist das einen UJT enthaltende Netz-""-werk zwischen den beiden Kippstufen K1 und K2 (ohne Diodenkreis D), C3, R5) zweimal vorzusehen, wobei das eine Netzwerk, wie gezeich-', net, zwischen den Ausgang von Ki und den Eingang von K2 und das zweite, einen zweiten-UJT enthaltende Netzwerk zwischen einen Sn= versen Ausgang von K1 und einen inversen Eingang von K2 zu schal= ten ist.If you want to achieve a fall delay, so 'can z. B. both ' Flip-flops, inverse inputs can be used. for a response and dropout delay is the network containing a UJT - "" - plant between the two flip-flops K1 and K2 (without diode circuit D), C3, R5) to be provided twice, with one network such as drawn- ', net, between the output of Ki and the input of K2 and the second, a second network containing UJT between a Sn = verse output of K1 and an inverse input of K2 is to be switched.

Mi.t der beschriebenen Schaltung können dank der Kleinheit des vor der Zündung fließenden Emitterstromes-des UJT sehr lange Verzö= gerungszeiten erreicht werden. Dank der Speicherwirkung der zweiten Kippstufe ist eine Dauersignalgabe möglich. Statt nur eines könnten natürlich auch mehrere parallelgeschaltete Unijunk= tions-Transistoren verwendet werden.Mi.t the circuit described, thanks to the small size of the before the Ignition of the flowing emitter current of the UJT very long delay times achieved will. Thanks to the storage effect of the second flip-flop, there is a permanent signal possible. Instead of just one, several Unijunk = tion transistors are used.

Bei Ansprechen des UJT ergibt sich am Widerstand R2 ein Spannungs= impuls mit steilem, die Umstellung der KippstuPe K2 b ewirkenden Anstieg und weniger steilem. Abfall. Damit dieser Abfall nicht wie= der zu einer vückstellung der Kippstufe K2 führt, muß deren Schalt= hysterese unter Mitberücksichtigung der Werte der verwendeten Ubertragungsimpedanzen R2, C2, R3, R4 hinreichend hoch gewählt werden.When the UJT responds, there is a voltage = at resistor R2 impulse with a steep increase, which affects the conversion of the K2 tilting stage, and less steep. Waste. So that this drop does not lead to a reset of the flip-flop stage K2, its switching hysteresis must take into account the values of the Transmission impedances R2, C2, R3, R4 are chosen to be sufficiently high.

Bei Verwendung einer ein Signal in Durchlaßrichtung unverzögert weiterleitenden Diode D kann es vorkommen, daß ein entgegenge= richtetes Signal, im Ausführungsbeispiel also ein Signal, bei dem das Potential des Punktes B ins Positive springt, statt nur verzögert über den UJT-Kreis, unverzögert ebenfalls über die Diode D, und zwar über jene Kapazität, die bekanntiich eine in den gesperrten Zustand (wegen des genannten Fotentialsprunges).When using a signal that transmits a signal in the forward direction without delay Diode D it can happen that an opposing signal, in the exemplary embodiment that is, a signal at which the potential of point B jumps into positive instead only delayed via the UJT circuit, also instantaneously via the diode D, namely about the capacity that is known to be in the locked state (because of the aforementioned Photential jump).

übergehende Diode besitzt, an die zweite Kippstufe gelangt und so dies4nerwünschterweise soFort umstellt bzw. zurückkippt. Um dies zu vermeiden, ist im Ausführungsbeispiel im Diodenkreis ein Querkondensator C3 und außerdem ein Längswiderstand R5 angeordnet, welche Schaltelemente den über die besagte Diodenkapazität zur zweiten Kippstufe gelangenden Impuls hinreichend dämpfen (impuls= mäßige Entkopplung).owns passing diode, gets to the second trigger stage and so this immediately adjusts or tilts back if desired. To avoid this is In the exemplary embodiment, a shunt capacitor C3 and also a series resistor in the diode circuit R5 arranged, which switching elements to the second via said diode capacitance Sufficiently attenuate the impulse arriving at the flip-flop (impulse = moderate decoupling).

Um die, Höckerspannung des UJT und damit das Arbeiten des Zeitkrei= ses temperaturunabhängig zu machen, ist der zweiten Basis des UJT ein Widerstand P vorgescKa-ltet, der in bekannter Weise so bemes= sen ist, daß der negative TemperaturkoeCfizient der Höckerspannung, der Peststellbar ist, wenn die'Spannung zwischen erster und zweiter Basis konstant bleibt, annähernd durch eine der letzteren Spannung anhaftende positive Temperaturä'bhängigkeit kompensiert- wird, -die sich aus dem vorhandenen positiven Temperaturkoeffizienten des etwa 5.000 - 10.000 Ohm betragenden Innenwiderstandes zwischen erster und zweiter Basis und aus der Größe des Vorschaltwiderstan= des ergibt.To the, hump voltage of the UJT and thus the working of the time circle = To make this independent of temperature, the second basis of the UJT is a resistor P, which is dimensioned in a known manner so that the negative temperature coefficient the cusp tension that can be plagued when the tension is between the first and second base remains constant, approximately due to a tension adhering to the latter positive temperature dependence is compensated, -which results from the existing positive temperature coefficient of about 5,000 - 10,000 ohms Internal resistance between the first and second base and from the size of the ballast resistance = that results.

Der zwischen der zweiten Basis des UJT und Masse (G) angeschlossene Querkondensator C4 ergibt mit dem Widerstand R6 ein Siebglied gegen Spannungsspitzen, die der Speisespannung Ub überlagert sein können und unter Umständen den UJT zu einer vorzeitigen Impulsabgabe ver anlassen würden.The one connected between the second base of the UJT and ground (G) Shunt capacitor C4 and resistor R6 result in a filter element against voltage peaks, which can be superimposed on the supply voltage Ub and, under certain circumstances, to the UJT a premature pulse delivery would cause ver.

Zur Erzielung mehrerer aneinanderschließender oder langer Verzöge rungszeiten können zwei oder mehrere erfindungsgemäße Verzögerungs= schaltungen in Kaskade geschaltet werden, wobei jeweils eine Aus= gangskippstufe <K2) zugleich EingangskippstuPe(K1) der nächsten Ver= zögerungsschaltung ist. Zur Erzielung sehr langer Verzögerungszei= ten (bis zu mehreren Stunden)- können statt dessen auch an sich be= kanne Spezialschaltungen mit RC-Kreis und einem oder z. B. zwei UJT's verwendet werden (vgl. z. B. die Zeitschrift "Elektronik", Februar 1968, Seite 54).To achieve several contiguous or long delays Approximation times can be two or more delay circuits according to the invention can be switched in cascade, with one output trigger stage <K2) at the same time Input flip-flop (K1) of the next delay circuit is. To achieve very long delay times (up to several hours) - can also be used instead special circuits with RC circuit and one or z. B. two UJT's can be used (cf. z. B. the magazine "Elektronik", February 1968, page 54).

Claims

P a t e n t a n s p r ü c h e

1. Circuit for delayed signal transmission by means of an RC circuit, the capacitor being charged via the resistor to the emitter at least of a Unijun1ctions-Transistor (UJT) is connected and when the hump voltage is reached of the latter is discharged, furthermore the RC circuit is connected to the output of a Flip-flop is connected in such a way that the discharge of the capacitor begins, as soon as the input or one of the inputs, e.g. B. an inverse input of this Tilting stage supplied electrical + variable, e.g. B. voltage, a certain, to tilt Exceeds or falls below the leading value, and finally the output of the when a certain capacitor voltage is reached, UJT ignites with the input or with one of the inputs, -z. B. with an inverse input, a second flip-flop is coupled, which is switched by this ignition, characterized in that that between the two flip-flops (K1, K2) additional switching elements (D, R5) for the transfer of the reset or the actuation in the opposite sense are provided.

2. Circuit according to claim 1, characterized in that the coupling of the output of the UJT with the input of the second flip-flop (K2) through a series connection from a resistor (R3) and a capacitor (C2) takes place, which is the first base (B) of the UJT connects to the input of the second flip-flop (K2).

3, circuit according to claim 1, characterized in that the first Flipping stage (K1) two mutually inverse outputs and the second flip-flop (K2) two has mutually inverse inputs and that accordingly between the two Flip-flops two RC circuits each provided with a UJT are connected in such a way that so = probably the changeover as well as the resetting of the first tilting stage is delayed Transferred to the second tipping stage, that is, it is switched over with a delay and also with a delay is reset,

4. Circuit according to claim 1, characterized in that that to achieve an immediate changeover or reset the output the first flip-flop (K1) with the input of the second flip-flop (K2) through a Diode (D) corresponding forward = direction is connected.

5. A circuit according to claim 4, characterized in that between the electrode of the diode (D) facing away from the first flip-flop (K) and the reference potential (Ground line r) a capacitor (C3) or or and between this electrode or the connection point of the capacitor (C3) and the input of the second flip-flop stage (K2) a resistor (p5) is connected, these switching elements (C3 or or and R5) are dimensioned in such a way that over the capacity that is blocked by the State transient diode (D) is formed, output pulses of the first flip-flop (K1) reach the input of the second flip-flop (K2) only to a reduced extent can that the latter is not changed

6. Circuit according to claim 1 ,. characterized by the fact that the switching hyqteresis of the second flip-flop (K2) is so great it is selected that this trigger stage at the values of the existing transmission impedances (C2, R2, R3, R4) probably due to the steep current- respectively,. Voltage increase by = set, but not by the subsequent less steep drop is reset.

7. Circuit according to one of claims 1 to.6, characterized in = net that the output flip-flop (second flip-flop K2) is also the input flip-flop (first flip-flop K1) a further similar delay circuit is (one or multi-stage cascade connection).