DE2010536C

DE2010536C - Detector for frequency modulated signals

Info

Publication number: DE2010536C
Authority: DE
Inventors: Thomas Michael Hammond Ind. Yackish (V.StA.)
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Publication date: 1972-11-23

Description

besitzt einen linearen Übertragungsfrequenzgang bereitschaft ^.^1Α^ ff Sb des vorgesehenen Frequenzbandes. dauer x-KT am Ausgang «j ^estern ist !inaiDura » 6 xrJL„:i„ j„, c ^„^„„_ο A uspanesimDuls aus, aer in r v&· °_A-_n ;_nte-has a linear transmission frequency response readiness ^. ^ 1Α ^ ff Sb of the intended frequency band. duration x-KT at the output "j ^ estern is! inaiDura" 6 xrJL ": i" j ", c ^" ^ "" _ο A uspanesimDuls off, aer in r v & · ° _A - _n ; _n te-

ein Blockdiagramm eines Empfängers, beia block diagram of a receiver at

NF-Ausgangssignals des Detektor, gemäß J^l ^* «^Α ^LF output signal of the detector, according to J ^ l ^ * «^ Α ^

_br_del g J^l T^* ^Α Fi^ _b r _d el g J ^ l T ^ * ^ Α Fi ^

^Fi#ii' 8 das Schaltbild eines Taktgebers zur Ver- größer ist als die^e. ^ΚΐάβΓ das Befähi-JSdSiK in der Schaltung gemäß der Erfindung, 15 verkürzt sich dte Zf^SS-I₉ und das ZF-Signal ^Fi #ii '8 the circuit diagram of a clock for increasing is larger than the ^ e. ^ ΚΐάβΓ the Befähi-JSdSiK in the circuit according to the invention, 15 is shortened dte Zf ^ SS-I ₉ and the ZF signal

"ⁿ|^l",°:^rsrh_altbild des FM-Detektors gemäß gungssignal vom Taktgeber x 20 an" ⁿ | ^l ", °: ^r srh _a ltbild of the FM detector according to supply signal from the clock x 20 on

j.sch,«_ώ«*-*»se- STSÄÄ*;rSSSf/Sj.sch, « _ώ « * - * »se- STSÄÄ *; rSSSf / S

Fig. 1 als Blockschaltbild dargestellte liegen. ^D»^s.^a™^°t?dargestellt und ist kürzerFig. 1 are shown as a block diagram. ^D » ^s . ^a ™ ^ ° t? and is shorter

rsss-Twess.« "-13SSrAKrsss-Twess. «" -13SSrAK

5 . 65. 6th

UND-Gatter 20 anlegen, so daß das Ausgangssignal baute Sägezahnspannung niemals einen Wert, derApply AND gate 20 so that the output signal built sawtooth voltage never has a value that

des UND-Gatters 20 dem ZF-Signal folgen würde. für die Betätigung der Schmitt-Triggerschaltung 37of AND gate 20 would follow the IF signal. for the actuation of the Schmitt trigger circuit 37

Da das Ausgangssignal des UND-Gatters 20 somit ausreicht.Since the output signal of the AND gate 20 is thus sufficient.

immer unabhängig von der Frequenz einen kon- In F i g. 9 ist der Detektor in einem Schaltbildalways independent of the frequency a con- In F i g. 9 is the detector in a schematic

stanten Taktzyklus aufweisen würde, würde sich 5 dargestellt, das das UND-Gatter 20, den Taktgeberwould have constant clock cycle, 5 would be shown that the AND gate 20, the clock

auch am Ausgang des Filters 21 ein konstantes 19 und das Filter 21 umfaßt. Sobald das ZF-Signalalso at the output of the filter 21 comprises a constant 19 and the filter 21. As soon as the IF signal

Signalniveau ausbilden. an die Basis 41 eines Transistors 40 angelegt wird,Train signal level. is applied to the base 41 of a transistor 40,

Wenn der Taktgeber 19 dagegen einem Typ ent- geht dieser in den leitenden Zustand über, in wel-If, on the other hand, the clock generator 19 escapes a type, it goes into the conductive state, in which

spricht, bei dem zunächst der gesamte Taktzyklus ehern das Potential am Kollektor 42 abfällt und die-speaks, in which initially the entire clock cycle, the potential at collector 42 drops and the-

abgelaufen sein muß, bevor er zurückgestellt werden io ser Potentialabfall über einen Widerstand 44, einemust have expired before it can be reset io ser potential drop across a resistor 44, a

kann, dann würde er die Ausgangsimpulse 24 gemäß Diode 45 und einen Kondensator 46 an die Basis 50can, then he would send the output pulses 24 according to diode 45 and a capacitor 46 to the base 50

Fig. 6a erzeugen. Wenn ein Taktgeber dieser Art des Transistors49 übertragen wird. Der TransistorGenerate Fig. 6a. When a clock of this type of transistor 49 is transmitted. The transistor

mit dem UND-Gatter gekoppelt ist, erhält man das 49 ist normalerweise leitend und wird durch die is coupled to the AND gate, you get the 49 is normally conductive and is through the

Ausgangssignai, wie es in Fig. 6b dargestellt ist. negativen, an die Basis50 angelegten SignalspitzenOutput signals as shown in Fig. 6b. negative signal peaks applied to the base 50

Bei dem veränderlichen Taktzyklus gemäß Fig. 6c 15 in den nicht leitenden Zustand gesteuert In diesemIn the variable clock cycle according to FIG. 6c, 15 is controlled in the non-conductive state

würde das Ausgangssignal kleiner sein als bei der nicht leitenden Zustand steigt das Potential am KoI-if the output signal would be smaller than in the non-conductive state, the potential at the KoI-

Grenzfrequenz, jedoch würde es einen endlichen lektor 51 an und wird über einen Widerstand 52 anCutoff frequency, however, would be a finite lektor 51 and is connected via a resistor 52

Wert besitzen. die Basis 54 eines Transistors 55 angelegt, der da-Possess value. the base 54 of a transistor 55 is applied, the

Der Verlauf des Ausgangssignals am Filter 21 in durch in den leitenden Zustand gesteuert wird. DieseThe course of the output signal at the filter 21 is controlled by in the conductive state. This

Abhängigkeit von der Frequenz ist in F i g. 7 dar- ao Regenerativwirkung hält das Potential am KollektorDependence on the frequency is shown in FIG. 7 including the regenerative effect keeps the potential at the collector

gestellt. Als Mittenfrequenz wurde für das Beispiel 42 des Transistors 40 auf einem niederen Wert,placed. The center frequency for example 42 of transistor 40 was set to a low value,

eine Frequenz von 30 kHz und für r eine Zeitdauer selbst wenn das ZF-Signal unter einen Wert absinkt,a frequency of 30 kHz and for a period of time even if the IF signal falls below a value,

von 25 Mikrosekunden angenommen. Ferner ist vor- bei welchem der Transistor 40 abgeschaltet wird,assumed to be 25 microseconds. Furthermore, it is over at which the transistor 40 is switched off,

gesehen, daß das ZF-Signal einen Taktzyklus von Der Transistor 55 bleibt im leitenden Zustand, bisseen that the IF signal remains in the conductive state until one clock cycle

50% aufweist. Davon ausgehend kann gezeigt wer- as der Kondensator 46 über einen Widerstand 57 auf50%. Proceeding from this, the capacitor 46 can be shown via a resistor 57

den, daß für τ = *U T die untere Grenzfrequenz zwei ein vorbestimmtes Potential aufgeladen ist. Sobaldthe fact that for τ = * UT the lower limit frequency two is charged a predetermined potential. As soon as

Drittel der Mittenfrequenz und die obere Grenz- dieses vorbestimmte Potential erreicht ist, wird derThird of the center frequency and the upper limit of this predetermined potential is reached

frequenz vier Drittel der Mittenfrequenz ist. Ent- Transistor 55 aus dem Sättigungszustand gesteuertfrequency is four thirds of the center frequency. Ent transistor 55 controlled from the saturation state

sprechend der voll ausgezogenen Kurve ist das Aus- und durch einen regenerativen VorspannungsverlaufThe full curve corresponds to the expansion and through a regenerative pre-tensioning process

gangssignal bis zu einer Frequenz von 20 kHz Null, 30 nicht leitend.output signal up to a frequency of 20 kHz zero, 30 non-conductive.

von welcher an es linear bis zu einer Frequenz von Ein Potentialanstieg am Kollektor 51 des Tran-40 kHz ansteigt. Diese voll ausgezogene Kurve reprä- sistors 49 wird an die Basis 60 eines Transistors 61 sentiert ein Ausgangssignal einer Schaltung, in wel- übertragen, wodurch dieser leitend wird. Sobald der eher ein Taktgeber Verwendung findet, der während Transistor 61 leitend ist, fällt das Potential am Kolseiner Taktperiode zurückstellbar ist. Der Kurven- 35 lektor 62 ab, wodurch ein damit verbundener Tranverlauf zeigt, daß sich ein Ausgangssignal mit kon- sistor 64 nicht leitend wird.from which on it is linear up to a frequency of A potential rise at the collector 51 of the Tran-40 kHz increases. This solid curve is represented by the transistor 49 at the base 60 of a transistor 61 sends an output signal of a circuit in which it is transmitted, making it conductive. Once the rather a clock generator is used, which is conductive while transistor 61, the potential at Kolseiner falls Clock period can be reset. The curve 35 lector 62 from, creating an associated oil course shows that an output signal with resistor 64 does not become conductive.

stantem Pegel einstellt. Die gestrichelte Kurve 25 ist Das anfängliche, an die Basis 66 eines Transistors einem Ausgangssignal zugeordnet, das sich einstellt, 67 angelegte ZF-Signal steuert diesen in den leitenwenn der Taktgeber seinen Taktzyklus voll durch- den Zustand, so daß das Potential am Verbindungslaufen muß, bevor er zurückgestellt werden kann. 40 punkt 68 verhältnismäßig niedrig ist. Wenn das Dies entspricht dem integrierten Ausgangssignal ge- ZF-Signal während der Periode zur Zeit KT auf den maß F i g. 6 c. zweiten Potentialzustand abfällt, wird der Transistorconstant level. The dashed curve 25 is the initial, assigned to the base 66 of a transistor to an output signal that is established, 67 applied IF signal controls this to lead when the clock has its clock cycle fully through the state, so that the potential at the connection must run, before it can be reset. 40 point 68 is relatively low. If this corresponds to the integrated output signal g IF signal during the period at time KT to the measure F i g. 6 c. second potential state drops, the transistor

In Fig. 8 ist ein Taktgeber dargestellt, der wäh- 67 in den nicht leitenden Zustand gesteuert, so daßIn Fig. 8, a clock is shown, which is controlled 67 in the non-conductive state, so that

rend des Taktzyklus zurückgestellt werden kann. Die sich das Potential am Verbindungspunkt 68 anhebtend of the clock cycle can be reset. Which increases the potential at connection point 68

ZF-Signale werden über ein Differentiationsnetzwerk 45 da gleichzeitig der Transistor 64 nicht leitend ist.IF signals are transmitted via a differentiation network 45 since transistor 64 is also non-conductive.

aus einem Kondensator 27 und einem Widerstand 28 Am Ende der Zeitdauer τ, wenn der Transistor 49from a capacitor 27 and a resistor 28 at the end of the period τ when the transistor 49

an die Basis 31 eines Transistors 30 angelegt Die wieder leitend wird, fällt das Potential am Kollektorapplied to the base 31 of a transistor 30 which becomes conductive again, the potential at the collector drops

positiven Signalspitzen der differenzierten ZF-Signale 51 ab und steuert den Transistor 61 in den nichtpositive signal peaks of the differentiated IF signals 51 and controls the transistor 61 in the not

steuern den Transistor 30 für eine kurze Zeitdauer leitenden und den Transistor 64 in den leitenden Zu-control the transistor 30 for a short period of time and the transistor 64 in the conductive supply

in den leitenden Zustand. In diesem leitenden Zu- so stand. Am Ende der Zeitdauer τ fällt das Potentialin the conductive state. In this senior inflow was standing. At the end of the period τ the potential falls

stand wird ein Kondensator 35 über den Kollektor am Verbindungspunkt 68 wieder ab, da der Tran- stood a capacitor 35 via the collector at the connection point 68 again , since the tran-

32 und den Emitter 33 des Transistors 30 entladen. sistor 64 leitet Um somit ein verhältnismäßig hohes 32 and the emitter 33 of the transistor 30 are discharged. sistor 64 conducts Um thus a relatively high

Am Ende des positiven Impulses schaltet der Tran- Ausgangssignal am Verbindungspunkt 68 zu erhal-At the end of the positive pulse, the Tran output signal at connection point 68 switches to receive

sistor 30 in den nicht leitenden Zustand um, so daß ten, müssen beide Transistoren 67 und 64 in den sistor 30 in the non-conductive state, so that th, both transistors 67 and 64 must be in the

durch das Aufladen des Kondensators 35 über einen 55 nicht leitenden Zustand gesteuert sein. Dieses aus-be controlled by the charging of the capacitor 35 via a 55 non- conductive state. This out-

Widerstand 36 ein Signal mit einem sägezahnförmi- gangsseitige Impulssigna] am Verbindungspunkt 68 Resistor 36 a signal with a speed-side sägezahnförmi- Impulssigna] at the junction 68

gen Anstieg erzeugt wird. Dieser sägezahnförmige wird an das Filter 21, wie vorausstehend beschrie- gen increase is generated. This sawtooth-shaped is attached to the filter 21, as described above.

Anstieg des Signals erfolgt solange, bis ein bestimm- ben, übertragen.The signal continues to rise until a specific signal is transmitted.

ter Spannungspegel erreicht ist, bei welchem eine Der beschriebene und Impulse zählende DetektorThe voltage level is reached at which a detector which is described and counts pulses

Schmitt-Triggerschaltung 37 eingeschaltet wird, um 60 besitzt eine Signalcharakteristik, wie sie einemSchmitt trigger circuit 37 is switched on to 60 has a signal characteristic as it is a

einen Ausgangsimpuls zum Sperren des UND-Gatters Foster-Seeley-Diskriminator entspricht, jedoch bs-corresponds to an output pulse for blocking the AND gate Foster-Seeley discriminator, but bs-

20 gemäß Fig. 1 auszulösen. Die Anstiegssteilheit nötigt die Detektorschaltung keine LC-Kreise, so20 to trigger according to FIG. Due to the steepness of the rise, the detector circuit does not require any LC circuits, see above

des Sägezahnsignals wird von der vom Widerstand daß der Detektor leicht in Form einer integriertenof the sawtooth signal is easily integrated in the form of the resistor that the detector has

36 und Kondensator 35 abhängenden Zeitkonstante Schaltung aufgebaut werden kann,36 and capacitor 35 depending time constant circuit can be built

bestimmt. Obwohl somit jede positive, an die Basis 65 Vorausstehend wurde ein FM-Empfänger be-definitely. Thus, although every positive, to base 65 above, an FM receiver was loaded

31 angelegte Signalspitze, wenn die Frequenz des schrieben, bei dem das ZF-Signal an ein UND-31 applied signal peak, if the frequency of the written at which the IF signal is connected to an AND

Taktsignals ausreichend hoch ist, den Taktgeber Gatter angelegt wird und gleichzeitig zur BetätigungClock signal is sufficiently high, the clock gate is applied and at the same time for actuation

zurückstellt, erreicht die am Kondensator 35 aufge- eines Taktgebers Verwendung findet Das Ausgangs-resets, reaches the on capacitor 35 a clock is used The output

signal des Taktgebers wird an die zweite Eingangsklemme des UND-Gatters angelegt, wobei das anfängliche Ausgangssignal des Taktgebers das UND-Gatter für eine bestimmte festliegende Zeitdauer in einem Bereitschaftszustand hält. Der anfängliche Teil der Periode des ZF-Signals sperrt das UND-Gatter,signal of the clock is applied to the second input terminal of the AND gate, with the initial Output signal of the clock in the AND gate for a certain fixed period of time holds a standby state. The initial part of the period of the IF signal blocks the AND gate,

während der Endteil jeder Periode des ZF-Signals das UND-Gatter einschaltet. Vom UND-Gatter wird ein Signal abgeleitet, das aus einer Serie von Impulsen besteht, die nach einer Filterung oder Integration ein Ausgangssignal liefern, das eine .lineare Funktion im Bandbereich des FM-Detektors ist.the AND gate turns on during the end portion of each period of the IF signal. The AND gate becomes Derived a signal that consists of a series of pulses that, after filtering or integration provide an output signal that is a linear function in the band range of the FM detector.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

109*43/348109 * 43/348

Claims

Patent claims.

1. Detector for frequency-modulated signals that alternate first and second voltage levels run through, characterized in that a frequency-modulated Signals receiving clock is present, which is based on the transition of the frequency-modulated Signals from the first to the second voltage level responds and an enabling signal for a certain fixed amount of time after the transition produces that an alternate Current signal receiving AND gate on this ability signal and the first voltage level of the frequency-modulated signal responds and provides an output signal that is sent to further Scarf (devices that respond to the output signal and turn a Generate a signal that is a function of the modulation of the frequency-modulated signal.

2. Detector according to claim 1, characterized in that that the certain fixed period of time is equal to the period of the highest frequency of the frequency modulated signal is.

3. The detector of claim 1, wherein the frequency modulated signal has a fixed clock cycle comprises, characterized in that the specific, predetermined period of time is equal the period of the lowest frequency of the frequency-modulated signal, multiplied by the clock cycle.

4. The detector of claim 1, wherein the frequency modulated signal has a fixed clock cycle of 50% and has a fixed center frequency, characterized in that the specific fixed period of time is equal to three quarters of the period of the center frequency of the frequency-modulated signal.

5. Detector according to claim 1, characterized in that the coupled to the AND gate Devices consist of a filter that generates a signal equal to the mean Is the DC signal of the output signal.

The invention relates to a detector for frequency-modulated signals, the alternating first and second Cycle through voltage levels.

As integrated circuits become more and more commercially available, it is desirable to to use these switching elements as well as devices that transmit messages. However, it is not always possible to convert discrete circuits directly into integrated circuits, in particular if these discrete circuits contain coordinated i-C circuits, as z. B. Detectors of FM receivers is the case.

To overcome this difficulty caused by such coordinated LC circuits, detectors have already been developed on the basis of pulse counters, which are used as integrated circuits are executable. With such a detector, pulses are generated which have characteristic features included, which are a puncture of the frequency of the signal, and these pulses through a filter or an integration network, whereby a frequency-proportional output signal is obtained. Although such circuits are to be implemented as integrated circuits, these circuits have the disadvantage that the output signals are often non-linear and especially not a certain bandwidth, as in detectors with matched LC circuits, are limited. The-

like detectors can e.g. B. like Foster-Seeley discriminators be constructed.

It is an object of the invention to provide an FM detector which is in integrated circuit form can be built, and the one

ao band limitation in the manner of a Foster-Seeley discriminator having, wherein the detector is to be of the type of a pulse-counting detector and at a very good stability should have a good signal-to-noise ratio.

This object is achieved according to the invention by that a clock receiving the frequency-modulated signals is present, which is based on the Transition of the frequency-modulated signal from the first to the second voltage level responds and

generates an enable signal for a specified fixed period of time after the transition that a AND gate receiving alternating current signal on this qualification signal and the first voltage level of the frequency-modulated signal responds and provides an output signal that is sent to further Switching devices is transmitted, which respond to the output signal and in turn a signal generate which is a function of the modulation of the frequency-modulated signal.

Further features of the invention are the subject of subclaims.

The features of the invention are advantageously used in an FM detector, to which a limited IF signal is fed that

a transition from a first voltage level to a second voltage level and back during has a period. This course of the IF signal repeats itself after a period. This IF signal is coupled to an AND gate and a clock, the transition from the first Voltage level to the second voltage level is used to switch on the clock, whose output is applied to the AND gate. Initially, an enable signal is received from the clock to the AND gate for a certain fixed period of time, which is less than one period submitted. If the IF signal is in the state of the first voltage level, a second enable signal applied to the AND gate and this turned on, so that an output signal is delivered during the period during which the two enable signals issue. This output signal of the AND gate is used in a filter or in an integration

6j network processed to convert it into a direct current signal or to form an LF signal that depends on the frequency change of the input signal. This The signal on the output side is bandwidth-limited