DE2007401C

DE2007401C - Buffer memory to delay addressing in a program-controlled telecommunications system

Info

Publication number: DE2007401C
Application number: DE19702007401
Authority: DE
Inventors: Goran Anders Henrik Dipl Ing Tyreso Lennmarker Nils Bertil Händen Hemdal, (Schweden)
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1969-02-18
Filing date: 1970-02-12
Publication date: 1973-07-19

Description

schriebenen Verfahren, und die Anforderungen an den Speicher werden nur in sehr geringem Ausmaß herabgesetzt.the procedures described, and the memory requirements are only minimal degraded.

Bei einem dritten Verfahren ist eine Anzahl von Speicherfeldern vorgesehen, die nach einem periodisch wiederholten Programm zyklisch abgetastet werden und im Datenspeicher angeordnet sind, d. h., nach dem Programm werden die Speicherfelder einzeln mit Pausen abgetastet, wobei nach dem Abtasten des letzten Speicherfeldes wieder mit der Abtastung des ersten Feldes fortgefahren wird. Entsprechen die Anzahl von Bits in jedem Speicherfeld der Anzahl der Einrichtungen, bei denen eine Zeitgebung erfolgen kann, und eine gewisse Bitstelle derselben Einrichtung in allen Speicherfeldern, so kann eine Zeitverzögerung in der Weise erhalten werden, daß ein Bit, das zu einer bestimmten Einrichtung gehört, im Speicherfeld den Wert Eins erhält, das nach dem Abtastungsprogramm nach einer der gewünschten Zeitgebung entsprechenden Zeit periodisch abgetastet wird, wobei das Programm bei der Abtastung eines jeden Speicherfeldes den Anruf derjenigen Einrichtungen ausführt, die den Bits mit dem Wert Bins im Speigherfeld entsprechen. Der große Nachteil dieses Verfahrens ist darin zu sehen, daß ein sehr großer Speicher benötigt wird, da jedes Bit-Feld genauso groß ist wie die Anzahl der Einrichtungen, wobei die Anzahl der Bit-Felder von der Zeit bestimmt wird, in der die längste Zeitgebung erfolgt, sowie von der erforderlichen Genauigkeit. Wie bei den zuvor beschriebenen Verfahren ist die verkehrsunabhängige Belastung groß, da in jedem Bitfeld alle Bits abgetastet werden müssen unabhängig davon, ob eine Zeitgebung erfolgt oder nicht.In a third method, a number of memory fields is provided, which after a periodic repeated program are scanned cyclically and are arranged in the data memory, d. H., According to the program, the memory fields are scanned individually with pauses, after the scanning of the last memory field is continued with the scanning of the first field. Correspond the number of bits in each memory field the number of facilities at which timing can take place, and a certain bit position of the same device in all memory fields, so can a time delay can be obtained in such a way that a bit belonging to a particular device receives the value one in the memory field, which according to the scanning program according to one of the desired Timing corresponding time is sampled periodically, with the program at the sampling of each memory field executes the call to those facilities that have assigned the bits with the value Bins in the Speigherfeld correspond. The big disadvantage This method can be seen in the fact that a very large memory is required, since every bit field is the same as the number of facilities, the number of bit fields being determined by time with the longest timing and the required accuracy. As in In the methods described above, the traffic-independent load is high, since it is in every bit field all bits must be sampled regardless of whether timing is done or not.

Ein bekanntes Verfahren, bei dem die Verkehrsunabhängige Belastung wesentlich vermindert i^t. sieht vor, jeder Einrichtung ein Adressierungswort zuzuordnen, mit dem die Adresse einer weiteren Einrichtung registriert werden kann. Hierdurch wird es möglich, im Adressierungswort einer Einrichtung die Adresse einer weiteren Einrichtung zu registrieren, die zu derselben Zeit angerufen werden soll wie die erstgenannte Einrichtung, wobei in entsprechender Weise im Adressierungswort der zweiten Einrichtung die Adresse, einer dritten Einrichtung usw. registriert werden kann, so daß in einem bestimmten Zeitpunkt eine Kette von Adressen erhalten wird. Die Adresse der ersten Einrichtung in dieser Kette wird dann an einer bestimmten Stelle in einem Verzeichnis oder einer Zusammenstellung registriert, wobei die Adressen in gewissen Zeitabständen der Reihe nach abgelesen werden. Die Adresse einer bestimmten Einrichtung wird in die Kette eingefügt, und die erste Einrichtung in der Zusammenstellung wird nach einer Zeitspanne angerufen, die der gewünschten Verzögerung um eine Anzahl von Zeitspannen entspricht. Bei diesem Verfahren werden nur diejenigen Einrichtungen adressiert oder angerufen, bei denen eine Zeitgebung erfolgt, wodurch die verkehrsunabhängige Belastung vermindert wird. Der erforderliche Speicherraum, und zwar für jede Einrichtung ein Wort, ist jedoch immer noch sehr groß.A well-known method in which the traffic-independent load is significantly reduced i ^ t. provides for each device to be assigned an addressing word with which the address of a further device can be registered. This makes it possible to use the Register the address of another facility to be called at the same time as the the first-mentioned device, in a corresponding manner in the addressing word of the second device the address of a third party etc. can be registered so that at a specific point in time a chain of addresses is obtained. The address of the first facility in this chain is then sent to a specific place in a directory or a compilation registered, with the addresses can be read in sequence at certain time intervals. The address of a specific facility is added to the chain and the first facility in the compilation is placed after a Period of time called corresponding to the desired delay by a number of periods of time. at This procedure only addresses or calls those institutions where a Timing takes place, whereby the traffic-independent load is reduced. The required storage space, one word for each facility, but it is still very large.

Dieses zuletzt beschriebene Verfahren kann noch derart abgeändert werden, daß an Stelle der Adressenkette eine Anzahl von Pufferregistereinheiten benutzt wird, wobei in jeder Puffereinheit die Adressen von Einrichtungen registriert werden, die in einem bestimmten Zeitpunkt angerufen werden sollen. DieThis last-described method can be modified in such a way that instead of the address chain a number of buffer register units are used, in each buffer unit the addresses registered by facilities that are to be called at a specific point in time. the

Puffereinheit wird in derselben Weise abgetastet wie die obengenannte Zusammenstellung. Zu diesem Zweck muß jeder Adresse ein Adressierungswort zugeordnet werden. Ein Vorteil in bezug auf den erforderlichen Speicherraum wird hierbei jedoch nicht erzielt, da jede Puffereinheit so groß beimessen werden muß, damit die Gefahr, daß die Puffereinheiten gefüllt und gesperrt werden, nicht zu groß wird.Buffer unit is scanned in the same way as the above collection. To this The purpose of this is to assign an addressing word to each address. An advantage in terms of what is required However, storage space is not achieved here because each buffer unit is allocated so large must, so that the risk of the buffer units being filled and blocked does not become too great.

Aufgabe der Erfindung ist die Schaffung einer Speicheranordnung, mit der ein verzögerter Anruf von Einrichtungen durchgeführt werden kann und bei der nur eine Puffereinheit zum Durchführen der Zeitgebung bei allen Einrichtungen mit· derselben Verzögerung benötigt wird.The object of the invention is to provide a memory arrangement with which a delayed call can be carried out by facilities and with only one buffer unit for carrying out the Timing is needed at all facilities with the same delay.

Die Lösung dieser Aufgabe geht aus dem Patentanspruch 1 hervor.The solution to this problem emerges from patent claim 1.

Durch die Erfindung wird erreicht, daß der erforderliche Speicherraum sowie die verkehrsunabhängige Belastung erheblich kleiner sind als bei den oben beschriebenen Verfahren.The invention ensures that the required storage space and the traffic-independent Load are significantly smaller than the above described procedure.

Die Erfindung wird nunmehr ausführlich beschrieben. In den Zeichnungen ist die·The invention will now be described in detail. In the drawings the

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Anordnung und dieFig. 1 is a block diagram of an arrangement according to the invention and the

Fig. 2a bis 2h je ein Beispie! für die Betriebszustände der Einheiten in der Anordnung nach der Fig. 1 in verschiedenen Zeitpunkten.Fig. 2a to 2h each an example! for the operating states of the units in the arrangement according to FIG. 1 at different times.

Fig. 1 veranschaulicht eine Anordnung gemäß der Erfindung. Die Anordnung bilde men Teil einer rechnergesteuerten Fernmeldeanlage, in welcher gewisse Signale (Anrufsignal, Nummerscheibesignal usw.) zur Gutheißung eine bestimmte Dauer haben sollen und in welcher durch die Signale beeinflußte Vorrichtungen periodisch adressiert und in Hinsicht auf deren Zustand untersucht werden. Wenn eine der Vorrichtungen in einem Zustand gefunden wird, der angibt, daß ein Signal vorliegt, wird das Signal gutgeheißen, nachdem die Länge des Signals ausgewertet ist. Dies geschieht auf solche Weise, daß dieselbe Vorrichtung mit einer Verzögerung ein zweites Mal adressiert und in Hinsicht darauf untersucht wird, ob der Zustand fortbesteht oder nicht, wobei die Dauer des Signals mit dem Zeitintervall zwischen den zwei Adressierungen verglichen wird.Fig. 1 illustrates an arrangement according to the invention. The arrangement forms part of a computer-controlled telecommunications system, in which certain Signals (call signal, number disc signal, etc.) for approval have a certain duration should and in which devices affected by the signals are periodically addressed and in terms of are examined for their condition. If any of the devices is found in a state that indicates that a signal is present, the signal is approved after the length of the signal has been evaluated is. This is done in such a way that the same device with a delay a second time addressed and examined with regard to whether the condition persists or not, the duration of the signal is compared with the time interval between the two addresses.

Durch die Anordnung gemäß F i g. 1 soll die gewünschte Verzögerung der zweiten Adressierung erzielt werden. Die Anordnung ist hierbei so an die Fernmeldeanlage angeschlossen, daß, wenn die genannte Vorrichtung adressiert und in einem Zustand angetroffen wird, der angibt, daß ein Signal vorliegt, die Adressen der Vorrichtungen in ein zu der Anordnung gehörendes Eingangsregister IR eingeschrieben werden und daß, wenn die Adressen nach der Verzögerung in ein zu der Anordnung gehörendes Ausgangsregister OK überführt werden, die Vorrichtungen, die den Adressen entsprechen, unmittelbar adressiert und in Hinsicht auf ihre Zustände untersucht werden.The arrangement according to FIG. 1, the desired delay in the second addressing is to be achieved. The arrangement is connected to the telecommunications system in such a way that, when the said device is addressed and found in a state which indicates that a signal is present, the addresses of the devices are written into an input register IR belonging to the arrangement and that, if the addresses are transferred after the delay to an output register OK belonging to the arrangement, the devices which correspond to the addresses are addressed directly and their states are examined.

Die Teile und die Wirkungsweise der Anordnung werden zuerst im Zusammenhang mit der Fig. 1 kurz und dann im Zusammenhang mit der F i g. ausführlich beschrieben.The parts and the mode of operation of the arrangement are first described in connection with FIG. 1 briefly and then in connection with FIG. described in detail.

Die F i g. 1 zeigt einen Pufferspeicher B mit Speicherzellen, von denen der Übersichtlichkeit wegen nur acht Speicherzellen ßO bis ß7 dargestellt sind. In diesen Speicherzellen können über die UND-Gatter A10 bis A 17 Adresseninformationen eingetragen und über die UND-Gatter AQ bis Al abgelesen werden,The F i g. 1 shows a buffer memory B with memory cells, of which only eight memory cells β0 to β7 are shown for the sake of clarity. Address information can be entered in these memory cells via AND gates A 10 to A 17 and read via AND gates AQ to Al,

von denen jedes Gatter mehrere parallelgeschaltete Bl, B 3 und B 4 in den Zustand Null versetzt. Der Gatter symbolisiert. Der Inhalt der Speicherzellen kann Inhalt der anderen Zellen ist für die Beschreibung weiterhin auf den Wert Null eingestellt werden über der Arbeitsweise der Schaltung unwesentlich. Im die UND-Gatter ANO bis ANT, die mit den Null-Ein- Zeitpunkt tp wird die Adresse P, die annahmegemäß Stellungseingängen /VO bis NT in Verbindung stehen. 5 von Null verschieden sein soll, aus dem Register//? In der Schaltung ist ferner ein Taktimpulsgenerator in die Puffereinheit B übertragen. Diese Adresse wird CL vorgesehen, der Taktimpulse mit einer bestimmten dann in der vom Zähler/ bestimmten Speicherzelle Taktfrequenz erzeugt, welche Taktimpulse erstens BS gespeichert zu derselben Zeit, in der die Registrieden Registerzäh]er / über ein ODER-Gatter 01 vor- rung eine Fortschaltung des Zählers um einen Schritt wärtsschalten, so daß die Anzahl der Ausgänge /0 bis _1O of which each gate puts several B1, B 3 and B 4 connected in parallel into the state zero. The gate symbolizes. The content of the memory cells can still be set to the value zero for the description of the content of the other cells, and the mode of operation of the circuit is immaterial. In the AND gates ANO to ANT, which are connected to the zero-on point in time tp , the address P, which is assumed to be connected to position inputs / VO to NT . 5 should be different from zero, from the register //? A clock pulse generator is also transferred to the buffer unit B in the circuit. This address is provided CL , which then generates clock pulses with a specific clock frequency in the counter / specific memory cell, which clock pulses are first stored in BS at the same time as the register counter / via an OR gate 01 advance switching of the counter switch up by one step so that the number of outputs / 0 to _1O vom Gatter 01 aus bewirkt, wobei der in der F i g. 2 b /7 des Registrierzählers, die der Anzahl der Speicher- dargestellte Betriebszustand erreicht wird. Im Zeitzellen entsprechen, der Reihe nach periodisch akti- punkt f 1 wird ein neuer Taktimpuls empfangen, woviert werden, wobei die Gatter A10 bis A 17 bzw. die bei zuerst die Zelle B 6 nach Angabe des Zählers / in Gatter ANO bis ANlT paarweise geöffnet werden, den Zustand Null versetzt wird, wonach die Zähler/ und zweitens bewirken die Taktimpulse in entspre- 15 und t/vorwärtsgeschaltet werden, so daß der Betriebschender Weise eine Vorwärtsschaltung eines Ablese- zustand nach der Fig. 2c erreicht wird. Derselbe Zählers U über ein ODER-Gatter 02, so daß die Aus- Funktionsablauf wird im Zeitpunkt ti wiederholt, gänge uObis u% des Ablesezählers U der Reihe nach wonach der Betriebszustand nach der Fig. 2d erperiodisch aktiviert und die UND-Gatter A 0 bis A 7 reicht wird. Zur Zeit tq soll annahmegemäß eine neue geöffnet werden. Der Taktimpulsgenerator steht fer- _ao Registrierung aus dem Register//? erfolgen, wobei ner in Verbindung mit dem einen Eingang der Gatter der Annahme nach die Adresse in dem genannten ANO bis ANT, die mit den Nulleinstellungseingängen Register Q sein soll. Diese Adresse wird in der vom der Speicherzellen verbunden sind, wobei ein Takt- Zähler / angegebenen Speicherzelle BO erhalten, woimpuls den Inhalt der vom Registrierzähler angezeig- bei die Registrierung in der gleichen Weise wie bisher ten Speicherzelle in den Zustand Null versetzt. Der 25 eine Vorwärtsschaltung des Zählers bewirkt Hierandere Eingang der Gatter Λ10 bis Λ 17 steht über nach wird der in der Fi g. 2e dargestellte Betriebsein UND-Gatter A 8 mit dem Ausgang des genannten zustand erreicht Im Zeitpunkt f 3 wird ein neuer Eingangsregisters IR in. Verbindung, wobei eine Taktimpuls empfangen mit der Folge, daß die Zähler Adresseninformation aus' dem Register in der vom fortgeschaltet werden, wobei die vom Zähler / vor der Registrierzähler/ bezeichneten Speicherzelle gespei- 30 Vorwärtsschaltung bezeichnete ZeIIeBl in den Zuchert werden kann. Diese Adresseninformation be- stand Null versetzt wird. Die Vorwärtsschaitung des steht natürlich aus verschiedenen binären Bits, die Zählers U bewirkt jedoch, daß die Zelle B 5, in der über eine Anzahl von parallelen Leitungen und Gat-' die Adresse P gespeichert ist, gekennzeichnet wird, tern übertragen werden, welche der Einfachheit hai- Hierbei wird aus dieser Zelle ein Ausgangssignal am ber nur durch eine Leitung und ein Gatter dargestellt 35 ODER-Gatter 03 erhalten, und zwat erstens für das sind, wie bereits erwähnt. Dieser Leitung steht ferner Register OR, in dem die Adresse erhalten wird, und mit dem anderen Eingang des ODER-Gatters 01 in zweitens für den anderen Eingang des Gatters 02, Verbindung, so daß die Registrierung einer Adressen- wobei der Zähler V um einen weiteren Schritt weiterinformation ein Vorwärtsschalten des Zählers/ be- geschaltet wird. Die Fig. 2f zeigt den Zustand in wirkt Die Ausgänge der Ablesegatter A Q bis A T _4O der Puffereinheit nach diesen Vorgängen. Abgesehen werden verbunden erstens mit dem genannten Aus- von den Änderungen in den Zählern U und / wurde gangsregister OR an einem ODER-Gatter 03, in wel- daher zu diesem Zeitpunkt im Register OR die chem Ausgangsregister die aus einem Eingangsregi- Adresse P erhalten, welches Register der Annahme ster registrierten Adressen mit einer gewissen Verzö- nach mit dem Datenspeicher des Rechners derart gerung weitergeleitet werden, wie noch im Zusammen- ₄₅ verbunden sein soll, daß eine im Register erhaltene hang mit der Fi g. 2 beschrieben wird, und zweitens Adresse sofort angerufen wird. Die Adresse P wurde mit dem anderen Eingang des ODER-Gatters 02. wo- aus dem Register /R im Zeitpunkt tp erhalten, so daß bei eine Ablesung einer Adresse ein Vorwärtsschalten die von der Puffereinheit bewirkte Verzögerung zwei des Ablesezählers bewirkt. ganze Perioden der Taktimpulsfrequenz beträgt Diecaused by the gate 01, wherein the in F i g. 2 b / 7 of the registration counter, the number of memory-represented operating status is reached. In the time cells correspond to, one after the other, periodic action point f 1, a new clock pulse is received, which are converted, whereby the gates A 10 to A 17 or the first cell B 6 according to the counter / in gates ANO to ANIT in pairs are opened, the state zero is set, after which the counters / and, secondly, cause the clock pulses to be switched forward in corresponding 15 and t /, so that the operational manner a forward switching of a reading state according to FIG. 2c is achieved. The same counter U via an OR gate 02, so that the function sequence is repeated at time ti , uObis u% of the reading counter U goes in sequence, after which the operating state according to FIG. 2d is periodically activated and the AND gate A 0 bis A 7 is enough. At time tq , a new one is supposed to be opened. The clock pulse generator is FER _ao registration from the register //? take place, where in connection with the one input of the gates the acceptance according to the address in said ANO to ANT, which is to be register Q with the zero setting inputs. This address is connected in the from the memory cells, whereby a clock counter / specified memory cell BO is obtained, whereimpuls sets the contents of the memory cell indicated by the registration counter to the zero state in the same way as before. The 25 an upward switching of the counter causes the other input of the gates Λ10 to Λ 17 is over after the in the Fi g. 2e operating an AND gate A 8 with the output of the mentioned state is reached At time f 3, a new input register IR is in. Connection, whereby a clock pulse is received with the result that the counter address information from the register is incremented in the from, whereby the memory cell designated by the counter / in front of the registration counter / can be stored in the Zuchert. This address information consisted of zero being offset. The forward connection of the is of course made up of different binary bits, but the counter U has the effect that cell B 5, in which the address P is stored via a number of parallel lines and gates, is identified, which is for the sake of simplicity hai- Here, an output signal amber is obtained from this cell, represented only by a line and a gate 35 OR gate 03, and for the first time, as already mentioned. This line is also the register OR, in which the address is received, and with the other input of the OR gate 01 in the second place for the other input of the gate 02, connection, so that the registration of an address - whereby the counter V by another Step further information an upward switching of the counter / is switched on. Fig. 2f shows the state in acts The outputs of the reading gates AQ to AT _{40 of} the buffer unit after these processes. Apart from that, the changes in the counters U and / were connected to the aforementioned output register OR at an OR gate 03, in which at this point in time the chem output registers received from an input register address P in the OR register, which register the assumption art addresses registered with a rein in to be forwarded to the data memory of the computer in such a delay, is to be connected as yet in connection ₄₅ that a slope obtained in the register with the g Fi. 2 is described, and secondly, the address is called immediately. The address P was obtained with the other input of the OR gate 02. from which the register / R at the time tp , so that when an address is read, an upward switch causes the delay two of the reading counter caused by the buffer unit. whole periods of the clock pulse frequency is Die

Die Arbeitsweise der Schaltung wird nunmehr an 50 Anzahl der Perioden hängt davon ab, wie viele sich Hand der Fig. 2 beschrieben. In den Fig. 2a bis im Zustand Null befindliche Zellen sich zwischen der 2 h ist der Inhalt der Puffereinheit B sowie der Spei- vom Zählet U bezeichneten Zelle und der vom Zähcherzellen nach Angabe des Registrierzählers / und ler / bezeichneten Zelle zu Beginn der Vorgänge bedes Ablesezählers U zu verschiedenen Zeitpunkten finden, da diese Anzahl dann dieselbe bleibt Die dargestellt, wie an der linken Seite der betreffenden 55 Fi g. 2 a zeigt den Zustand nach Empfang des Takt-Figuren angegeben. Die Zeitpunkte i0, il, ti bis tS The mode of operation of the circuit is now described on the basis of the number of periods depends on how many are shown in FIG. In Fig. 2a to in the state zero cells between the 2 h, the content of the buffer unit B as well as the memory cell designated by the counter U and the cell designated by the counter cells according to the registration counter / and ler / at the beginning of the processes is bedes Find the reading counter U at different times, since this number then remains the same. 2 a shows the state after receipt of the clock figures indicated. The times i0, il, ti to tS impulses im Zeitpunkt ί4. Wie bereits beschrieben, zeigen danach das Auftreten der Taktimpulse aus bewirkt dieser Impuls lediglich Sie Vorwärtsschaltun§ dem Taktimpulsgenerator CL an, während die Zei- der Zähler/ und U mn einen Schritt. Im Zeitpunkt ϊ£ chen tp und tq die Zeitpunkte für die Registrierung bewirkt die Vorwärtsschaltung des Zählers B, da£ der Adressenmfonnation m den Speicherzellen be- 60 die Speicherzelle BO bezeichnet wird. In der Speizeichnen, d.h. die Zeitpunkte, in denen das Gatter cherzeBeBO ist jedoch die Adresseö gespeichert, se Λ 8 geöffnet ist. daß diese Adresse in derselben Weise wie dieimpulse at time ί4. As already described, then show the occurrence of the clock pulses from, this pulse only causes you to switch forward to the clock pulse generator CL , while the counters / and U mn one step. At the times tp and tq, the times for the registration, the upward switching of the counter B causes the address information in the memory cells to be referred to as the memory cell BO. In the Speizeichnen, ie the times at which the gate cherzeBeBO is stored, however, the address se Λ 8 is open. that this address is in the same way as the

Nach dem Taktimpuls, der im Zeitpunkt iO die Adresse P für das Register OR zu derselben Zeit ab-After the clock pulse, which at the point in time OK, the address P for the OR register at the same time Zähler / und U fortgeschaltet hat, soll die Schaltung gelesen wird, in der der Zahler Ό mn einen tCounter / and U has incremented, the circuit is to be read in which the counter Ό mn a t

sich annabmegemäß m dem in der Fig. 2 dargestefl- 65 Schritt fortgeschaltet wird. Hierbei wird der in deiadvances according to the step shown in FIG. 2. Here the in dei

ten Betriebszustand befinden. Der Zähler U kenn- Fig. 2h dargestellte Betriebszustand erreicht. Andoperating state. The counter U character- Fig. 2h shown operating state reached. And

zeichnet die Zelle B 2, und der Zähler 7 kennzeichnet bei der im Zeitpunkt tq registrierten Adresse wiredraws the cell B 2, and the counter 7 identifies wire at the address registered at the time tq

die Zelle BS. In der Puffereinheit B sind die Zellen daher von der Registrierung der Adresse in der Puf-the cell BS. In the buffer unit B , the cells are therefore from the registration of the address in the buffer

fereinheit bis zur Ablesung eine Verzögerung bewirkt, die zwei ganze Impulsperioden umfaßt.f unit causes a delay up to the reading, which comprises two whole pulse periods.

Es kann auch geschehen, daß die Puffereinheit dadurch vollständig gefüllt wird, daß die Anzahl der registrierten, jedoch nicht abgelesenen Adressen zuzüglich der erforderlichen Anzahl von Nullen genau so groß wird wie die Anzahl der Zellen. Dies hat zur Folge, daß der Zähler / vorwärtsgeschaltet wird und dieselbe Zelle bezeichnet, wie der Ablesezähler U. Um eine weitere Adressenregistrierung zu vermeiden, kann die Anordnung nach der F i g. 1 zusätzlich noch mit einer Vergleichsschaltung ausgestattet werden, die die Einstellung der beiden Zähler miteinander vergleicht und bei Gleichheit das Gatter Λ 8 sperrt. ·It can also happen that the buffer unit is completely filled in that the number of registered but not read addresses plus the required number of zeros is exactly as large as the number of cells. This has the consequence that the counter / is switched forward and designates the same cell as the reading counter U. In order to avoid further address registration, the arrangement according to FIG. 1 can also be equipped with a comparison circuit that compares the setting of the two counters and blocks gate Λ 8 if they are equal. ·

Mit Hilfe der Einrichtung nach der Erfindung kön-With the help of the device according to the invention

nen daher alle gewünschten Verzögerungszeiten mit einer bestimmten Länge unter Verwendung einer einzelnen Puffereinheit erhalten werden, wobei der benötigte Speicherraum wesentlich kleiner ist als bei den eingangs beschriebenen Verfahren, bei denen mehrere Puffereinheiten erforderlich sind, da jede Puffereinheit so bemessen werden muß, daß die Gefahr für eine Sperrung nicht zu groß wird. Die Verwendung nur einer einzigen Puffereinheit führt dazu,Therefore, all desired delay times can be of a certain length using a single one Buffer unit can be obtained, the required memory space is much smaller than in the method described at the beginning, in which several buffer units are required, since each Buffer unit must be dimensioned so that the risk of blocking is not too great. The usage only a single buffer unit leads to

ίο daß die verkehrsunabhängige Belastung wesentlich kleiner wird. Der Umstand, daß nur eine Verzögerungszeit erhalten wird, stellt an sich keinen Nachteil dar, da in der Regel dieselbe Verzögerungszeit bei einer großen Anzahl derartiger Einrichtungen er-ίο that the traffic-independent load is significant gets smaller. The fact that only one delay time is obtained does not in itself constitute a disadvantage because, as a rule, the same delay time is achieved with a large number of such devices.

wünscht ist, deren Adresse daher derselben Puffereinheit zugeordnet werden können.is desired, whose address can therefore be assigned to the same buffer unit.

Hierzu 1 Blatt Zeichnungen |Ö9 «29/305 1 sheet of drawings | Ö9 «29/305

Claims

"From a recovered value differ ^ claim: by a predetermined number of periods of a \ clock frequency, wherein a controlling computer registers the 'PuffersWicheranordnung in a program address in an input register and controlled telecommunications system for delaying the 5 same addresses after a delay in an addressing of addresses that are obtained from an output register.
In a telecommunications system, the meaning of a predetermined number of periods of a signal is often determined by its length. Clock frequency, with a controlling computer being able to determine whether the signal is longer or shorter than a predetermined length in the addresses registered in an input register, relays are used in the and the same addresses after a delay, the signals of which are obtained in an output register , being delayed by a period of time which is longer than characterized by a number of the duration of the short signals but shorter than the memory cells (BO to B 7), a registration counter is the duration of the long signals. If the relay is on (I) and a Ablesezähler ([/), which supplied two Zäh- 15 short signal, so the relay has not ler of pulses from a clock pulse generator time to work before the signal is terminated (CL) at the forward switching input of the while the relay When a long signal is activated, the relevant counter is switched forward sgenerator (CL) pulses can be carried out with, all relays must however generate the clock frequency, which are set in sequence 10 extremely precisely, whereby address registration circles (A IO to A 17) and considerable costs arise. In the case of a program recovery circuit (ANO to ANl) open, controlled telecommunications system, these delays are received digitally in the controlling computer, the inputs of the memory cells (BO to Bl) are arranged, as well as read-out circuits (A 0 to A 7) when addressing a device delays the outputs of the memory cells (BO to B1) to- as is and is determined after the delay, are ordered, with an input of each Wie- whether the signal remains before a device in the manufacturing circuit (/ iyVO to ANl) is set with the operation. In order to carry out the timing for the clock pulse generator (CL) connected so that proper delay time required for the stated restoration value (O), various procedures were proposed before the register counter (I) was actuated. In a first method, it is assumed, whereby the output of the input register sets that the address of each device in the (IR) is connected firstly with the address data memory of the computer a timing word (A 10 to A 17), so that the content the and a special marker bit assigned who-addressing circles in the from the registration counter, the timing being carried out in such a way that (/) specified memory cell is stored, 35 the marker bit is set with one and in the time and second with the registration counter (I), so that environment word a certain number is registered, whereupon it is also switched forwards after a periodically repeated program during the registration, while the outputs of the reading marker bits are scanned, and if a bit encircles one (A 0 to A 7) at a logical one Circuit is hit, the number in the timing word (03) is reduced by one with the output register (OR) 40, w whether the device is connected so that the content of a cell is called up when the timing word after multiple read counter (U) has been reduced to zero on the error. gear register (OR) is transmitted, if the order exactly occurs this timing, content must, of course is different from the recovery value (O) scanning the mark bits sufficient number of times, and on the other hand performed by the read-off 45 with the result that the Comzähler (£ /) are connected, so that the computer is also loaded with this mentioned transmission in addition to the tele-exchange traffic, since all marking bits are always switched, whereby the registration and reading must be examined. In this method, the counter is set up in such a way that it contains cells and, in addition, a very expensive memory is required,
draw, which are separated by a predetermined number 50. In a second method, a central one of cells is separated from each other, which uses taki registers which contain the restoration value with a certain Fre-cells, where it is incremented, and furthermore each one is inserted between the registration from the input device, a clock comparison word associated with the transmission of the memory cells in the initial 55 will be given a value at transition register (IR) in the memory cells and the initiation of a timing corresponding to the current value of the clock register plus the transit register (OR) a Delay obtained corresponds to the number of periods of the clock frequency, which is roughly the product of the clock in what value the timing should include. In the case of a pulse period and the aforementioned predetermined forward switching of the clock register, there is a number of cells. Comparison between the contents of the clock register and

60 of all clock comparison words, and if they are the same, the address belonging to the clock comparison word is

called, after which the clock comparison word a Werl

is given that the clock register does not accept

can so that an unwanted call is prevented

65 turns. This procedure is advantageous in that

The invention relates to a buffer memory arrangement, the forward switching through centrally in the clock register-

tion is carried out in a program-controlled telecommunication system. The traffic-independent load is

to delay the addressing of addresses which, however, are still larger than in the case of the previously