DE2005576C3

DE2005576C3 - Link in ECL technology

Info

Publication number: DE2005576C3
Application number: DE19702005576
Authority: DE
Inventors: Friedrich-Karl Dipl.-Ing. 8135Söcking Kroos
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1970-02-06
Publication date: 1976-08-26

Description

Die Erfindung bezieht sich auf ein logisches Verknüpfungsglied in ECL-Technik, insbesondere auf ein seriengekoppeltes Verknüpfungsglied mit unsymmetrischer Ansteuerung.The invention relates to a logic link in ECL technology, in particular to a series-coupled link with asymmetrical Control.

Das Grundelement der sogenannten ECL-Technik ist bekanntlich ein Differenzverstärker mit zwei emit-Eine fODER-NOR-Verknüpfung mehrerer Eineangsvariablen läßt sich erzielen, wenn der Kollektor-Emitter-Strecke des direkt angesteuerten Transistors des Stromübernahmeschalters die Kollektor-Emitter-Strecken weiterer, über ihre Basen gesteuerter Transistoren parallel geschaltet werden. Andere logische Funktionen können in vorteilhafter Weise (geringe Gatterlaufzeit und Stromaufnahme) durch die sogenannte Serienkopplung realisiert werden (vgl. »The Electronic Engineer«, Nov. 1967, S. 56 bis 60). Man versteht darunter die Serienschaltung von Stromubernalimeschaltern derart, daß in die Zuleitungen zu den paarweise zusammengefaßten Emittern der Transistoren von Stromübernahmeschaltern, die nunmehr als die »oberen« bezeichnet werden, die Transistoren eines »unteren« Stromübernahmeschalters eingefügt werden. Ein steuerbarer Strompfad des »unteren« Stromübernahmeschalters oder deren beide werden also durch die »oberen« Stromübernahmeschalter jeweils in zwei ebenfalls gegensinnig steuerbare Strompfade aufgespaltet Gegebenenfalls werden die Kollektoren von zwei Transistoren, die nicht den gleichen Stromübernahmeschaltern angehören, zusammengefaßt und über gemeinsame Kollektorwiderstände betrieben. Derartige Schaltungsanordnungen sind beispielsweise durch die Firmendruckschrift »Motorola Digital Integrated Circuits MECL II MC 1000/1200 series« vom März 1968, Blatt MC 1030, MC 1130 und Blatt MC 1031, MC 1231, bekannt.The basic element of the so-called ECL technology is known to be a differential amplifier with two emit-one fOR-NOR linkage of several unit variables can be achieved if the collector-emitter path of the directly driven transistor of the current transfer switch, the collector-emitter paths of further transistors controlled via their bases can be connected in parallel. Other logical functions can be used in an advantageous manner (minor Gate delay and current consumption) can be realized by the so-called series coupling (cf. »The Electronic Engineer ", Nov. 1967, pp. 56 to 60). This is understood to mean the series connection of Stromubernalime switches such that in the leads to the paired combined emitters of the transistors of current transfer switches, which are now referred to as the "upper" ones, the transistors a "lower" power transfer switch can be inserted. A controllable current path of the "lower" Power transfer switch or both of them are therefore through the "upper" power transfer switch split into two current paths that can also be controlled in opposite directions. If necessary, the collectors of two transistors that do not belong to the same current transfer switch and operated via common collector resistors. Such circuit arrangements are for example by the company publication »Motorola Digital Integrated Circuits MECL II MC 1000/1200 series "from March 1968, sheet MC 1030, MC 1130 and sheet MC 1031, MC 1231, known.

Aus derselben Druckschrift ist durch das Blatt MC 1019, MC 1219 eine weitere Schaltungsanordnung bekannt, die von der Serienkopplung in drei Ebenen Gebrauch macht. Eine- dreistufige Serienkopplung zieht im Vergleich mit zweistufigen Anordnungen schwer zu beherrschende Toleranzprobleme nach sich, die sich vor allem durch die notwendige Einschränkung des zulässigen Temperaturbereichs und der zulässigen Betriebsspannungsschwankungen bemerkbar machen. Die dreistufige Serienkopplung ist also möglichst zu vermeiden.From the same publication, a further circuit arrangement is shown on sheets MC 1019, MC 1219 known, which makes use of the series coupling in three levels. One- three-stage series coupling draws tolerance problems that are difficult to control in comparison with two-stage arrangements after itself, which is mainly due to the necessary restriction of the permissible temperature range and the permissible operating voltage fluctuations noticeable. The three-stage series coupling should therefore be avoided if possible.

Eine Möglichkeit, zwei Eingangsvariable mit Hilfe eines einfachen Verknüpfungsgliedes in ECL-Technik logisch zu verknüpfen, ist durch die deutsche Auslegeschrift 12 46 027 bekanntgeworden. Hier wird vorgeschlagen, die Basen beider Transistoren eines Stromübernahmeschalters mit verschiedenen Eingangssignalen zu beaufschlagen, wobei allerdings das Potential eines Eingangssignals vorzugsweise um den halben Signalhub verschoben werden muß, um eindeutige logische Ausgangszustände zu erhalten.One possibility of two input variables with the help of a simple link in ECL technology to link logically, has become known through the German Auslegeschrift 12 46 027. Here will proposed the bases of both transistors of a current transfer switch with different input signals to apply, although the potential of an input signal is preferably around the half the signal swing must be shifted in order to obtain unambiguous logical output states.

Es ist die Aufgabe der Erfindung, ein Verknüpfungsglied zur Ausführung der logischen Verknüpfungen It is the object of the invention to provide a link for performing the logic operations

F = (ä + b)d + aüc bzw. F = (ä + b)2 -f alc F = (ä + b) d + aüc or F = (ä + b) 2 -f alc

anzugeben, wobei F und F die zueinander inversen Ausgangssignale und α bis d die vier voneinanderwhere F and F are the inverse output signals and α to d are the four of each other

unabhängigen binären Eingangsvariablen sind. Letztere sollen nur in der nicht invertierten Form notwendig sein. Das Verknüpfungsglied soll sich durch geringen Schaltungsaufwand, geringe Signallaufzeit (Gatterlaufzeil) und niedrige Stromaufnahme auszeichnen. Das Verknüpfungsglied ist gekennzeichnet durch die Kombination folgender für sich bekannter Merkmale:independent binary input variables. The latter should only be necessary in the non-inverted form being. The logic element should be characterized by low circuit complexity and low signal propagation time (Gate running line) and low power consumption. The link is marked by combining the following well-known features:

a) in die Zuleitungen zu den jeweils paarweise zusammengefaßten Emittern der Transistoren zweier »oberer« Stromübernahmeschalter mit einseitiger Ansteuerung sind die Kollektor-Emitter-Strecken zweier weiterer Transistoren eingefügt, deren Emitter zur Bildung eines »unteren« Stromübernahmeschalters verbunden und an eine Konstantstromquelle angelegt sind, ferner ist jeweils der Kollektor des direkt angesteuerten Transistors des einen »oberen« Stromübernahmeschalters mit dsm Kollektor des indirekt gesteuerten Transistors des anderen »oberen« Stromübernahmeschalters, mit der Basis eines als Ausgangsemitterfolger dienenden Transistors und über einen gemeinsamen Kollektorwiderstand mit dem Bezugspotential verbunden;a) in the feed lines to the emitters of the transistors combined in pairs two "upper" current transfer switches with one-sided control are the collector-emitter paths two more transistors inserted, the emitter of which to form a "lower" Current transfer switch are connected and applied to a constant current source, further is the collector of the directly controlled transistor of the one "upper" current transfer switch with dsm collector of the indirectly controlled transistor of the other "upper" Current transfer switch, with the base of a transistor serving as an output emitter follower and connected to the reference potential via a common collector resistor;

b) der »untere« Stromübernahmeschalter wird beidseitig mit voneinander unabhängigen Signalen gesteuert, deren die Zustände »0« und »1« bestimmende Potentialwerte um die Hälfte des Signalhubs gleichsinnig gegeneinander verschoben sind.b) the "lower" power transfer switch is on both sides with independent signals controlled, whose potential values, which determine the states "0" and "1", are reduced by half of the Signal hubs are shifted from one another in the same direction.

Im folgenden werden Beispiele der Erfindung an Hand der Zeichnung erläutert. Es stellt darExamples of the invention are explained below with reference to the drawing. It shows

F i g. 1 ein Verknüpfungsglied gemäß der Erfindung, F i g. 1 a link according to the invention,

F i g. 2 eine Weitetabelle für das Verknüpfungsglied nach Fig. 1,F i g. 2 a width table for the logic element according to Fig. 1,

F i g. 3 ein SchaJtungsbeispiel für ein in F i g. 1 symbolisch angedeutetes Verschiebenetzwerk.F i g. 3 an example of an estimate for one in FIG. 1 symbolically indicated shifting network.

Die Schaltungsanordnung nach Fig. 1 enthält einen »unteren« Stromübernahmeschalter mit den Transistoren Π und 72, deren Emitter-Kollektor-Strecken zwei gegensinnig steuerbare Strompfade bilden. Diese Strompl'ade werden durch weitere nach dem Prinzip der sogenannten Serienkopplung (series gating) angeordnete »obere« Stromübernahmeschalter mit den Transistoren 73 und 74 bzw. 75 und 76 jeweils wieder in zwei ebenfalls gegensinnig steuerbare Strompfade aufgespaltet. Durch die symbolisch angedeutete Schaltungsanordnung K zur Konstanthaltung des Stroms und durch entsprechende Wahl der Signalpotentiale bzw. der festen Potentiale an den Basen der Transistoren Tl bis 76 wird erreicht, daß keiner dieser Transistoren in den Sättigungszustand gerät.The circuit arrangement according to FIG. 1 contains a "lower" current transfer switch with transistors Π and 72, the emitter-collector paths of which form two current paths that can be controlled in opposite directions. These current charges are split up again into two current paths, which can also be controlled in opposite directions, by further "upper" current transfer switches with transistors 73 and 74 or 75 and 76, which are arranged according to the principle of series gating. Through the symbolically indicated circuit arrangement K for keeping the current constant and through appropriate selection of the signal potentials or the fixed potentials at the bases of the transistors T1 to 76, it is achieved that none of these transistors enters the saturation state.

Entsprechend der Ausbildung bekannter seriengekoppelter Verkniipfungsglieder in ECL-Technik werden die Transistoren 73 bzw. 75 der beiden »oberen« Stromübernahmeschalter über die Eingangsklemmen c bzw. d von den gleichnamigen Eingangssignalen direkt angesteuert. Die Basen der Transistoren 74 und 76 sind an ein festes Referenzpotential Uv von beispielsweise —1,2V gelegt, das dem Mittelwert zwischen den hohen ( — 0,8 V) und den tiefen (—1,6 V) Eiingangspotentialen an den Eingängen c und d entspricht.In accordance with the design of known series-coupled linking elements in ECL technology, the transistors 73 and 75 of the two "upper" current transfer switches are controlled directly by the input signals of the same name via the input terminals c and d. The bases of the transistors 74 and 76 are connected to a fixed reference potential Uv of, for example, −1.2 V, which is the mean value between the high (−0.8 V) and the low (−1.6 V) input potentials at the inputs c and d corresponds to.

Die Kollektoren der Transistoren 73 und 76 einerseits und der Transistoren 74 und 75 andererseits sind miteinander und über jeweils gemeinsame Kollektorwiderstände R 1 und Rl mit dem Bezugspotential U_u, das bei Verwendung von npn-Transistoren dem positiven Pol der Betriebsspannungsquelle entspricht, verbunden. An die Kollektorverbindungspunkte sind die Emitterfolger mit den Transistoren 77 bzw. 78 angeschlossen. Sie erhöhen die Belastbarkeit der Ausgänge F bzw. F und liefern die gleichnamigen Ausgangssignale mit den für die Steuerung nachgeschalteter Verknüpfungsglieder in ECL-Technik mit richtigen Potentialen.The collectors of transistors 73 and 76 on the one hand and transistors 74 and 75 on the other hand are connected to each other and via common collector resistors R 1 and Rl to the reference potential U _u , which corresponds to the positive pole of the operating voltage source when using npn transistors. The emitter followers with the transistors 77 and 78 are connected to the collector connection points. They increase the load capacity of the outputs F or F and supply the output signals of the same name with the logic elements connected downstream for the control in ECL technology with the correct potentials.

Der »untere« Stromübernahmeschalter mit den Transistoren 71 und 72 wird im Gegensatz zu den bekannten seriengekoppelten Verknüpfungsgliedern in ECL-Technik über die Eingangsklemmen α und b beidseitig angesteuert. Durch die Kombination der beiden an sich bekannten Maßnahmen, nämlich der Anwendung der Serienkopplung und der beidseitigen Ansteuerung von Stromübernahmeschaltern mit Emitterkopplung durch binäre Signale ergeben sich erweiterte logische Verknüpfungsmöglichkeiten, mit denen relativ komplizierte logische Funktionen realisiert werden können. Bezeichnet man wieder hier wie im folgenden die Signale wie die Klemmen, an denen sie anliegen, so ergeben sich an den gegenphasigen Ausgängen F und F die VerknüpfungsfunktionenThe "lower" current transfer switch with the transistors 71 and 72 is, in contrast to the known series-coupled logic elements in ECL technology, controlled on both sides via the input terminals α and b. The combination of the two measures known per se, namely the use of series coupling and the bilateral control of current transfer switches with emitter coupling by binary signals, result in expanded logic combination options with which relatively complex logic functions can be implemented. If the signals are referred to here and in the following as the terminals to which they are applied, the logic functions result at the antiphase outputs F and F.

F = al·d + al·c = (ä H- b) d + al·c
F = ΊΓΒ~α + al· c = (ä + b)~ä + al· c F = al · d + al · c = (ä H- b) d + al · c
F = ΊΓΒ ~ α + al c = (ä + b) ~ ä + al c

Eine der Funktion F entsprechende Wertetabelle ist in Fi g. 2 dargestellt.A table of values corresponding to the function F is shown in FIG. 2 shown.

Bei der Realisierung des Verknüpfungsglieds nach der Erfindung ist zu berücksichtigen, daß die Eingangssignale α und b im allgemeinen die gleiche Potentiallage wie die Eingangssignale c, d für die »oberen« Stromübernahmeschalter aufweisen und daher für die unmittelbare Steuerung der Transistoren 71 und 72 (Fig. 1) nicht geeignet sind. Es ist im Zusammenhang mit seriengekoppelten Verknüpfungsgliedern in ECL-Technik bekannt, daß das Eingangssignal für den »unteren« StromübernahmeschalterWhen implementing the logic element according to the invention, it must be taken into account that the input signals α and b generally have the same potential position as the input signals c, d for the "upper" current transfer switch and therefore for the direct control of the transistors 71 and 72 (Fig. 1) are not suitable. In connection with series-coupled logic elements in ECL technology, it is known that the input signal for the "lower" current transfer switch

auf dem Weg zwischen der Eingangsklemme und der Basis des betreffenden Transistors potentialmäßig um einen gewissen Betrag (bei npn-Transistoren ins Negative) verschoben werden muß. Im vorliegenden Fall sind darüber hinaus unterschiedliche Verschiebungen für die beiden Eingangssignale α und b erforderlich. Dies ist in F i g. 1 durch die beiden Rechtecke mit den Bezeichnungen AUi und AUl angedeutet. Obgleich es für die Arbeitsweise des Verknüpfungsglieds nach Fi g. 1 grundsätzlich ohne Bedeutung ist, welcheon the way between the input terminal and the base of the transistor in question must be shifted in terms of potential by a certain amount (in the case of npn transistors into the negative). In the present case, different shifts are also required for the two input signals α and b. This is in FIG. 1 indicated by the two rectangles with the designations AUi and AUl . Although it is necessary for the operation of the link according to Fi g. 1 is basically irrelevant which one

der beiden Potentialverschiebungen die größere ist, muß auf Grund der gewählten Klemmen- bzw. Signalbezeichnungen im Zusammenhang mit den angegebenen logischen Funktionen und mit der in F i g. 2 dargestellten Wertetabelle geltenof the two potential shifts is the larger, must be due to the selected terminal or signal designations in connection with the specified logical functions and with the in F i g. 2 shown Table of values apply

\AUI\>\AU1\.\ AUI \> \ AU1 \.

Die Verschiebungen betragen beispielsweise für A Ul = 1,6 Volt und für A Ul = 1,2 Volt. Eine gut geeignete Schaltungsanordnung zur Potentialverschiebung ist in F i g. 3 dargestellt. Dieses aus einem Transistor 79 und den Widerständen R 3 bis R 5 bestehende Verschiebenetzwerk hat die Eigenschaft, daßThe shifts are, for example, for A Ul = 1.6 volts and for A Ul = 1.2 volts. A circuit arrangement that is well suited for shifting the potential is shown in FIG. 3 shown. This shift network consisting of a transistor 79 and the resistors R 3 to R 5 has the property that

die Verbindung zwischen dem Eingang λ und dem Ausgang α* in beiden Zuständen des binären Eingangssignals niederohmig bleibt. Daraus ergeben sich sehr niedrige Signallaufzeiten und eine vernachlässigbar kleine Verminderung des Signalhubs. Der Betrag der Potentialverschiebung errechnet sich aus der Beziehung the connection between the input λ and the output α * in both states of the binary input signal remains low resistance. This results in very low signal propagation times and one that is negligible small reduction of the signal swing. The amount of the potential shift is calculated from the relationship

Jl/ = t/ci- l/a* =Jl / = t / ci- l / a * =

RA) eine Anzahl unterschiedlicher Funktionen von zwei Variablen erzeugt werden kann: RA) a number of different functions can be generated from two variables:

Für« = »1« wirdFl = be + Se(AQUIVALENZ) Fl = äe-]- ae (ANTIVALENZ) Fl= ab (UND)For «=» 1 «, Fl = be + Se (AQUIVALENCE) Fl = äe -] - ae (ANTIVALENCE) Fl = ab (AND)

Fl = a + b (ODER) Fl = al· (INHIBITION)Fl = a + b (OR) Fl = al (INHIBITION)

Fl =ä + b (IMPLIKATION)Fl = ä + b (IMPLICATION)

e = ae = a

ρ ρ

e =e = e =e =

wobei Ueb der Spannungsabfall an der leitenden Emitter-Basis-Strecke des Transistors T9 ist.where Ueb is the voltage drop across the conductive emitter-base path of transistor T9 .

Nachteilig an dem Verschiebenetzwerk nach Fig. 3 ist jedoch die höhere Belastung der Signalquelle im Vergleich zu den Eingängen c und d des Verknüpfungsglieds nach Fig. 1 durch den zusätzlichen Querstrom über die Widerstände R 3 bis R 5, der zur Steuerung des nachfolgenden Transistors Tl bzw. T 2 unmittelbar nichts beiträgt.A disadvantage of the shifting network according to Fig. 3, however, is the higher loading of the signal source c compared to the inputs, and 1 d of the logic gate of FIG. By the additional cross-flow through the resistors R 3 to R 5, which for the control of the subsequent transistor Tl or T 2 does not directly contribute.

Für den Fall, daß die erhöhte Belastung der Signalquelle als störend empfunden wird, ist es zweckmäßig, dem Verschiebenetzwerk nach Fig. 3 einen weiteren Transistor als Emitterfolger voranzusetzen. Der Eingang λ des Verschiebenetzwerks nach Fig.3 wird demnach mit dem Emitter des zusätzlichen Transistors verbunden. Sein Kollektor liegt am Bezugspotential. In the event that the increased load on the signal source is perceived as annoying, it is advisable to the relocation network of FIG. 3 to use another transistor as an emitter follower. The input λ of the shift network according to Fig.3 is therefore connected to the emitter of the additional transistor. Its collector is at the reference potential.

Es muß jedoch beachtet werden, daß die kleinste hiermit erzielbare Potentialverschiebung bei etwa 1.6 Volt liegt, weil zu der durch das Verschiebenetzwerk nach F i g. 3 verursachten Verschiebung noch eine F.mitter-Basis-Spannung Ueb hinzukommt. Durch entsprechende Dimensionierung des Verknüpfungsglieds kann dies leicht ausgeglichen werden.It must be noted, however, that the smallest potential shift that can be achieved with this is around 1.6 volts, because in addition to the shift network according to FIG. 3, a F.mitter base voltage Ueb is added. This can easily be compensated for by appropriately dimensioning the link.

Schaltet man den direkt angesteuerten Transistoren Π, Tl, T3 und T5 weitere Transistoren hinsichtlich der Kollektor-Emitter-Strccken parallel, so erhält man in bekannter Weise zusätzliche ODER-Verknüpfungen al + al + ..., b\ Λ- b1... usw. für jede der vier Eingangsvariablen a, h, c, d. Für jeden auf diese Weise zusätzlich geschaffenen «-Eingang oder ft-Eingang ist allerdings noch ein zusätzliches Verschiebenetzwerk erforderlich; man wird deshalb bei Bedarf die Erweiterungen nach Möglichkeit nur an den Eingängen c und d vornehmen.If the directly controlled transistors Π, Tl, T3 and T5 are connected in parallel with further transistors with regard to the collector-emitter lines, then additional OR operations al + al + ..., b \ Λ- b1 ... are obtained in a known manner. etc. for each of the four input variables a, h, c, d. However, for each additional «input or ft input created in this way, an additional shift network is required; therefore, if necessary, the extensions will only be made to inputs c and d, if possible.

Eine weitere Abwandlung der erfindungsgemäßen Schaltungsanordnung nach Fig. 1 ergibt sich durch die Verbindung der Eingänge c und d. Bezeichnet man den neuen gemeinsamen Eingang wie die anliegende Eingangsvariable mit e, so erhält man nun die AusgangsfunktionA further modification of the circuit arrangement according to the invention according to FIG. 1 results from the connection of the inputs c and d. If you designate the new common input like the applied input variable with e, you get the output function

Fl =-- Fl = -

wobei das Zeichen φ für ANTIVALENZ (EXCLU-STVES ODER) steht.where the character φ stands for ANTIVALENZ (EXCLU-STVES OR).

Diese Funktion bzw. das sie realisierende Verknüpfungsglied hat die bemerkenswerte Eigenschaft, daß durch Anschließen eines Eingangs an ein festes, dem Signalwert »0« oder »1« entsprechendes Potential oder durch Verbinden zweier Eingangsklemmen ίο Damit sind also bereits 6 der 8 existierenden unterschiedlichen Verknüpfungen zweier Variabler mit einem Verknüpfungsglied realisiert worden, wobei in keinem Fall invertierte Eingangssignale erforderlich sind.This function or the linking element realizing it has the remarkable property that by connecting an input to a fixed potential corresponding to the signal value "0" or "1" or by connecting two input terminals More variable with a logic element, inverted input signals are not required in any case.

Die noch fehlenden zwei Funktionen ΊΓ5 (NAND) und a + b (NOR) lassen sich ebenfalls mit dieser Schaltung realisieren, wenn zusätzlich noch der invertierende Ausgang TT benutzt wird. Für c = α wird nämlich FT = ab~ (NAND), und für e = b wird 7T = OTF(NOR).Di e noc h missing two functions ΊΓ5 (NAND), and a + b (NOR) can be realized also with this circuit, when additionally the inverting output TT is used. For c = α it becomes F T = ab ~ (NAND), and for e = b it becomes 7T = OTF (NOR).

Wie eine allgemeine Untersuchung (vgl. Y.N. Patt: Synthesis of switsching functions using a minimum number of integrated —■ circuit modules, »Technical Report AFAL — TR — 67 — 142«, Stanford Universily, Stanford, USA.) gezeigt hat, kann das die FunktionLike a general investigation (see Y.N. Patt: Synthesis of switching functions using a minimum number of integrated - ■ circuit modules, "Technical Report AFAL - TR - 67 - 142", Stanford Universily, Stanford, USA.), The function can do that

FI = al· e + al· e = (al·) = e — (a 6) ^ e FI = al e + al e = (al) = e - (a 6) ^ e

realisierende Verknüpfungsglied auch als Grundschaltung eines digitalen Schaltungssystems eingesetzt werden. Ähnlich wie mit NAND- oder NOR-Gliedern lassen sich mit diesem Verknüpfungsglied alle logischen Verknüpfungen ausführen, wobei nur der invertierende Ausgang FI benötigt wird. Unter Einschluß der schon vorher erwähnten Möglichkeit, Eingänge an ein festes Potential zu legen oder Eingänge miteinander zu verbinden, kann jede beliebige Funktion von 3 Variablen mit höchstens 3 dieser Verknüpfungsglieder gebildet werden. Dabei sind höchstens 2 Verknüpfungsglieder in Serie geschaltet, was sich günstig auf die gesamte Signallaufzeit auswirkt. Vergleichsweise werden bei Verwendung von NOR- oder NAND-Gliedern im ungünstigsten Fall 6 Schaltungen in 3 Stufen benötigt. Ein weiterer Vergleich macht die Vorteile hinsichtlich der Einsparung der Anzahl der Klemmen und damit der Verbindungsleitungen bei Verwendung von Verknüpfuncsgliedern gemäß der Erfindung in ihrer abgewandelten Form gegenüber NOR- oder NAND-Gliedern noch deutlicher. Wollte man gleichzeitig alle 256 möglichen Funktionen von 3 Variablen realisieren, so wären dazu 525 Verknüpfungsglieder gemäß der Erfindung erforderlich, hingegen würde man aber 1124 NOR- bzw. NAND-Glieder benötigen.realizing logic element is also used as a basic circuit of a digital circuit system will. Similar to NAND or NOR elements, this logic element can be used Carry out all logic operations, whereby only the inverting output FI is required. Under Inclusion of the previously mentioned possibility of connecting inputs to a fixed potential or inputs connect any function of 3 variables with a maximum of 3 of these Linking links are formed. A maximum of 2 links are connected in series, which has a positive effect on the entire signal propagation time. Comparatively, when using NOR or NAND elements in the worst case 6 circuits in 3 stages required. Another comparison makes the advantages in terms of saving the number of terminals and thus the connecting cables when using Linking elements according to the invention in its modified form Shape even clearer compared to NOR or NAND elements. If you wanted all 256 possible at the same time Realizing functions of 3 variables would require 525 logic elements according to the invention required, but you would need 1124 NOR or NAND elements.

Ausgehend von der Grundschaltung nach F i g. 1 ist es natürlich möglich, anstatt die Eingänge c und d zu einem gemeinsamen Eingang zu verbinden, zwei beliebige andere Eingänge zusammenzufassen. Da sich aber alle so gewonnenen Verknüpfungen auchStarting from the basic circuit according to FIG. 1 it is of course possible, instead of connecting inputs c and d to a common input, to combine any two other inputs. Since, however, all the links thus obtained are also

mit normalen seriengekoppelten Verknüpfungsgliedern in ECL-Technik, bei denen die Basis des einen der beiden Transistoren (entsprechend Tl. TZ) des unteren Stromübernahmeschalters an einem festen Potential liegt, erzeugen lassen, soll hierauf nicht näher eingegangen werden.With normal series-coupled logic elements in ECL technology, in which the base of one of the two transistors (corresponding to Tl. TZ) of the lower current transfer switch is at a fixed potential, this will not be discussed in more detail.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Link in ECL technology, characterized by the combination the following well-known characteristics:

a) The collector-emitter paths of two further transistors (Π, Γ2) are inserted into the supply lines to the emitters of the transistors (Γ3, TA or 75, Γ6) of two "upper" current transfer switches with one-sided control, and their emitters to form a> lower "are connected to current handover certificates age and applied to a constant current source (K), further respectively, the collector of the directly driven transistor (T 3 or T5) of an" upper "current handover certificates age with the collector of the indirectly-controlled transistor (T4 or . T6) ^2a of the other "top" current handover certificates ages, with the base of a serving as the output emitter follower transistor (Tl 7 or 8) and via a common collector resistor to the reference potential connectedness the ^a5;

b) the "lower" power transfer switch is on both sides with independent signals controlled, the potential values of which determine the states "0" and "1" by half of the signal swing in the same direction against each other are shifted.

2. Link according to claim 1, characterized in that between the input terminals (a, b) for controlling the transistors of the "lower" Stromüberaahmeschalters and the bases of these transistors shifting networks (Ul, Ul) arranged to shift the potential of the corresponding input signals and that the amounts the potential shifts are different by half the signal swing.

3. Linking element according to claim 1 or 2, characterized in that the bases of the directly, 5 controlled transistors (Γ3, TS) of the two "upper" current transfer switches are connected to a common input terminal.

4. Linking element according to claim 3, characterized in that for realizing all possible logical links between two input variables and two inputs are connected and / or that one or two of the inputs are applied to fixed potentials.

55 tere-coupled transistors, which are alternately blocked or switched on by controlling the base of one of the two transistors with a binary control signal. By injecting current it is avoided that the respective conductive transistor reaches the saturation state. Since the impressed current is taken over by one or the other transistor depending on the input signal, it is also taken over by a current takeover switch