DE2001575A1 - Semiconductor construction and method for reducing the collector resistance - Google Patents
Semiconductor construction and method for reducing the collector resistanceInfo
- Publication number
- DE2001575A1 DE2001575A1 DE19702001575 DE2001575A DE2001575A1 DE 2001575 A1 DE2001575 A1 DE 2001575A1 DE 19702001575 DE19702001575 DE 19702001575 DE 2001575 A DE2001575 A DE 2001575A DE 2001575 A1 DE2001575 A1 DE 2001575A1
- Authority
- DE
- Germany
- Prior art keywords
- collector
- highly doped
- zone
- doped layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 18
- 238000010276 construction Methods 0.000 title description 2
- 239000000463 material Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 239000000377 silicon dioxide Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
Signetics Corporation, Sunnyvale, Kalif♦ (V. St. A <Signetics Corporation, Sunnyvale, Calif ♦ (V. St. A <
Hälbleiteraüfbau und Verfahren zur Verringerung des Kollektorwiderstandes.. " Semiconductor construction and method for reducing the collector resistance .. "
Für diese Anmeldung wird die Priorität aus der entsprechenden US-Anmeldung SeriälKNö. 791 658 vom 16. Januar 1969 in Anspruch genommen *For this registration, the priority is derived from the corresponding US registration SeriälKNö. 791 658 of January 16, 1969 taken *
Es ist bereits bekannt, begrabeine dotierte Schichten in integrierten Schaltungen und sogar auch in dielektrisch isolierten integrierten Schältungen anzuordnen. Derartige begrabene Schiöhten sind jedoch nur art der Unterseite der Inseln der dielektrisch isolierten Schaltungen vorgesehen * so daß der Kollektorstrofii immer noch von dem Emitter durch die Basis des Transistors und dann nach unten durch die einen höhen spezifischen Widerstand aufweisende Kollektörzone hin^ durch 2SU der begrabenen Schicht j dann von der begrabenen Bchiöht durch die Kollektörzone hohen spezifischört Wider« Standes güriigk" zu dem KollektöränSöhlüß fließen muß. Da der speglfiiciie widerstand des Koll&ktörmaterials so bemessen iätf daß die* Vörriöhrjüng eineι ggwttHößhte Dlirehbriiehspannüng i§t m tehwierig den Köliekfiörwidi&rstandIt is already known to arrange buried doped layers in integrated circuits and even in dielectrically isolated integrated circuits. Such buried shafts, however, are only provided on the underside of the islands of the dielectrically isolated circuits, so that the collector flow still from the emitter through the base of the transistor and then down through the higher resistivity collector zone through 2SU of the buried layer must flow to the KollektöränSöhlüß j then from the buried Bchiöht by the Kollektörzone high spezifischört cons "prior güriigk". Since the resistance of the speglfiiciie Koll & ktörmaterials sized iät that the f * Vörriöhrjüng eineι ggwttHößhte Dlirehbriiehspannüng i§t m tehwierig the Köliekfiörwidi & rstand
U0Ü83Ü/1331U0Ü83Ü / 1331
Es ist bereits versucht worden, den Kollektorwiderstand durch Diffusion einer hochdotierten Zone durch die Kollektorzone hindurch nach unten in die begrabene Schicht zu verringern. Ein derartiges Vorgehen liefert jedoch im allgemeinen keine zufriedenstellenden Ergebnisse, da eine lange Diffusionszeit benötigt wird und weil sich das Diffusionsmaterial über ein ziemlich großes Gebiet verteilt. Es besteht daher ein Bedarf für eine neue und verbesserte Vorrichtung, sowie ein Verfahren zur Verringerung des Kollektorwiderstandes.Attempts have already been made to reduce the collector resistance by diffusing a highly doped zone through the collector zone through it down into the buried layer to decrease. However, such a procedure does not generally provide any satisfactory results, because a long diffusion time is required and because the diffusion material has a fairly large area distributed. There is therefore a need for a new and improved apparatus and method to reduce the collector resistance.
Die Aufgabe der Erfindung besteht ganz allgemein darin, einen Halbleiteraufbau und ein Verfahren anzugeben, die zur Verringerung des Kollektorwiderstandes dienen, mit der Herstellungsweise dielektrischer isolierter integrierter Schaltungen verträglich sind, keine langen Diffusionszeiten erforderlich machen und nur ein sehr kleines Gebiet erfassen.The object of the invention is very generally to provide a semiconductor structure and a method that are used for Reduction of the collector resistance serve with the manufacturing method of dielectric isolated integrated circuits are compatible, do not require long diffusion times and cover only a very small area.
Der vorgeschlagene Halbleiteraufbau ist erfindungsgemäß gekennzeichnet durch einen Trägerkörper, wenigstens eine, durch den Trägerkörper getragene Halbleiterinsel mit einer ™ Planar-Oberflache, eine die Halbleiterinseln gegenüber anderen Inseln und gegenüber dem Trägerkörper isolierende Isolationsschicht, einen in der Insel ausgebildeten Transistor mit Basis-, Kollektor- und Emitterzone, eine über die Kollektorzone hinweg reichende und bis zur Oberfläche geführte hochdotierte Schicht und durch Kontaktvorrichtungen an der Oberfläche, die dazu dienen, eine Verbindung mit Emitter-, Basis- und Kollektorzone herzustellen, wobei die Köntaktvor-The proposed semiconductor structure is according to the invention characterized by a carrier body, at least one semiconductor island carried by the carrier body with a ™ Planar surface, one the semiconductor islands over against others Islands and an insulating layer that insulates against the carrier body, a transistor formed in the island with base, collector and emitter zone, one over the collector zone highly doped layer reaching away and up to the surface and through contact devices on the Surface that serve to establish a connection with the emitter, base and collector zones, whereby the contact pre-
009830/1331009830/1331
richtung für die Kollektorzone in Verbindung mit der zur Oberfläche durchgeführten hochdotierten Schicht steht, um den Kollektorwiderstand zu verringern.direction for the collector zone in connection with that to the surface performed highly doped layer to reduce the collector resistance.
Nach dem Verfahren wird die hochdotierte begrabene Zone erfindungsgemäß bis zur Oberfläche durchgeführt, indem entweder zunächst eine Ausnehmung ausgebildet und die Seitenwände der Ausnehmung und eine Oberfläche der Insel vor Ausbildung der Isolationsgraben hoch dotiert werden, oder im anderen Falle, die Halbleiterinsel nach Ausbildung der Isolationsgräben hoch dotiert wird, indem die Dotierung durch die Seitenwände der Isolationsgräben und durch die freiliegende Oberfläche des Halbleitermaterials diffundiert wird, das zur Ausbildung der Insel dient.After the procedure, the highly doped buried zone carried out according to the invention to the surface by either first forming a recess and the side walls the recess and a surface of the island are highly doped before the isolation trenches are formed, or in the another case, the semiconductor island after the isolation trenches have been formed is highly doped by the doping through the side walls of the isolation trenches and through the exposed Surface of the semiconductor material is diffused, which is used to form the island.
Weitere Merkmale der Erfindung sind aus der nachstehenden Beschreibung bevorzugter Ausführungsbeispiele in Verbindung mit den Zeichnungen ersichtlich.Further features of the invention can be found in the following description of preferred exemplary embodiments visible with the drawings.
Figuren 1-7 sind Querschnittsdarstellungen zur Veranschaulichung eines Verfahrens nach der Er-.'' ", findung, : Figures 1-7 are cross-sectional views to illustrate a method according to the invention .
Fig. 8 ist eine teilweise Draufsicht auf den AufbauFig. 8 is a partial plan view of the structure
der in Fig. 7'.dargestellten Halbleitervorrichtung. of the semiconductor device shown in FIG. 7 '.
Figuren 9-1Ί sind Querschnittsdarstellungen und zeigen ein zweites Ausführungsbeispiel des erfindungsgemäßen Verfahrens.Figures 9-1Ί are cross-sectional views and show a second embodiment of the method according to the invention.
009830/1331009830/1331
Zur Ausführung des erfindungsgemäßen Verfahrens wird ein Halbleiterkörper 21 aus einem geeigneten Material wie z.B. monokristallinem oder einfachkristallinem Silizium verwendet. Der Körper 21 wird so geschliffen und abgerichtet, daß er zwei parallele Oberflächen 22 und 23 aufweist, dann wird der Halbleiterkörper 21 einer oxidierenden Atmosphäre ausgesetzt, damit auf den Oberflächen 22 und 23 Schichten 24 eines isolierenden Materials ausgebildet werden. Wenn der Halbleiterkörper oder die Platte 21 aus Silizium hergestellt wird, besteht die Isolationsschicht aus Siliziumdioxid, das ein guter Isolator ist. Vermittels geeigneter photolithographischer Verfahren wird in der Siliziumdioxidschicht 24 ein Fenster 26 ausgebildet. Der Halbleiterkörper 21 wird dann in ein geeignetes Ätzmittel wie beispielsweise ein anisotropes Ätzmittel eingebracht, um in dem Halbleiterkörper eine Ausnehmung 27 auszubilden. Wenn ein anisotropes Ätzmittel verwendet wird, treffen die durch die geneigten Seitenwände 28 gebildeten Ausnehmungen unter Ausbildung eines Scheitels oder einer Spitze zusammen, wie in Fig. 2 W dargestellt ist.To carry out the method according to the invention, a semiconductor body 21 made of a suitable material such as monocrystalline or monocrystalline silicon is used. The body 21 is ground and dressed so that it has two parallel surfaces 22 and 23, then the semiconductor body 21 is exposed to an oxidizing atmosphere so that layers 24 of an insulating material are formed on the surfaces 22 and 23. If the semiconductor body or the plate 21 is made of silicon, the insulating layer consists of silicon dioxide, which is a good insulator. A window 26 is formed in the silicon dioxide layer 24 by means of suitable photolithographic processes. The semiconductor body 21 is then introduced into a suitable etchant such as, for example, an anisotropic etchant, in order to form a recess 27 in the semiconductor body. If an anisotropic etchant is used, the recesses formed by the inclined side walls 28 meet together to form an apex or tip, as shown in Fig. 2 W is illustrated.
Die Oxidschichten 24 werden anschließend entfernt, und die Oberfläche 23 und die Ausnehmung 27 werden der Dotierung ausgesetzt, die in den Halbleiterkörper eindiffundiert wird, um die hochdotierte Schicht zu erhalten, die zur Verringerung des Kollektorwiderstandes dient. Typischerweise weist der Halbleiterkörper 21 einen n-Fremdstoff auf, und wennThe oxide layers 24 are then removed, and the surface 23 and the recess 27 are doped exposed, which is diffused into the semiconductor body in order to obtain the highly doped layer, which is necessary for reduction the collector resistance is used. The semiconductor body 21 typically has an n-type impurity, and if so
009830/1331009830/1331
das der Pall ist, kann die hochdotierte Schicht 31, die sich von der Oberfläche 23 und ,von den Seitenwänden 28 der Ausnehmung 27 nach innen erstreckt,'dadurch ausgebildet werden, daß in den Halbleiterkörper Arsen eindiffundiert wird, um eine hochdotierte Schicht 31 gewünschter Dicke zu erhalten. Typischerweise dringt das Arsen in die Halbleiterplatte 21 von der Oberfläche 23 und von den Seitenwänden 28 der Ausnehmung 27 aus um mehrere y tief ein.that is the Pall, the highly doped layer 31, the from the surface 23 and, from the side walls 28 of the Recess 27 extends inward, 'are thereby formed, that arsenic is diffused into the semiconductor body in order to obtain a highly doped layer 31 of the desired thickness. Typically, the arsenic penetrates into the semiconductor plate 21 from the surface 23 and from the side walls 28 of the recess 27 off by several y deep.
Nachdem die Arsendiffusion durchgeführt worden ist, wird der Halbleiterkörper oder die -platte 21 erneut oxidiert, um eine weitere Siliziumdioxid-Isolationsschicht 32 auszubilden, welche die Oberfläche 23 und die Seitenwände 28 der Ausnehmung 27 bedeckt. Dann werden Fenster 33 in der Siliziumdioxidschicht 32 ausgebildet, um wieder Abschnitte der Oberfläche 23 freizulegen. Als nächstes wird, ein geeignetes Ätzmittel wie z.B. ein anisotropes Ätzmittel dazu verwendet, in dem Halbleiterkörper Gräben 3^ einer Tiefe auszubilden, die normalerweise größer ist als die Tiefe der Ausnehmung 27, und die dazu dienen, die Inseln des Halbleitermaterials, welche den Halbleiterkörper oder die Halbleiterplatte 21 bilden, in der nachstehend beschriebenen Weise zu isolieren. Dabei ist zu beachten, daß die Gräben 3** in einer solchen Weise angeordnet, sind, daß sich die Ausnehmung 27 neben einem Graben befindet. Die Tiefe der Gräben wird durch die Tiefe der gewünschten Insel festgelegt.After the arsenic diffusion has been carried out, the semiconductor body or the semiconductor plate 21 is oxidized again in order to form a further silicon dioxide insulation layer 32 which covers the surface 23 and the side walls 28 of the recess 27. Windows 33 are then formed in the silicon dioxide layer 32 in order to expose portions of the surface 23 again. Next, a suitable etchant such as an anisotropic etchant is used to form trenches 3 ^ a depth in the semiconductor body which is normally greater than the depth of the recess 27, and which serve the islands of the semiconductor material, which the semiconductor body or forming the semiconductor plate 21 to be insulated in the manner described below. It should be noted that the trenches 3 ** are arranged in such a way that the recess 27 is located next to a trench. The depth of the trenches is determined by the depth of the island desired.
Nachdem die Gräben ausgebildet worden sind, kann die Oxidschicht 32 entfernt und von neuem ausgebildet werden, After the trenches have been formed, the oxide layer 32 can be removed and formed again,
so daß sie sich über die Oberfläche 23, in die Gräben 34 und in die Ausnehmung 27 hinein erstreckt, wie Fig. 5 zeigt. Sobald dieser Vorgang durchgeführt worden ist, wird auf der Schicht 36 ein Trägerkörper 37 ausgebildet. Dieser Trägerkörper kann von einem beliebigen Typ sein, beispielsweise aus polykristallinem Silizium, das auf die Siliziumdioxidschicht 36 aufgedampft wird. Der Trägerkörper dient als Halterung für die weiteren Bearbeitungsvorgänge.so that they extend over the surface 23 into the trenches 34 and extends into the recess 27, as FIG. 5 shows. As soon as this process has been carried out, the Layer 36, a carrier body 37 is formed. This carrier body can be of any type, for example made of polycrystalline silicon, which is vapor-deposited on the silicon dioxide layer 36. The carrier body serves as a holder for further processing.
Der obere Abschnitt des Halbleiterkörpers oder der Halb-' leiterplatte 21 des in Fig. 5 dargestellten Halbleiteraufbaus kann dann auf geeignete Weise entfernt werden, beispielsweise iivdem diese(r) in eine Läppmaschine eingebracht und Material so lange entfernt wird, bis die in die Gräben 34 aufgedampfte Siliziumdioxidschicht 36 freiliegt. Außerdem werden Inseln 38 gebildet, die durch den Körper getragen werden. Die Inseln bestehen aus monokristallinem oder einfachkristallinem Material des Körpers oder der Platte 21 und sind gegenseitig und gegenüber dem Trägerkörper 37 durch die Siliziumdioxidschicht 36 isoliert. Die Inseln 38 weisen freiliegende Oberflächen 39 auf, die in einer gemeinsamen Ebene liegen. Nachdem die Inseln 38 ausgebildet worden sind, wird der Halbleiteraufbau in eine oxidierende Atmosphäre eingebracht, um eine Siliziumdioxidschicht 41 auf den Oberflächen 39 auszubilden. The upper portion of the semiconductor body or the semiconductor 'circuit board 21 of the semiconductor structure shown in FIG can then be removed in a suitable manner, for example by placing them in a lapping machine and adding material is removed until the vapor deposited in the trenches 34 Silicon dioxide layer 36 is exposed. Also become islands 38 which are carried by the body. The islands consist of monocrystalline or single crystalline material of the body or the plate 21 and are mutually and opposite the carrier body 37 through the silicon dioxide layer 36 isolated. The islands 38 have exposed surfaces 39 that lie in a common plane. After this the islands 38 have been formed, the semiconductor structure is placed in an oxidizing atmosphere to to form a silicon dioxide layer 41 on the surfaces 39.
Als nächstes können in den isolierten Inseln 38 aktive und passive Vorrichtungen ausgebildet werden. BeispielsweiseNext, active and passive devices can be formed in the isolated islands 38. For example
009030/1331009030/1331
."■..■ . "V7 "■ ■--■:- ■'. "■ .. ■." V 7 "■ ■ - ■ : - ■ '
kann entsprechend der Darstellung der Fig. 7 in der Insel 38 ein Transistor ausgebildet werden. Das erfolgt auf herkömmliche Weise, indem zunächst ein Fenster in der Oxidschicht 41 geöffnet und dann durch dieses eine Dotierung eindiffundiert wird, deren Leitfähigkeit entgegengesetzt ist der Leitfähigkeit der Insel, so daß eine Basiszone 42 entsteht, die einen napfförmigen pn-übergang 43 bildet, der bis zur Oberfläche 39 reicht. Der unterhalb der Basiszone befindliche Abschnitt der Insel 38 dient als Kollektorzone des Transistors. Während der Basisdiffusion wächst Oxid erneut in den für die Basisdiffusion ausgeschnittenen Fenstern, und es werden daher anschließend zusätzliche Fenster in der Oxidschicht ausgebildet, durch welche eine Dotierung vom ersten Leitfähigkeitstyp eindiffundiert wird, um eine Emitterzone 44 innerhalb der Basiszone 42 auszubilden und einen napfförmigen pn-übergang 46 zu erhalten, der bis zur Oberfläche 39 reicht. Gleichzeitig werden die Zonen 51 ausgebildet, die eine Verbindung mit der hochdotierten Schicht 31 herstellen und damit auch in guter Verbindung mit den Kollektorzonen stehen. Während der Emitterdiffusion wächst das Oxid erneut in den Fenstern, und es werden anschließend zusätzliche Fenster in der Oxid-Isolationsschicht geöffnet, welche die Basis-, Kollektor- und Emitterzone überlagern. Auf die gesamte Oberfläche wird dann ein geeignetes Metall wie z.B. Aluminium aufgedampft, und die unerwünschten Abschnitte werden entfernt, um Kontaktelemente 47, 48 und 49 can according to the representation of FIG. 7 in the island 38 a transistor can be formed. This is done in a conventional way Way, by first opening a window in the oxide layer 41 and then doping it through it is diffused in, the conductivity of which is opposite to the conductivity of the island, so that a base zone 42 is created, which forms a cup-shaped pn junction 43 that extends up to to surface 39 is enough. The section of island 38 located below the base zone serves as the collector zone of the Transistor. During the base diffusion, oxide grows again in the windows cut out for the base diffusion, and additional windows are therefore subsequently formed in the oxide layer, through which a doping of the first conductivity type is diffused to form an emitter zone 44 within the base zone 42 and a To obtain cup-shaped pn junction 46, which extends to surface 39. At the same time, the zones 51 are formed, the one connection with the highly doped layer 31 and thus also in good connection with the collector zones stand. During the emitter diffusion, the oxide grows again in the windows, and it subsequently grows additional windows opened in the oxide insulation layer, which overlay the base, collector and emitter zone. A suitable metal such as aluminum is then evaporated onto the entire surface and the undesired portions are removed to create contact elements 47, 48 and 49
009830/1331 .009830/1331.
auszubilden, die jeweils eine Verbindung mit Emitter-, Basis- und Kollektorzone des in der Insel 38 hergestellten Transistors bilden, wie Fig. 7 zeigt.to form, each of which is connected to the emitter, base and collector zones of the transistor produced in the island 38 as Fig. 7 shows.
Es ist zu beachten, daß die Zonen 51 in einer solchen Weise angeordnet sind, daß sie nicht nur die hochdotierte Schicht 31 überlagern, sondern sich von dieser hochdotierten Schicht auch in beiden Richtungen nach außen erstrecken. Typischerweise können die hochdotierten Zonen 51 und der Emitter dadurch ausgebildet werden, daß der dargestelle Aufbau mit Phosphor dotiert wird. Die Zone 51 wird zur gleichen Zeit diffundiert wie die Zone 44, d.h. während der Emitterausbildung, und besteht aus Phosphor.It should be noted that the zones 51 are arranged in such a way that they do not only contain the highly doped ones Layer 31 overlay, but separate from this highly doped Layer also extend outward in both directions. Typically, the highly doped zones 51 and Emitters are formed in that the structure shown is doped with phosphorus. Zone 51 becomes the same Time diffuses like zone 44, i.e. during emitter formation, and consists of phosphorus.
Aus dem in den Figuren 7 und 8 dargestellten Aufbau läßt sich ersehen, daß die hochdotierte Schicht 31 bis zur Oberfläche reicht und in direkter Verbindung mit der hochdotierten Zone 51 steht, welche ihrerseits in direkter Verbindung mit dem Kollektor-Kontaktelement 49 steht. Daher ist der Kollektorwiderstand erheblich verringert. Es läßt sich weiterhin ersehen, daß diese Verringerung des Kollektorwiderstandes auf geringem Raum und ohne Verwendung langer Diffusionszeiten möglich ist.From the structure shown in Figures 7 and 8 it can be seen that the highly doped layer 31 to Surface extends and is in direct connection with the highly doped zone 51, which in turn is in direct connection with the collector contact element 49 is. thats why the collector resistance is significantly reduced. It can also be seen that this reduction in collector resistance is possible in a small space and without using long diffusion times.
Ein weiteres Verfahren zur Erzielung des praktisch gleichen Ergebnisses ist in den Figuren 9 bis 14 dargestellt. Der gleiche Typ von Halbleiterkörper oder -platte 21 wird verwendet, und eine Oxidschicht 24 wird auf der Oberfläche 23 ausgebildet. Fenster 61 werden in der Oxidschicht 24 gebildet und Gräben 62 durch die Fenster in den HalbleiterkörperAnother method for achieving practically the same result is shown in FIGS. The same type of semiconductor body or plate 21 is used and an oxide layer 24 is placed on the surface 23 formed. Windows 61 are formed in the oxide layer 24 and trenches 62 through the windows in the semiconductor body
009830/1331009830/1331
oder die Halbleiterplatte 21 eingeätzt. Dann wird die Oxidschicht in der in Fig. 11 dargestellten Weise entfernt, und die gesamte Oberfläche 23, wie auch die Seitenwände der Gräben 62 werden der Dotierung ausgesetzt, die dazu dient, eine hochdotierte Schicht 63 auszubilden, die von der Oberfläche 23 und von den Seitenwänden der Gräben 62 nach innen verläuft.or the semiconductor plate 21 is etched. Then the oxide layer removed in the manner shown in Fig. 11, and the entire surface 23, as well as the side walls of the Trenches 62 are exposed to the doping, which serves to to form a highly doped layer 63, from the surface 23 and from the side walls of the trenches 62 inward runs.
Nach dem Diffusionsvorgang wird der in Fig. 11 dargestellte Aufbau erneut oxidiert, so daß eine Siliziumdioxidschicht 64 ausgebildet wird, welche die Oberfläche 23 und die Seitenwände der Gräben 62 bedeckt. Im Anschluß daran wird ein Trägerkörper 67 auf der Schicht 64 ausgebildet. Der Trägerkörper kann, wie vorstehend beschrieben, aus jedem geeigneten Msterial wie z.B. polykristallinem Silizium bestehen.After the diffusion process, that shown in FIG. 11 becomes Build-up is oxidized again, leaving a silicon dioxide layer 64 is formed which covers the surface 23 and the side walls of the trenches 62. Following that a carrier body 67 is formed on the layer 64. As described above, the carrier body can consist of any suitable materials such as polycrystalline silicon exist.
Der obere Abschnitt des Halbleiterkörpers 21 wird auf geeignete Weise wie z.B. durch Läppen entfernt, um das Siliziumdioxid innerhalb der Gräben 62 freizulegen und isolierte Inseln 68 mit Planar-Oberflachen 69 zu bilden, die in einer gemeinsamen Ebene liegen. Wie bei dem vorstehenden Ausführungsbeispiel dient die Siliziumdioxidschicht 64 dazu, jede Insel gegenüber den anderen Inseln und gegenüber dem TrägerkörperThe upper portion of the semiconductor body 21 is on suitable manner such as lapping to remove the silica to uncover within the trenches 62 and to form isolated islands 68 with planar surfaces 69, which in a common plane. As in the previous embodiment the silicon dioxide layer 64 serves to cover each island towards the other islands and towards the carrier body
67 zu isolieren. Dann wird eine Siliziumdioxidschicht 71 auf den Oberflächen 69 ausgebildet.67 isolate. Then a silicon dioxide layer 71 is applied the surfaces 69 formed.
Aktive und passive Vorrichtungen können dann in der InselActive and passive devices can then be in the island
68 im wesentlichen in der bereits beschriebenen Weise ausgebildet werden. Kollektor-, Basis- und Emitterzone 72, 73und 7468 formed essentially in the manner already described will. Collector, base and emitter zones 72, 73 and 74
0 0 9830/13310 0 9830/1331
- Io -- Io -
werden ausgebildet, wobei sich die Basiszone innerhalb der Kollektorzone, und die Emitterzone innerhalb der Basiszone befindet. Die hochdotierte Schicht 63 erstreckt sich entlang des Bodens der Kollektorzone und entlang der Seiten der Kollektorzone bis zur Oberfläche 69. Durch öffnen eines Fensters in der Siliziuradioxidschicht 71 und Diffusion der Dotierung durch das Fenster während der Emitterdiffusion wird in der bereits beschriebenen Weise eine hochdotierte Zone 76 ausgebildet. Es ist zu beachten, daß die hochdotier-are formed with the base zone within the collector zone and the emitter zone within the base zone is located. The highly doped layer 63 extends along the bottom of the collector zone and along the sides the collector zone up to the surface 69. By opening a window in the silicon dioxide layer 71 and diffusing the Doping through the window during emitter diffusion a highly doped zone 76 is formed in the manner already described. It should be noted that the highly doped
" te Zone 76 so angeordnet ist, daß eine Seite der Zone in Verbindung mit der hochdotierten Schicht 63 steht, welche bis zur Oberfläche reicht, und daß der andere Abschnitt der Zone sich innerhalb der Kollektorzone 72 befindet und mit dieser in Verbindung steht. In der bereits beschriebenen Weise wird eine Metallisierung aufgebracht, um Kollektor-, Basis- und Emitter-Kontaktelemente 77» 78 und 79 auszubilden. Das Kollektor-Kontaktelement steht in Verbindung mit der hochdotierten Zone 76, die in direkter Verbindungnit der hochdotier-"te zone 76 is arranged so that one side of the zone is in communication with the highly doped layer 63, which extends to the surface, and that the other portion of the zone is located within the collector zone 72 and is in communication with it. In the manner already described, will a metallization is applied to form collector, base and emitter contact elements 77 »78 and 79. The collector contact element is in connection with the highly doped zone 76, which is in direct connection with the highly doped
w ten Schicht 63 steht, welche sich über die Bodenfläche der Kollektorzone erstreckt. Somit ist ersichtlich, daß der in Fig. 14 dargestellte Aufbau die gleichen Vorteile wie der in Fig. 7 dargestellte Aufbau aufweist, und ein niedriger Kollektorwiderstand erhalten wird. Mit anderen Worten, die n+ Diffusion ist kontinuierlich von der Oberseite bis zur Unterseite.w th layer 63 stands, which extends over the bottom surface of the Collector zone extends. Thus, it can be seen that the structure shown in Fig. 14 has the same advantages as the 7 and a low collector resistance is obtained. In other words, the n + diffusion is continuous from top to bottom.
Es läßt sich ersehen, daß der Hauptunterschied zwischenIt can be seen that the main difference between
009830/1331009830/1331
den beiden Verfahren darin besteht, daß bei dem ersten Verfahren, das in den Figuren 1 bis 7 dargestellt ist, die hochdotierte Schicht vor dem Ätzen der Isolationsgräben ausgebildet wird und daß die Isolationsgräben die hochdotierte Schicht unterbrechen. Bei dem zweiten Verfahren werden zunächst die Isolationsgräben ausgebildet und dann dazu verwendet, die hochdotierte Schicht zur Oberfläche zu führen. Aus dem vorstehenden läßt sich ersehen, daß durch die Erfindung ein Halbleiteraufbau und ein Verfahren geschaffen worden sind, die sich besonders gut zu einer erheblichen Verringerung des Kollektorwiderstandes von dielektrisch isolierten Schaltungen eignen, wozu weder eine lange Diffusionszeit, noch zusätzlicher Raum innerhalb der integrierten Schaltung benötigt werden.the two procedures consists in the fact that in the first procedure, which is shown in Figures 1 to 7, the highly doped Layer is formed before the etching of the isolation trenches and that the isolation trenches are the highly doped Interrupt shift. In the second method, the isolation trenches are first formed and then used to to lead the highly doped layer to the surface. From the foregoing it can be seen that the Invention a semiconductor structure and a method have been created that are particularly good at a considerable Reduction of the collector resistance of dielectrically isolated Circuits are suitable, including neither a long diffusion time nor additional space within the integrated circuit are needed.
0 0 9830/13310 0 9830/1331
Claims (11)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US79165869A | 1969-01-16 | 1969-01-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2001575A1 true DE2001575A1 (en) | 1970-07-23 |
Family
ID=25154386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702001575 Pending DE2001575A1 (en) | 1969-01-16 | 1970-01-15 | Semiconductor construction and method for reducing the collector resistance |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE2001575A1 (en) |
| FR (1) | FR2028463B1 (en) |
| GB (1) | GB1276451A (en) |
| NL (1) | NL7000569A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4116271A1 (en) * | 1990-05-21 | 1991-11-28 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME |
| CN1323464C (en) * | 2002-06-20 | 2007-06-27 | 沃纳特克两合公司 | Data converter |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961358A (en) * | 1973-02-21 | 1976-06-01 | Rca Corporation | Leakage current prevention in semiconductor integrated circuit devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461003A (en) * | 1964-12-14 | 1969-08-12 | Motorola Inc | Method of fabricating a semiconductor structure with an electrically isolated region of semiconductor material |
| US3579391A (en) * | 1967-01-05 | 1971-05-18 | Trw Inc | Method of producing dielectric isolation for monolithic circuit |
-
1970
- 1970-01-08 GB GB93470A patent/GB1276451A/en not_active Expired
- 1970-01-15 FR FR7001463A patent/FR2028463B1/fr not_active Expired
- 1970-01-15 NL NL7000569A patent/NL7000569A/xx not_active Application Discontinuation
- 1970-01-15 DE DE19702001575 patent/DE2001575A1/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4116271A1 (en) * | 1990-05-21 | 1991-11-28 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME |
| CN1323464C (en) * | 2002-06-20 | 2007-06-27 | 沃纳特克两合公司 | Data converter |
Also Published As
| Publication number | Publication date |
|---|---|
| NL7000569A (en) | 1970-07-20 |
| FR2028463A1 (en) | 1970-10-09 |
| FR2028463B1 (en) | 1974-03-01 |
| GB1276451A (en) | 1972-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1514818C3 (en) | ||
| DE3889245T2 (en) | Integrated and controlled power MOSFET. | |
| DE3134110C2 (en) | ||
| DE69122043T2 (en) | Vertical SOI field effect transistor and its manufacturing process | |
| DE68925116T2 (en) | Integrated circuit manufactured in mixed technology with CMOS structures and powerful lateral bipolar transistors with increased early voltage and manufacturing process therefor | |
| DE69429467T2 (en) | Semiconductor arrangement with an isolation zone | |
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE2502235A1 (en) | CHARGE COUPLING SEMICONDUCTOR ARRANGEMENT | |
| DE3525396A1 (en) | VERTICAL MOSFET AND METHOD FOR THE PRODUCTION THEREOF | |
| DE3222805A1 (en) | METHOD FOR PRODUCING A MOS CIRCUIT IN INTEGRATED CIRCUIT TECHNOLOGY ON A SILICON SUBSTRATE | |
| DE2242026A1 (en) | MIS FIELD EFFECT TRANSISTOR | |
| DE3588129T2 (en) | Improvements to integrated circuit chip manufacturing methods and chips made in this manner | |
| DE2238450C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE3530773A1 (en) | Semiconductor device and process for the fabrication thereof | |
| DE2420239A1 (en) | METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS | |
| DE2510593C3 (en) | Integrated semiconductor circuit arrangement | |
| DE2133976C3 (en) | Monolithically integrated semiconductor device | |
| DE3223230A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE2453279C3 (en) | Semiconductor device | |
| DE3688711T2 (en) | Integrated semiconductor circuit arrangement and method for its production. | |
| DE3421927C2 (en) | Vertical MOS transistor and method for its production | |
| DE68928787T2 (en) | Method of manufacturing a bipolar transistor | |
| DE1297762B (en) | Junction field effect transistor | |
| DE68925092T2 (en) | MOS field effect transistor | |
| DE2001575A1 (en) | Semiconductor construction and method for reducing the collector resistance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHN | Withdrawal |