DE19954890A1

DE19954890A1 - Method for data rate detection and data rate detector and method for controlling a phase locked loop and phase locked loop

Info

Publication number: DE19954890A1
Application number: DE1999154890
Authority: DE
Inventors: Reinhold Unterricker
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-11-15
Filing date: 1999-11-15
Publication date: 2001-05-23
Also published as: WO2001037475A1

Abstract

The invention relates to a method and a detector (11) for data rates for detecting data rates of a binary data stream with a plurality of edge changes that are provided with a mean edge changing rate with known edge change probability. The invention is characterised in that the means edge changing rate of the data stream (D) is compared to a mean edge changing rate of an additional data stream (TD). A signal (S1) is generated from the difference of both mean values. The signal (S1) is supplied to a phase-locked loop for coarse tuning of the oscillator (10).

Description

Die Erfindung betrifft ein Verfahren zur Datenratendetektion eines binären Datenstroms mit einer Vielzahl von Flankenwechseln, die eine mittlere Flankenwechselrate mit bekannter Flankenwechselwahrscheinlichkeit aufweisen sowie einen Datenratendetektor zur Durchführung des Verfahrens.The invention relates to a method for data rate detection a binary data stream with a variety of Edge changes that have a mean edge change rate have known edge change probability and a data rate detector for performing the method.

Darüber hinaus betrifft die Erfindung ein Verfahren zur Regelung des Stellsignals eines lokalen Oszillators für eine Phasenregelschleife sowie eine Phasenregelschleife mit einem Eingang, einem Ausgang, einem Phasendetektor, einem Schleifenfilter und einem lokalen Oszillator.In addition, the invention relates to a method for Control of the control signal of a local oscillator for a Phase locked loop as well as a phase locked loop with a Input, an output, a phase detector, one Loop filter and a local oscillator.

Eine wichtige Komponente in der Tele- und Datenkommunikation ist ein Taktregenerator, der aus einem eintreffenden Datensignal den zugehörigen Takt extrahiert. Dies wird üblicherweise mit einer Phasenregelschleife realisiert, in der ein in seiner Frequenz abstimmbarer Oszillator so geregelt wird, daß die Phasenlage seines Ausgangssignals mit der Phase des Datensignals übereinstimmt. Den Vergleich der Phasen nimmt ein Phasendetektor vor. Da eine Phasenregelschleife nicht einrastet, wenn das Stellsignal des lokalen Oszillators zu stark von der Datenrate des eintreffenden Datensignals abweicht, sollte auch eine Frequenzdifferenz richtig erkannt und ausgeregelt werden können. An important component in telecommunications and data communication is a clock regenerator that comes from an incoming Data signal extracted the associated clock. this will usually implemented with a phase locked loop, in which is an oscillator tunable in frequency it is regulated that the phase position of its output signal with the phase of the data signal matches. Comparing the A phase detector performs phases. There one Phase locked loop does not lock when the control signal of the local oscillator too much from the data rate of the incoming data signal deviates, should also Frequency difference can be correctly recognized and corrected can.

Hierzu werden häufig frequenzsensitive Phasendetektoren, beispielsweise als Rotationsfrequenzdetektor, eingesetzt. Problematisch ist allerdings, daß der frequenzsensitive Phasendetektor die Datenrate bei der genannten Modulationsart nur in einem eingeschränkten Frequenzbereich erkennen kann, da nicht zwischen einem einzigen Bit einer Datenrate und zwei gleichen aufeinanderfolgenden Bits der doppelten Datenrate unterschieden werden kann.Frequency-sensitive phase detectors, for example, used as a rotation frequency detector. The problem, however, is that the frequency sensitive Phase detector the data rate with the mentioned modulation type can only detect in a limited frequency range, since not between a single bit of a data rate and two same consecutive bits of twice the data rate can be distinguished.

Dieses Problem kann in Übertragungssystemen, in denen die Datenrate a priori bekannt ist, dadurch gelöst werden, daß eine hinreichend genaue Referenzfrequenz, zum Beispiel mit einem Quarzoszillator, erzeugt wird, die mit der Datenrate in einem festen Zusammenhang steht. Der Empfangs-Oszillator kann dann durch eine Frequenzregelschaltung so genau auf die Datenrate abgestimmt werden, daß er in der Phasenregelschleife auf die Datenrate einrasten kann. Nachteilig dieser beispielsweise aus dem Aufsatz vom Sam Yinshang Sun: "A High Speed High Jitter Tolerant Clock and Data Recovery Circuit Using Crystal Based Dual PLL" in "IEEE 1991 Bipolar Circuits and Technology Meeting", S. 293-296 bekannten Methode ist, daß ein Referenzsignal zugeführt beziehungsweise mit einem Quarz erzeugt werden muß.This problem can arise in transmission systems in which the Data rate is known a priori, can be solved in that a sufficiently accurate reference frequency, for example with a crystal oscillator, which is generated with the data rate in has a fixed connection. The receive oscillator can then be so exactly on the by a frequency control circuit Data rate that he is in the Phase locked loop can snap to the data rate. The disadvantage of this, for example, from the essay by Sam Yinshang Sun: "A High Speed High Jitter Tolerant Clock and Data Recovery Circuit Using Crystal Based Dual PLL "in" IEEE 1991 Bipolar Circuits and Technology Meeting ", pp. 293-296 known method is that a reference signal is supplied or must be generated with a quartz.

Allerdings ist in manchen Übertragungssystemen, wie beispielsweise in optischen Ringen, die Datenrate a priori nicht bekannt. Zur Bestimmung dieser Datenrate basieren nun manche Verfahren darauf, die Datenrate durch Versuch und Irrtum zu ermitteln. Hierbei werden Merkmale im Datenstrom, wie zum Beispiel das Auftreten eines Synchronisationswortes, überprüft. Die Datenrate wird so lange verändert, bis das zu erwartende Merkmal vorgefunden wird. Dieses Verfahren ist allerdings sehr aufwendig und benötigt viel Zeit. However, in some transmission systems, such as for example in optical rings, the data rate a priori not known. Now based on determining this data rate some methods insist on the data rate by trial and error To determine error. Characteristics in the data stream, such as the occurrence of a synchronization word, checked. The data rate is changed until that too expected feature is found. This procedure is however, very complex and takes a lot of time.

Es ist daher Aufgabe der Erfindung, ein einfaches Verfahren und einen Datenratendetektor dahingehend zu beschreiben, daß die Detektion einer Abweichung zwischen einer Datenrate von einem eingehenden Datensignal und einem eingehenden Referenzsignal ermöglicht wird, ohne den Nachteil eines quarzgenauen Referenzsignals in Kauf nehmen zu müssen.It is therefore an object of the invention to provide a simple method and to describe a data rate detector in that the detection of a discrepancy between a data rate of an incoming data signal and an incoming Reference signal is made possible without the disadvantage of a to have to accept the quartz-accurate reference signal.

Weiterhin ist es Aufgabe der Erfindung, eine Phasenregelschleife zu entwickeln, die ein sehr schnelles Einrasten einer Oszillatorfrequenz auf eine eingehende Frequenz eines Datensignals ermöglicht.Furthermore, it is an object of the invention to Phase locked loop to develop which is a very fast Snap an oscillator frequency to an incoming one Frequency of a data signal allows.

Die Aufgabe der Erfindung wird durch die Merkmale der jeweils unabhängigen Vorrichtungs- und Verfahrensansprüche gelöst.The object of the invention is characterized by the features of each independent device and process claims solved.

Der Erfinder hat erkannt, daß sich die Datenrate eines binären Datenstromes aufgrund der Kenntnis seiner statistischen Eigenschaften, nämlich seiner Flankenwechselwahrscheinlichkeit und seiner mittleren Flankenwechselrate ermitteln läßt.The inventor has recognized that the data rate of a binary data stream based on knowledge of its statistical properties, namely its Edge change probability and its mean Edge change rate can be determined.

Im Regelfall werden Daten zur Vermeidung von langen Gleichfolgen von 0 oder 1 nach einem auch dem Empfänger bekannten Schema verwürfelt, wodurch im übertragenen Datenstrom eine bekannte Flankenwechselwahrscheinlichkeit entsteht. Hierdurch wird erreicht, daß zum Beispiel hohe Gleichstromanteile, die keinerlei Taktinformation enthalten und zu Übertragungsfehlern führen, vermieden werden. Solche Datenströme verfügen per se über eine bekannte Statistik mit bekannter Flankenwechselwahrscheinlichkeit, unabhängig von der Art der übertragenen Daten. As a rule, data are used to avoid long Sequences of 0 or 1 after one also for the recipient known scheme scrambled, which in the transferred Data stream a known edge change probability arises. This ensures that, for example, high DC components that do not contain any clock information and lead to transmission errors. Such Data streams have known statistics per se known edge change probability, regardless of the type of data transferred.

Zu beachten ist hierbei, daß bei der in der Praxis häufig verwendeten sogenannten NRZ-Codierung (NRZ = non-return to zero) nach der Verwürfelung der Information des Datenstromes die mittlere Flankenwechselrate gleich der halben Datenrate ist. Wird jedoch ein sogenannter RZ-Code (RZ = return to zero) verwendet, so kann das Verhältnis zwischen Flankenwechselrate und Datenrate in dann allerdings bekannter Weise abweichen, wodurch weiterhin aus der Flankenwechselrate auf die Datenrate geschlossen werden kann.It should be noted here that in practice often so-called NRZ coding (NRZ = non-return to zero) after scrambling the information of the data stream the average edge change rate is equal to half the data rate is. However, if a so-called RZ code (RZ = return to zero), the relationship between Edge change rate and data rate in then known Way differ, which continues from the edge change rate the data rate can be concluded.

Ein Spezialfall kann bei originären Datenströmen mit bekannter Statistik auftreten, wie beispielsweise Audiodaten, bei denen eine Verwürfelung nicht unbedingt nötig ist und trotzdem aufgrund der bekannten Statistik auch die Flankenwechselwahrscheinlichkeit bekannt ist.A special case can be with original data streams known statistics occur, such as audio data, where a scrambling is not absolutely necessary and nevertheless also due to the known statistics Edge change probability is known.

Insgesamt errechnet sich also die Datenrate DR aus dem Quotienten der mittleren Flankenwechselrate mFWR und der Flankenwechselwahrscheinlichkeit FWW mit DR = mFWR/FWW.Overall, the data rate DR is calculated from the Quotients of the mean edge change rate mFWR and the Edge change probability FWW with DR = mFWR / FWW.

Aufgrund dieser Erkenntnis schlägt der Erfinder vor, ein Verfahren zur Datenratendetektion eines binären Datenstroms mit einer Vielzahl von Flankenwechseln, die eine mittlere Flankenwechselrate mit einer bekannten Flankenwechselwahrscheinlichkeit aufweisen, dahingehend zu verbessern, daß die mittlere Flankenwechselrate des Datenstromes D mit einer mittleren Flankenwechselrate eines weiteren Datenstromes TD verglichen wird und aus der Differenz beider Mittelwerte ein Signal S1 erzeugt wird.Based on this knowledge, the inventor suggests a Method for data rate detection of a binary data stream with a variety of flank changes that are medium Edge change rate with a known one Have edge change probability to that effect improve that the mean edge change rate of the Data stream D with an average edge change rate of one another data stream TD is compared and from the Difference between the two mean values, a signal S1 is generated.

Hierbei wird bei der Bestimmung des Signals S1 kein Absolutwert sondern ein Differenzwert erhalten, ähnlich wie ein Phasendetektor keinen Absolutwert einer Phasendifferenz angibt, sondern eine Spannung liefert, die in einem bestimmten Zusammenhang mit der Phasendifferenz steht.This does not apply to the determination of signal S1 Get absolute value but a difference value, similar to a phase detector does not have an absolute value of a phase difference indicates, but delivers a tension that in one is related to the phase difference.

Vorzugsweise kann mit dem erfindungsgemäßen Verfahren sowohl ein elektronischer als auch ein optischer Datenstrom detektiert werden.Preferably, with the method according to the invention, both an electronic as well as an optical data stream can be detected.

Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens kann darin bestehen, daß das Signal S1 aus der mittleren Flankenwechselrate in einem Datenratendetektor erzeugt wird. Aus dem Datenstrom D wird eine erste Impulsfolge F1 erzeugt, aus einem Taktstrom T wird ein Datenstrom TD und daraus eine zweite Impulsfolge F2 erzeugt. Der Datenstrom D ist dabei eine Folge von Datensignalen, der Taktstrom T eine Folge von Taktsignalen. Beide Impulsfolgen werden in einem Subtrahierer verglichen. Aus der in dem Subtrahierer ermittelten Differenz der Impulsfolgen F1-F2 wird nach Glättung der Impulsdifferenz das Signal S1 erzeugt. Dieses Signal S1 ist also proportional der Frequenzdifferenz zwischen einer momentanen Frequenz des lokalen Oszillators (Taktstrom T) und der Datenrate des eintreffenden Datenstroms.An advantageous embodiment of the invention The method can consist in that the signal S1 from the average edge change rate in a data rate detector is produced. The data stream D becomes a first one Pulse train F1 generated, from a clock current T becomes Data stream TD and a second pulse sequence F2 generated therefrom. The data stream D is a sequence of data signals that Clock current T is a sequence of clock signals. Both pulse trains are compared in a subtractor. From the in the Subtractor determined difference of the pulse sequences F1-F2 the signal S1 is generated after smoothing the pulse difference. This signal S1 is therefore proportional to the frequency difference between an instantaneous frequency of the local oscillator (Clock current T) and the data rate of the incoming Data stream.

In vorteilhafter Weise wird die Frequenz des Taktstromes T in einem Datengenerator durch einen Faktor geteilt. Für den Fall, daß die Flankenwechselrate gleich der halben Datenrate ist, das heißt beispielsweise, wenn der eingehende Datenstrom verwürfelt ist, beträgt der Wert dieses Faktors 4.The frequency of the clock current T in is advantageously a data generator divided by a factor. For the Case that the edge change rate is equal to half the data rate is, that is, for example, if the incoming data stream the value of this factor is 4.

Weiterhin werden die Flankenwechsel der Datenströme D und TD in vorteilhafter Weise mit jeweils mindestens einem eigenen Flankenwechseldetektor detektiert. Ein Flankenwechsel des Datenstromes D verursacht eine Impulsfolge F1, ein Flankenwechsel des Datenstromes TD eine Impulsfolge F2. Im erfindungsgemäßen Verfahren werden beide Impulsfolgen voneinander subtrahiert, so daß die Impulsdifferenz F1-F2 erhalten wird.Furthermore, the edge changes of the data streams D and TD in an advantageous manner, each with at least one of its own Edge change detector detected. A flank change of the Data stream D causes a pulse train F1, a Edge change of the data stream TD a pulse sequence F2. in the Both methods are pulse trains subtracted from each other, so that the pulse difference F1-F2 is obtained.

Vorteilhaft erfolgt die Glättung der Impulsdifferenz F1-F2 durch ein Tiefpaßfilter. Dieses Filter entfernt kurzzeitige Maxima und Minima der Flankenwechselrate des eingehenden Signals und bewirkt so eine Mittelung und Glättung des Signals.The pulse difference F1-F2 is advantageously smoothed through a low pass filter. This filter removes temporary Maxima and minima of the edge change rate of the incoming Signal, thus averaging and smoothing the Signal.

Ist der eingehende Datenstrom codiert, zum Beispiel mit einem 4b/5b- oder einem 8b/10b-Code, wie sie durch den IEEE Standard 802.3, 1998 ed., Kap. 36, S. 923-969 bekannt sind, kann die mittlere Flankenwechselfrequenz je nach verwendetem Code von der halben Datenrate abweichen, steht mit ihr aber in einem festen, bekannten Verhältnis, wenn die Ursprungsdaten verwürfelt sind. Im erfindungsgemäßen Verfahren wird der verwendete Code nun im Datengenerator nachgebildet.Is the incoming data stream coded, for example with a 4b / 5b or an 8b / 10b code as defined by the IEEE Standard 802.3, 1998 ed., Chap. 36, pp. 923-969 are known, the average edge change frequency depending on the used Code deviate from half the data rate, but stands with it in a fixed, known ratio if the Original data are scrambled. In the invention The code used is now used in the data generator replicated.

Statt den Code mit dem Datengenerator nachzubilden, können auch Zähler im Daten- und im Taktpfad das Verhältnis zwischen der für den Code zutreffenden Flankenwechseldichte und der Flankenwechseldichte des Taktsignals einstellen.Instead of emulating the code with the data generator, you can counters in the data and clock paths also the ratio between the flank change density applicable to the code and the Set the alternating edge density of the clock signal.

In einer weiteren Ausgestaltung werden beispielsweise bei einem codiert eingehenden Datenstrom die Impulsfolgen F1 und F2 am Eingang des Subtrahierers entsprechend der Flankenwechseldichte des Codes gewichtet. Weist zum Beispiel der verwendete Code eine Flankenwechseldichte von 0,375 auf, so ist die Impulsfolge F1 im Verhältnis zur Impulsfolge F2 mit dem Wert 0,5 : 0,375 = 4/3 zu wichten, damit der Subtrahierer das der Datenrate proportionale Signal S1 abgibt.In a further embodiment, for example the pulse sequences F1 and F2 at the input of the subtractor according to the Weighted alternating edge density of the code. Points to Example the code used has an alternating edge density of 0.375, the pulse train is F1 in relation to Weight pulse train F2 with the value 0.5: 0.375 = 4/3, so the subtractor the signal S1 proportional to the data rate delivers.

Eine vorteilhafte Weiterbildung der Erfindung besteht darin, daß besonders bei hohen Datenraten, vorzugsweise bei Datenraten größer als ein Gigabaud, die Frequenz des eintreffenden Datenstroms D und des Taktstroms T mit Zählern vorgeteilt wird, ehe Takt- und Datenstrom den Flankenwechseldetektoren zugeführt werden. Die Anforderungen an die Flankenwechseldetektoren sind dann weniger hoch.An advantageous development of the invention consists in that especially at high data rates, preferably at Data rates greater than one gigabaud, the frequency of the incoming data stream D and the clock stream T with counters is preceded before the clock and data stream Edge change detectors are supplied. The requirements to the flank change detectors are then less high.

Teilt der Datengenerator den Taktstrom durch einen Faktor 4, so wird ein Muster mit der Bitfolge 0011 gebildet. Bei hohen Datenraten kann es weiterhin zweckmäßig sein, von diesem Muster 0011 abzuweichen, um nicht nur paarweise gleiche Bits (00 beziehungsweise 11), sondern auch Einzelbits zu berücksichtigen, die ja auch im Datenstrom auftreten.If the data generator divides the clock current by a factor of 4, a pattern with the bit sequence 0011 is thus formed. At high Data rates may still be appropriate from this Deviate pattern 0011 to avoid bits that are the same in pairs (00 or 11), but also single bits take into account, which also occur in the data stream.

In einer Weiterbildung wird das erfindungsgemäße Verfahren auf eine Phasenregelschleife zur Regelung eines Stellsignals S2 eines lokalen Oszillators angewendet. Hierbei wird das im Datenratendetektor erzeugte Signal S1 der Phasenregelschleife zugeführt. Dieses Signal S1 kann zur Grobabstimmung des Oszillators benutzt werden, eine Feinabstimmung bewirkt ein Phasendetektor der Phasenregelschleife.In a further development, the method according to the invention to a phase locked loop for controlling an actuating signal S2 of a local oscillator applied. Here is the Data rate detector generated signal S1 of the phase locked loop fed. This signal S1 can be used for coarse tuning of the Oscillators are used, a fine-tuning causes Phase detector of the phase locked loop.

Eine vorteilhafte Weiterbildung dieses Verfahrens besteht darin, daß das ermittelte Signal S1 im Fall einer nicht eingerasteten Phasenregelschleife dieser zugeführt und im Fall des Einrastens der Phasenregelschleife abgeschaltet wird. There is an advantageous further development of this method in that the determined signal S1 is not in the case of a locked phase locked loop this fed and in Switched off in case of locking of the phase locked loop becomes.

Weiterhin kann das ermittelte Signal S1 in einem Addierer zu einem von einem Phasendetektor erzeugten Stellsignal S2 in der Phasenregelschleife addiert werden. Bei dieser Addition können die vom Datenratendetektor und die vom Phasendetektor erzeugten Signale unterschiedlich gewichtet werden, um den Einrastvorgang der Phasenregelschleife zu optimieren.Furthermore, the determined signal S1 can be added in an adder an actuating signal S2 in generated by a phase detector of the phase locked loop can be added. With this addition can from the data rate detector and from the phase detector generated signals are weighted differently by the To optimize the locking process of the phase locked loop.

In einer vorteilhaften Ausgestaltung wird das erzeugte Signal S1 schwächer gewichtet als das Signal des Phasendetektors. Hierdurch soll verhindert werden, daß Schwankungen der Flankenwechselfrequenz des Datenstroms die Phasenregelschleife stören. Vorzugsweise kann das im Datenratendetektor erzeugte Signal S1 mit einem Faktor zwischen 1/l und 1/30 schwächer gegenüber dem Stellsignal S2 des Phasendetektors gewichtet werden. Ein vorteilhafter Wert ist zum Beispiel 1/10.In an advantageous embodiment, the signal generated S1 weighted less than the signal from the phase detector. This is to prevent fluctuations in the Edge change frequency of the data stream Disrupt phase locked loop. Preferably, the can Data rate detector generated signal S1 with a factor between 1 / l and 1/30 weaker than the control signal S2 of the phase detector can be weighted. An advantageous value is 1/10, for example.

Im weiteren Verlauf schlägt der Erfinder vor, daß das Ausgangssignal des Addierers zur Glättung durch ein Schleifenfilter zum lokalen Oszillator geleitet wird. Das Stellsignal des Oszillators kann hierdurch so lange geändert werden, bis sich seine Schwingfrequenz der Datenrate des eintreffenden Datenstroms angeglichen hat.In the further course, the inventor suggests that the Output signal of the adder for smoothing by Loop filter is routed to the local oscillator. The The control signal of the oscillator can change as long as this until its oscillation frequency matches the data rate of the incoming data stream.

In einer vorteilhaften Ausführung wird ein Einrastsignal beim Einrasten der Phasenregelschleife abgeleitet, das die Addition des Signals S1 zum Stellsignal S2 des Phasendetektors ausschaltet. Hierdurch können Störungen durch Datensequenzen vermieden werden, die längere Zeit vom zu erwartenden Mittelwert der Flankenwechselfrequenz abweichen. In an advantageous embodiment, a snap-in signal is generated Snapping the phase locked loop derived that the Addition of the signal S1 to the control signal S2 of the Phase detector switches off. This can cause interference can be avoided by data sequences that take a long time from expected mean value of the edge change frequency differ.

Weiterhin schlägt der Erfinder vor, einen Datenratendetektor zur Durchführung des Verfahrens mit einem Eingang für einen binären Datenstrom D, einem weiterer Eingang für einen Taktstrom T, wobei die Ströme eine Vielzahl von Flankenwechseln mit einer mittleren Flankenwechselrate aufweisen, einem Ausgang für ein erzeugtes Signal S1 und einem Mittel zum Vergleich der mittleren Flankenwechselrate des Datenstromes D mit der Flankenwechselrate eines weiteren Datenstromes TD vorzusehen.The inventor furthermore proposes a data rate detector to carry out the procedure with an input for one binary data stream D, another input for one Clock current T, the currents a variety of Edge change with a medium edge change rate have an output for a generated signal S1 and a means of comparing the average edge change rate of the data stream D with the edge change rate of another To provide data stream TD.

Vorzugsweise weist das Mittel zum Vergleich der mittleren Flankenwechselrate des Datenstromes D mit der Flankenwechselrate des weiteren Datenstroms TD einen ersten Flankenwechseldetektor mit einem Eingang für den Datenstrom D und einem Ausgang für eine Impulsfolge F1, einen zweiten Flankenwechseldetektor mit einem Eingang für den Datenstrom TD und einem Ausgang für eine Impulsfolge F2 sowie mindestens einen Subtrahierer, der die Impulsfolgen F1 und F2 vergleicht und die Impulsdifferenz F1-F2 ermittelt, auf.Preferably, the means for comparing the middle Edge change rate of the data stream D with the Edge change rate of the further data stream TD a first Edge change detector with an input for the data stream D and an output for a pulse train F1, a second Edge change detector with one input for the data stream TD and an output for a pulse train F2 as well as at least a subtractor that compares the pulse trains F1 and F2 and determines the pulse difference F1-F2.

In einer möglichen Ausführungsform weisen die mindestens zwei Flankenwechseldetektoren ein RC-Glied und ein Mittel zur Flankenwechseldetektion auf. Vorzugsweise ist dieses Mittel zur Flankenwechseldetektion ein Exklusiv-Oder-Gatter.In one possible embodiment, the at least two Edge change detectors an RC element and a means for Edge change detection on. This is preferably an agent an exclusive-OR gate for edge change detection.

Weiterhin kann mindestens ein Datengenerator mit einem Eingang für den Taktstrom T und einem Ausgang für den Datenstrom TD vorgesehen sein, der dem Mittel zum Vergleich der mittleren Flankenwechselrate des Datenstromes D mit der Flankenwechselrate des weiteren Datenstroms TD vorangestellt ist. Furthermore, at least one data generator with one Input for the clock current T and an output for the Data stream TD can be provided, which is the means for comparison the average edge change rate of the data stream D with the Edge change rate preceded by the further data stream TD is.

Der Erfinder schlägt darüber hinaus vor, daß der Datengenerator ein Mittel zur Teilung der Frequenz des Taktstroms durch einen Faktor, vorzugsweise den Faktor 4, aufweist. Der Teilungsfaktor kann für den Fall gelten, daß die mittlere Flankenwechselrate gleich der halben Datenrate ist.The inventor also suggests that the Data generator a means of dividing the frequency of the Clock current by a factor, preferably a factor of 4, having. The division factor can apply in the event that the average edge change rate is equal to half the data rate is.

Ist der Datenstrom codiert, weist der Datengenerator vorzugsweise ein Mittel auf, das den verwendeten Code nachbildet.If the data stream is coded, the data generator points preferably a means based on the code used reproduces.

Zum Ausgleich kurzfristiger Schwankungen kann der Datenratendetektor über mindestens ein Mittel verfügen, das dem Mittel zum Vergleich der mittleren Flankenwechselrate des Datenstromes D mit der Flankenwechselrate des weiteren Datenstroms TD nachgestellt ist. So weist beispielsweise das Mittel zum Ausgleich kurzfristiger Schwankungen einen Tiefpaßfilter auf.To compensate for short-term fluctuations, the Data rate detector have at least one means that the mean for comparing the average edge change rate of the Data stream D with the edge change rate further Data stream TD is adjusted. For example, that Means to compensate for short-term fluctuations Low pass filter on.

In einer Variante des erfindungsgemäßen Datenratendetektors sind Zähler im Datenpfad und im Taktpfad vorgesehen, die bei einem codierten Datenstrom die für den Code zutreffende Flankenwechseldichte einstellen. Beispielsweise teilt bei einem Code mit der Flankenwechseldichte 0,375 ein Zähler im Taktpfad den Taktstrom T durch 16 und ein Zähler im Datenpfad den Datenstrom D durch 3.In a variant of the data rate detector according to the invention counters are provided in the data path and in the clock path an encoded data stream the one that applies to the code Set flank change density. For example, shares a code with the edge change density 0.375 a counter in Clock path the clock current T through 16 and a counter in the data path the data stream D through 3.

Der Erfinder schlägt weiterhin vor, daß ein Mittel vorgesehen ist, das die Impulsfolgen F1 und F2 am Eingang des Subtrahierers bei einem codierten Datensignal entsprechend der Flankenwechseldichte des Codes wichtet. The inventor further suggests that a means be provided is that the pulse trains F1 and F2 at the input of the Subtractors accordingly in the case of a coded data signal of the alternating edge density of the code.

In einer weiteren Variante sind Zähler vorgesehen, die bei hohen Datenraten, vorzugsweise Datenraten über ein Gigabaud, die Frequenz des Datenstroms und des Taktstroms vorteilen, ehe sie im Datenratendetektor weiterverarbeitet werden.In a further variant, counters are provided, which at high data rates, preferably data rates over one gigabaud, benefit the frequency of the data stream and the clock stream, before they are processed in the data rate detector.

Entsprechend dem Erfindungsgedanken schlägt der Erfinder weiterhin vor, eine an sich bekannte Phasenregelschleife, mit einem Eingang, einem Ausgang, einem Phasendetektor, einem Schleifenfilter und einem lokalen Oszillator dahingehend weiterzuentwickeln, daß zur Grobabstimmung der Frequenz des Taktsignals des lokalen Oszillators der erfindungsgemäße Datenratendetektor die bekannte Phasenregelschleife und ein Mittel zur Zuführung des erzeugten Signals S1 vorgesehen ist.According to the idea of the invention, the inventor proposes continue to use a known phase locked loop an input, an output, a phase detector, one Loop filter and a local oscillator in this regard to further develop that for coarse tuning of the frequency of the Clock signal of the local oscillator of the invention Data rate detector and the well-known phase locked loop Means for supplying the generated signal S1 is provided.

Vorteilhaft weist das Mittel zur Zuführung des erzeugten Signals S1 einen Addierer auf. In einer bevorzugten Ausführung ist der Addierer, der mit dem Ausgang des Tiefpaßfilters des erfindungsgemäßen Datenratendetektors verbunden ist, zwischen dem Phasendetektor und dem Schleifenfilter vorgesehen. Hierbei kann der Addierer das erfindungsgemäß erzeugte Signal S1 zu dem von dem Phasendetektor erzeugten Stellsignal S2 addieren. Diese Addition ist in einer vorteilhaften Weiterbildung gewichtet. Beispielsweise wichtet der Addierer das ermittelte Signal S1 schwächer als das Stellsignal S2 des Phasendetektors, um zu verhindern, daß Schwankungen der Flankenwechselfrequenz des Datenstroms die Phasenregelschleife stören.The means for supplying the generated advantageously Signal S1 an adder. In a preferred one Execution is the adder that is connected to the output of the Low pass filter of the data rate detector according to the invention is connected between the phase detector and the Loop filter provided. The adder can do this signal S1 generated according to the invention to that of the Add the control signal S2 generated by the phase detector. This In an advantageous development, addition is weighted. For example, the adder weights the determined signal S1 weaker than the control signal S2 of the phase detector to prevent fluctuations in the edge change frequency of the Data flow disturb the phase locked loop.

In einer anderen Ausführung weist das Mittel zur Zuführung des erzeugten Signals S1 einen Schalter auf, der das Signal S1 im Fall einer nicht eingerasteten Phasenregelschleife zuschaltet und im Fall des Einrastens der Phasenregelschleife abschaltet. In another embodiment, the means for feeding of the generated signal S1 a switch on the signal S1 in the case of a non-locked phase locked loop switches on and in case of locking of the phase locked loop switches off.

Wenn die Phasenregelschleife einrastet, kann ein Einrastsignal vorgesehen sein, das die Addition des erfindungsgemäß erzeugten Signals S1 ausschaltet. Ebenso kann eine Schaltung vorgesehen werden, die das Ausgangssignal des Phasendetektors überwacht, ein Ausrasten der Phasenregelschleife erkennt und ein Ausrastsignal ableitet, das die Addition des Signals S1 wieder zuschaltet.When the phase locked loop locks in, a Lock signal can be provided, which the addition of turns off signal S1 generated according to the invention. As well can be provided a circuit that the output signal monitors the phase detector, a disengagement of the Phase locked loop recognizes and derives a disengagement signal, that switches on the addition of the signal S1 again.

Weitere Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispieles unter Bezugnahme auf die Zeichnungen.Further features of the invention result from the following description of a preferred Embodiment with reference to the drawings.

Es zeigen:Show it:

Fig. 1A erfindungsgemäßer Datenratendetektor in einer Phasenregelschleife, Fig. 1A inventive data rate detector in a phase locked loop,

Fig. 1B erfindungsgemäßer Datenratendetektor in einer Phasenregelschleife mit Schalter, Fig. 1B according to the invention the data rate detector in a phase lock loop with switch,

Fig. 2 Ausführungsbeispiel des Flankenwechseldetektors, Fig. 2 embodiment of the edge change detector,

Fig. 3 Impulsdiagramm. Fig. 3 pulse diagram.

Die Fig. 1A zeigt ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Datenratendetektors 11 in einer Phasenregelschleife. Hierbei enthält der Datenratendetektor 11 einen Datengenerator 6, zwei Flankenwechseldetektoren 7, einen Subtrahierer 5 sowie ein Tiefpaßfilter 8.The Fig. 1A shows a preferred embodiment of the data rate detector 11 according to the invention in a phase locked loop. In this case, the data rate detector 11 contains a data generator 6 , two edge change detectors 7 , a subtractor 5 and a low-pass filter 8 .

Der Ausgang des lokalen Oszillators 10 der Phasenregelschleife ist mit dem Eingang des Phasendetektors 12 und mit einem Eingang des Datengenerators 6 verbunden. Darüber hinaus ist ein Eingang des Phasendetektors 12 mit dem Eingang des Flankenwechseldetektors 7 verbunden. The output of the local oscillator 10 of the phase locked loop is connected to the input of the phase detector 12 and to an input of the data generator 6 . In addition, an input of the phase detector 12 is connected to the input of the edge change detector 7 .

Ein Taktstrom T erzeugt im Datengenerator 6 einen Datenstrom TD mit bekannter Datenrate. Im einfachsten Fall handelt es sich dabei um einen Frequenzteiler durch 4, der einen Datenstrom TD der Form 00110011 usw. mit einer Bitrate erzeugt, die der Frequenz des Taktstroms T entspricht. Die Flankenwechsel des Datenstroms TD sowie des eingehenden Datenstroms D werden in den Flankenwechseldetektoren 7 detektiert. Ein Flankenwechsel verursacht einen Impuls von einer bestimmten Dauer, die kleiner oder gleich der kleinst möglichen Bitdauer sowohl des eintreffenden Datenstroms D als auch des im Datengenerator 6 erzeugten Datenstroms TD ist. Der Datenstrom D erzeugt eine Impulsfolge F1, der Datenstrom TD eine Impulsfolge F2. Diese Impulsfolgen F1 und F2 der beiden Flankenwechseldetektoren 7 werden in einem Subtrahierer 5 voneinander abgezogen (F1-F2) und anschließend in einem Tiefpaßfilter 8 geglättet.A clock stream T generates a data stream TD with a known data rate in the data generator 6 . In the simplest case, this is a frequency divider by 4, which generates a data stream TD in the form 00110011 etc. with a bit rate that corresponds to the frequency of the clock current T. The edge changes of the data stream TD and of the incoming data stream D are detected in the edge change detectors 7 . An edge change causes a pulse of a certain duration that is less than or equal to the smallest possible bit duration of both the incoming data stream D and the data stream TD generated in the data generator 6 . The data stream D generates a pulse train F1, the data stream TD a pulse train F2. These pulse sequences F1 and F2 of the two edge change detectors 7 are subtracted from one another in a subtractor 5 (F1-F2) and then smoothed in a low-pass filter 8 .

Dieses im Datenratendetektor 11 erzeugte Signal S1 wird zur Grobabstimmung des lokalen Oszillators 10 der Phasenregelschleife benutzt. Zweckmäßigerweise wird das im Datenratendetektor 11 ermittelte Signal S1 zusätzlich zum Ausgangssignal S2 des Phasendetektors 12 als Stellsignal des Oszillators 10 vorgesehen.This signal S1 generated in the data rate detector 11 is used for coarse tuning of the local oscillator 10 of the phase locked loop. The signal S1 determined in the data rate detector 11 is expediently provided in addition to the output signal S2 of the phase detector 12 as a control signal of the oscillator 10 .

Das Bindeglied zwischen Datenratendetektor 11 und Phasenregelschleife ist der Addierer 13. Er addiert das ermittelte Signal S1 zu dem von dem Phasendetektor 12 ermittelten Stellsignal S2. Bei der Addition sollte das ermittelte Ausgangssignal des Datenratendetektors 11 schwächer als das Signal S2 des Phasendetektors 12 gewichtet werden, um im eingerasteten Zustand der Phasenregelschleife zu vermeiden, daß Schwankungen der Flankenwechselfrequenz des Datenstroms D die Regelschleife stören. The link between the data rate detector 11 and the phase locked loop is the adder 13 . It adds the determined signal S1 to the actuating signal S2 determined by the phase detector 12 . In the addition, the detected output should the data rate detector 11 are less weighted than the signal S2 of the phase detector 12 in order to avoid in the locked state of the phase control loop, that variations in the signal transition rate of the data stream D interfere with the control loop.

Anschließend wird das Ausgangssignal des Addierers 13 zur Glättung durch ein Schleifenfilter 14 geleitet.The output signal of the adder 13 is then passed through a loop filter 14 for smoothing.

Hat die Frequenz des Oszillators 10 die Datenrate des eingehenden Datenstroms D bis zu einer bestimmten Genauigkeit erreicht, so rastet die Phasenregelschleife ein.If the frequency of the oscillator 10 has reached the data rate of the incoming data stream D to a certain accuracy, the phase locked loop engages.

Die Fig. 1B zeigt ein weiteres Beispiel des erfindungsgemäßen Datenratendetektors 11 in einer Phasenregelschleife. Das vom Datenratendetektor 11 ermittelte Signal S1 wird zur Grobabstimmung des lokalen Oszillators 10 der Phasenregelschleife benutzt. Dies wird mit Hilfe eines Schalters 17 durch Zuschalten im Fall einer nicht eingerasteten Phasenregelschleife realisiert. Der Schalter 17 ist hierbei geschlossen. FIG. 1B shows another example of the data rate detector 11 according to the invention in a phase locked loop. The signal S1 determined by the data rate detector 11 is used for the rough tuning of the local oscillator 10 of the phase locked loop. This is realized with the help of a switch 17 by switching on in the case of a non-locked phase locked loop. The switch 17 is closed here.

Im Fall des Einrastens der Phasenregelschleife wird ein Einrastsignal generiert, das eine Addition des Signals S1 zum Ausgangssignal des Phasendetektors ausschaltet, indem der Schalter 17 geöffnet wird.In the event that the phase-locked loop locks in, a lock-in signal is generated which switches off an addition of the signal S1 to the output signal of the phase detector by opening the switch 17 .

Die Fig. 2 zeigt ein Ausführungsbeispiel des Flankenwechseldetektors 7. Zwischen Eingang E und Ausgang A sind ein RC-Glied 15 und ein Exklusiv-Oder-Gatter 16 angeordnet. Der Flankenwechseldetektor 7 detektiert die Flankenwechsel der eintreffenden Datenströme. Aus jedem Flankenwechsel am Eingang E entsteht ein Ausgangsimpuls fester Dauer. FIG. 2 shows an embodiment of the edge change detector 7. An RC element 15 and an exclusive-OR gate 16 are arranged between input E and output A. The edge change detector 7 detects the edge changes of the incoming data streams. An output pulse of fixed duration arises from each edge change at input E.

Die Fig. 3 zeigt ein Impulsdiagramm mit den relevanten auftretenden Signalen. FIG. 3 shows a timing diagram with relevant occurring signals.

Der Datenstrom D besteht in diesem Beispiel aus der Folge 1000110. Das Ausgangssignal des Flankenwechseldetektors 7 ist die durch Wechsel im Datenstrom D erzeugte Impulsfolge F1. Das Taktsignal T entspricht hier gerade der Datenrate. Durch Frequenzteilung durch 4, beispielsweise in dem Datengenerator oder einem Zähler wird hieraus der Datenstrom TD generiert, der in diesem Fall aus der Folge 1100 usw. besteht. Aus den Datenwechseln dieses Datenstroms wird die Impulsfolge F2 abgeleitet. In beiden Impulsfolgen F1 und F2 sind offensichtlich gleich viele Datenwechsel enthalten. Der Mittelwert der Differenz F1-F2 ist folglich null.In this example, the data stream D consists of the sequence 1000110. The output signal of the edge change detector 7 is the pulse sequence F1 generated by a change in the data stream D. The clock signal T here corresponds to the data rate. By frequency division by 4, for example in the data generator or a counter, the data stream TD is generated therefrom, which in this case consists of the sequence 1100 etc. The pulse sequence F2 is derived from the data changes in this data stream. Both pulse sequences F1 and F2 obviously contain the same number of data changes. The mean of the difference F1-F2 is therefore zero.

Schwingt der den Taktstrom T erzeugende lokale Oszillator mit zu niedriger Frequenz, so fallen in der Impulsfolge F2 weniger Impulse pro Zeit an, als in der Impulsfolge F1. Der Mittelwert der Differenz F1-F2 wird dann positiv. Ist die Oszillatorfrequenz dagegen zu hoch, so entsteht ein negativer Mittelwert. Anhand dieser Daten läßt sich die Taktfrequenz des Oszillators einregulieren. Bei einem positiven Mittelwert wird der Oszillator veranlaßt schneller, bei einem negativen Mittelwert langsamer zu schwingen.The local oscillator generating the clock current T oscillates If the frequency is too low, the pulse train F2 fewer pulses per time than in the pulse train F1. The The mean value of the difference F1-F2 then becomes positive. Is the On the other hand, the oscillator frequency is too high, so there is a negative one Average. The clock frequency can be determined on the basis of this data of the oscillator. With a positive Mean value, the oscillator is prompted faster at one negative mean swing more slowly.

Es versteht sich, daß die vorstehend genannten Merkmale der Erfindung nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der Erfindung zu verlassen.It is understood that the above features of Invention not only in the specified combination, but also in other combinations or alone can be used without departing from the scope of the invention.

Insgesamt wird durch die Erfindung erreicht, daß sich auf einfache Weise, ohne eine quarzgenaue Referenzfrequenz zuzuführen, die Detektion einer Abweichung zwischen einer Datenrate von einem eingehenden Datensignal und einem eingehenden Referenzsignal ermöglicht wird und sich eine Phasenregelschleife sicher und störungsfrei einregulieren läßt. Overall, the invention achieves that on simple way without a quartz-accurate reference frequency to supply the detection of a discrepancy between one Data rate from an incoming data signal and a incoming reference signal is enabled and a Adjust the phase locked loop safely and without interference leaves.

Reference list

D eintreffender Datenstrom
T Taktstrom
TD Datenstrom mit bekannter Datenrate
F1 Impulsfolge des Datenstroms D
F2 Impulsfolge des Datenstroms TD
S1 erzeugtes Signal
S2 Stellsignal
D incoming data stream
T clock current
TD data stream with known data rate
F1 pulse sequence of the data stream D
F2 pulse sequence of the data stream TD
S1 generated signal
S2 control signal

55

Subtrahierer
Subtractor

66

Datengenerator
Data generator

77

Flankenwechseldetektor
Edge change detector

88th

Tiefpaßfilter
Low pass filter

1010th

Oszillator
oscillator

1111

Datenratendetektor
Data rate detector

1212th

Phasendetektors
Phase detector

1313

Addierer
Adder

1414

Schleifenfilter
Loop filter

1515

RC-Glied
RC link

1616

Exklusiv-Oder-Gatter
Exclusive-OR gate

1717th

Schalter
switch

Claims

1. A method for data rate detection of a binary data stream with a plurality of edge changes, which have an average edge change rate with a known edge change probability, characterized in that the average edge change rate of the data stream (D) is compared with an average edge change rate of another data stream (TD) and from the Difference between the two mean values a signal (S1) is generated.

2. The method according to the preceding claim 1, characterized in that in a data rate detector ( 11 )

a first pulse sequence (F1) is generated from the binary data stream (D),
- The data stream (TD) and a second pulse train (F2) is generated from a clock stream (T),
- Both pulse sequences (F1) and (F2) are compared in a subtractor ( 5 ) and
- After the smoothing of the pulse difference, the signal (S1) is generated from the pulse difference (F1) - (F2) determined in the subtractor ( 5 ).

3. The method according to any one of the preceding claims 1 to 2, characterized in that the frequency of the clock current (T) in a data generator ( 6 ) is divided by a factor, preferably a factor of 4.

4. The method according to any one of the preceding claims 1 to 3, characterized in that the edge changes of the data streams (D) and (TD) are each detected with at least one edge change detector ( 7 ).

5. The method according to any one of the preceding claims 1 to 4, characterized in that the smoothing of the pulse difference (F1) - (F2) is carried out by a low-pass filter ( 8 ).

6. The method according to any one of the preceding claims 1 to 5, characterized in that in a coded data stream (D) the code used in the data generator ( 6 ) is simulated.

7. The method according to any one of the preceding claims 1 to 6, characterized in that with a coded Data stream (D) Counter the one applicable to the code Set flank change density.

8. The method according to any one of the preceding claims 1 to 7, characterized in that in a coded data stream (D) the pulse trains (F1) and (F2) at the input of the subtractor ( 5 ) are weighted according to the alternating edge density of the code.

9. The method according to any one of the preceding claims 1 to 8, characterized in that at high data rates, preferably data rates greater than one gigabaud, the frequency of the incoming data stream (D) and the clock current (T) with counters before clock and Data stream (T, D) are supplied to the edge change detectors ( 7 ).

10. A method for controlling an actuating signal (S2) of a local oscillator ( 10 ) for a phase locked loop, characterized in that the signal (S1) generated according to one of the preceding claims 1 to 9 is fed to the phase locked loop.

11. The method according to the preceding claim 10, characterized in that the signal generated (S1) in the case of a not locked Phase locked loop switched on and in the case of Locking the phase locked loop is switched off.

12. The method according to any one of the preceding claims 10 to 11, characterized in that the generated signal (S1) is added weighted to the data rate determined by a phase detector ( 12 ) in the phase locked loop in an adder ( 13 ).

13. The method according to any one of the preceding claims 10 to 12, characterized in that the generated signal (S1) is weighted less than the signal of the phase detector ( 12 ).

14. The method according to any one of the preceding claims 10 to 13, characterized in that the output signal of the adder ( 13 ) for smoothing is passed through a loop filter ( 14 ) to the local oscillator ( 10 ), whereby the frequency of the oscillator ( 10 ) is changed until it has adjusted to the data rate of the incoming data stream (D).

15. The method according to any one of the preceding claims 10 to 14, characterized in that when the phase locked loop engages, a latching signal ( 4 ) is derived, which switches off the addition of the generated signal (S1) to the output signal of the phase detector ( 12 ).

16. Data rate detector ( 11 ) for performing the method according to one of the preceding claims, characterized in that an input for a binary data stream (D), another input for a clock stream (T), the currents having a plurality of edge changes with a medium Have edge change rate, an output for a generated signal (S1) and a means for comparing the average edge change rate of the data stream (D) with the edge change rate of another data stream (TD) is provided.

17. Data rate detector ( 11 ) according to the preceding claim 16, characterized in that the means for comparing the average edge change rate of the data stream (D) with the edge change rate of the further data stream (TD) has a first edge change detector ( 7 ) with an input for the data stream ( D) and an output for a pulse train (F1), a second edge change detector ( 7 ) with an input for the data stream (TD) and an output for a pulse train (F2) as well as at least one subtractor, which the pulse trains (F1) and (F2 ) and determines the pulse difference (F1) - (F2).

18. Data rate detector ( 11 ) according to the preceding claim 17, characterized in that the at least two edge change detectors ( 7 ) have an RC element ( 15 ) and a means for edge change detection.

19. Data rate detector ( 11 ) according to one of the preceding claims 16 to 18, characterized in that at least one data generator ( 6 ) is provided with an input for the clock current (T) and an output for the data stream (TD), which is the means for Comparison of the average edge change rate of the data stream (D) with the edge change rate of the further data stream (TD) is preceded.

20. Data rate detector ( 11 ) according to the preceding claim 19, characterized in that the data generator ( 6 ) has a means for dividing the frequency of the clock current (T) by a factor, preferably a factor of 4.

21. Data rate detector ( 11 ) according to one of the preceding claims 16 to 20, characterized in that the data generator ( 6 ) has a means which simulates the code used in a coded data stream (D).

22. Data rate detector ( 11 ) according to one of the preceding claims 16 to 21, characterized in that at least one means for compensating for short-term fluctuations is provided, which means for comparing the average edge change rate of the data stream (D) with the edge change rate of the further data stream (TD ) is reproduced.

23. Data rate detector ( 11 ) according to the preceding claim 22, characterized in that the means for compensating for short-term fluctuations is a low-pass filter ( 8 ).

24. Data rate detector ( 11 ) according to one of the preceding claims 16 to 23, characterized in that counters are provided which, in the case of a coded data stream (D), set the edge alternation density applicable for the code.

25. Data rate detector ( 11 ) according to one of the preceding claims 16 to 24, characterized in that a means is provided which, in the case of a coded data signal (D), the pulse trains (F1) and (F2) at the input of the subtractor ( 5 ) corresponding to the alternating edge density of the code.

26. Data rate detector ( 11 ) according to one of the preceding claims 16 to 25, characterized in that counters are provided which, at high data rates, preferably data rates over one gigabaud, benefit the frequency of the data stream (D) and the clock stream (T).

27. phase locked loop, with an input, an output, a phase detector ( 12 ), a loop filter ( 14 ) and a local oscillator ( 10 ), characterized in that the data rate detector ( 11 ) for coarse tuning of the frequency of the clock signal of the oscillator ( 10 ) according to one of claims 17 to 26 and a means for supplying the signal (S1) generated by the data rate detector ( 11 ) is provided.

28. phase locked loop according to the preceding claim 27, characterized in that the means for supplying the generated signal (S1) comprises an adder ( 13 ).

29. Phase locked loop according to the preceding claim 28, characterized in that the adder ( 13 ) which is connected to the output of the low-pass filter ( 8 ) of the data rate detector and which generates the signal (S1) to a control signal determined by a phase detector ( 12 ) (S2) weighted added, is provided between the phase detector ( 12 ) and the means for compensation.

30. phase locked loop according to one of the preceding claims 27 to 29, characterized in that the means for supplying the generated signal (S1) has a switch ( 17 ) which switches on the generated signal (S1) in the case of a not locked phase locked loop and in the case the phase locked loop switches off.

31. Phase locked loop according to one of the preceding Claims 27 to 30, characterized in that a latching signal is provided which, when the Phase locked loop the addition of the generated signal (S1) switches off.