DE19953333A1 - Arrangement for realizing a trenched layer with a dopant used in smart power technology comprises a counter compensation material compensating for lattice mismatches inserted into the trenched layer - Google Patents
Arrangement for realizing a trenched layer with a dopant used in smart power technology comprises a counter compensation material compensating for lattice mismatches inserted into the trenched layerInfo
- Publication number
- DE19953333A1 DE19953333A1 DE1999153333 DE19953333A DE19953333A1 DE 19953333 A1 DE19953333 A1 DE 19953333A1 DE 1999153333 DE1999153333 DE 1999153333 DE 19953333 A DE19953333 A DE 19953333A DE 19953333 A1 DE19953333 A1 DE 19953333A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- buried layer
- arrangement according
- dopant
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft eine Anordnung zur Reali sierung von einer dotierten vergrabenen Schicht, die zur Ver besserung des Querstromverhaltens (Reverse-Current-Verhalten) stark mit einem Dotierstoff des einen Leitungstyps dotiert ist, in einer integrierten Schaltung, bei der die vergrabene Schicht in einem schwächer als diese dotierten Halbleiterkör per des einen Leitungstyps vorgesehen ist.The present invention relates to an arrangement for Reali sation of a doped buried layer, which is used for ver improvement of the cross current behavior (reverse current behavior) heavily doped with a dopant of one conductivity type is in an integrated circuit where the buried Layer in a semiconductor body weakly doped than this one of the line types is provided.
Im folgenden wird zunächst davon ausgegangen, daß der eine Leitungstyp der p-Leitungstyp ist. Selbstverständlich kann gegebenenfalls der eine Leitungstyp aber auch der n-Leitungs typ sein.In the following it is assumed that the one Line type is the p-line type. Of course you can if necessary, the one line type but also the n line be type.
In diesem Fall bilden in ein p-leitendes Halbleitersubstrat aus Silizium injizierte Elektronen oft sogenannte Querströme, die speziell in einer "Smart-Power-Technologie" einen höchst unerwünschten Effekt haben, da sie lateral über große Strec ken diffundieren können und dann Fehlfunktionen an anderen Stellen einer in dem Halbleiterkörper realisierten Schaltung hervorrufen. Dieser unerwünschte Effekt einer Injektion kann an sich vermieden werden, wenn Null- oder positive Potentiale an die Elektroden von allen n-dotierten Bereichen, also bei spielsweise an Drainelektrode, Kollektorelektrode und Buried- Layer-Elektrode usw. gelegt werden (Substrat = 0 V). Ein der artiges Vorgehen ist aber nicht in allen Fällen möglich, so daß bei bestimmten Anwendungen n-dotierte Bereiche vorliegen, die nicht mit dem gewünschten Potential beaufschlagt sind. Obwohl schon positive Potentiale in der Größenordnung von +1 V ausreichend sind, um einen Querstrom zu unterdrücken, gibt es also zahlreiche Anwendungen, bei denen an sich Quer ströme auftreten, da bei diesen eben nicht alle n-leitenden Zonen mit einem solchen Potential beaufschlagt sind, daß eine Injektion von Elektronen verhindert wird.In this case, form a p-type semiconductor substrate electrons injected from silicon often called cross currents, which especially in a "smart power technology" a top have an undesirable effect, since they are laterally spread over large distances diffuse and then malfunction in others Set a circuit implemented in the semiconductor body cause. This undesirable effect of an injection can in itself be avoided if zero or positive potentials to the electrodes of all n-doped areas, i.e. at for example on drain electrode, collector electrode and buried Layer electrode etc. are placed (substrate = 0 V). One of the Proper approach is not possible in all cases that there are n-doped regions in certain applications, that are not loaded with the desired potential. Although positive potentials of the order of magnitude +1 V are sufficient to suppress cross current, So there are numerous applications in which cross in itself currents occur, since not all n-type conductors are used Zones are exposed to such a potential that a Injection of electrons is prevented.
Um in solchen Fällen einen Querstrom dennoch vermeiden oder reduzieren zu können, werden bevorzugt Schutzringe einge setzt, die vorzugsweise n+-dotiert sind und im Halbleiterkör per die einzelnen Bauelemente umgeben. Diese Schutzringe sind in der Lage, den größten Teil des in das p-leitende Sub strat injizierten Stromes aufzusammeln. Aber auch diese Maß nahme hat sich in vielen Fällen als nicht ausreichend erwie sen, da die Schutzringe eben nur in lateraler Richtung wir ken.In order to be able to avoid or reduce a cross current in such cases, protective rings are preferably used, which are preferably n + -doped and surround the individual components in the semiconductor body. These guard rings are able to collect most of the current injected into the p-type substrate. However, this measure has also proven to be insufficient in many cases, since the protective rings only act in the lateral direction.
Daher wird in zahlreichen Fällen ein elektrisches Driftfeld verwendet, das sich an einem parallel zur Oberfläche des Halbleiterkörpers verlaufenden p+/p-Übergang beispielsweise zwischen einem p+-leitenden Halbleitersubstrat und einer auf diesem epitaktisch aufgebrachten Halbleiterschicht erstreckt. Dieses elektrische Driftfeld hindert die injizierten Elektro nen daran, in das Halbleitersubstrat zu gelangen, und es lenkt die Elektronen in Richtung Schutzring. Möglichkeiten für die Realisierung eines solchen p+/p-Überganges sind eine intrinsische bzw. eigenleitende oder eine p-leitende epitak tische Schicht auf einem stark dotierten p+-leitenden Halb leitersubstrat, wie dies bereits erwähnt wurde, oder aber auch insbesondere eine vergrabene p+-leitende Schicht auf ei nem p-leitenden Substrat, wobei in diesem letzten Fall dann auf der p+-leitenden vergrabenen Schicht noch eine p-leitende epitaktische Schicht vorgesehen ist. Bei einer solchen p+- leitenden vergrabenen Schicht werden in das Halbleitersub strat diffundierte Minoritätselektronen durch das weitere Driftfeld zwischen dem Halbleitersubstrat und der p+-leiten den vergrabenen Schicht daran gehindert, wieder zu der p- leitenden aktiven epitaktischen Schicht oberhalb der p+-lei tenden vergrabenen Schicht zurückzugelangen. An electrical drift field is therefore used in numerous cases, which extends at a p + / p junction running parallel to the surface of the semiconductor body, for example between a p + -conducting semiconductor substrate and a semiconductor layer epitaxially applied thereon. This electrical drift field prevents the injected electrons from entering the semiconductor substrate and directs the electrons towards the guard ring. Possibilities for realizing such a p + / p junction are an intrinsic or intrinsic or a p-type epitaxial layer on a heavily doped p + -conducting semiconductor substrate, as has already been mentioned, or in particular a buried p + conductive layer on a p-conductive substrate, in which case a p-conductive epitaxial layer is then also provided on the p + conductive buried layer. In such a p + -type buried layer, minority electrons diffused into the semiconductor substrate are prevented by the further drift field between the semiconductor substrate and the p + -line from the buried layer from returning to the p-type active epitaxial layer above the p + -lei tendency to get back buried layer.
Die Auswirkung des Dotierungsunterschiedes zwischen einer p+- leitenden Schicht und p- bzw. intrinsisch leitenden Gebieten, bei denen es sich um das Halbleitersubstrat oder eine auf der p+-leitenden vergrabenen Schicht vorgesehene epitaktische Schicht handeln kann, wird durch die sogenannte "Effizienz" gemessen. Bei dieser handelt es sich um das Verhältnis zwi schen einem sogenannten Lese- bzw. Sense-Strom einer weiter entfernt gelegenen n-leitenden Wanne, die auf 0 V ist, und dem injizierten Strom, der durch die injizierten Elektronen (vergleiche oben) bedingt ist. Es läßt sich zeigen, daß die Effizienz um so niedriger wird, je höher die Dotierungskon zentration in der p+-leitenden Schicht ist. Das heißt, die injizierten Elektronen werden um so stärker zum Schutzring abgeleitet, je größer die Dotierungskonzentration in der p+- leitenden Schicht ist, so daß mit größer werdender Dotie rungskonzentration in der p+-leitenden Schicht um so weniger Elektronen als Querstrom zu der weiter entfernten Wanne ge langen und dort als Sense-Strom auftreten. Im einzelnen erge ben beispielsweise eine p+-Konzentration von 1 × 1017 Ladungs träger/cm3 eine Effizienz von 1 × 10-4, eine Dotierungskonzen tration von 1 × 1018 Ladungsträger/cm3 eine Effizienz von 1 × 10-5 und eine Dotierungskonzentration von 1 × 1019 Ladungsträ ger/cm3 eine Effizienz von 5 × 10-6. Da die p+-Dotierungskon zentration ihrerseits mit steigender Borbelegungstemperatur anwächst, bedeutet dies, daß höhere Borbelegungstemperaturen zu einer niedrigeren Effizienz führen. So können beispiels weise den obigen Dotierungskonzentrationen Borbelegungstempe raturen von 900°C (für 1 × 1017 Ladungsträger/cm3), 950°C (für 1 × 1018 Ladungsträger/cm3) und 1025°C (für 1 × 1019 La dungsträger/cm3) zugeordnet werden. Diese Meßwerte beziehen sich auf einen beispielsweise durch Borbelegung realisierten p+-leitenden Buried-Layer, auf den eine 20 µm dicke p- leitende epitaktische Schicht mit einer Dotierungskonzentra tion von 1 × 1014 Ladungsträger/cm3 aufgetragen ist.The effect of the doping difference between a p + -conducting layer and p- or intrinsically conductive regions, which can be the semiconductor substrate or an epitaxial layer provided on the p + -conducting buried layer, is determined by the so-called "efficiency" measured. This is the ratio between a so-called read or sense current of a more distant n-type well, which is at 0 V, and the injected current, which is caused by the injected electrons (see above) . It can be shown that the higher the doping concentration in the p + -layer, the lower the efficiency. That is, the greater the doping concentration in the p + -layer, the more the injected electrons are diverted to the guard ring, so that with increasing doping concentration in the p + -layer, the fewer electrons than cross-current to the further ge removed distant tub and appear there as a sense current. Specifically erge for example, a p + ben concentration of 1 x 10 17 charge carriers / cm 3, an efficiency of 1 × 10 -4, a doping concen tration of 1 x 10 18 charge carriers / cm 3, an efficiency of 1 x 10 -5 and a doping concentration of 1 × 10 19 charge carriers / cm 3 an efficiency of 5 × 10 -6 . Since the p + doping concentration in turn increases with increasing on-board temperature, this means that higher on-board temperatures lead to lower efficiency. For example, the above doping concentrations can occupy temperatures of 900 ° C (for 1 × 10 17 charge carriers / cm 3 ), 950 ° C (for 1 × 10 18 charge carriers / cm 3 ) and 1025 ° C (for 1 × 10 19 La manure carrier / cm 3 ). These measured values relate to a p + -conducting buried layer realized, for example, by on-board assignment, to which a 20 μm thick p-type epitaxial layer with a doping concentration of 1 × 10 14 charge carriers / cm 3 is applied.
Der Dotierungsunterschied zwischen der p+-leitenden Schicht und den p-leitenden Gebieten kann aber nicht beliebig gesteigert werden, da bei unterschiedlicher Bordotierung in Silizi um Gitter-Fehlanpassungen ("Misfitversetzungen") auftreten. Die Ursache für diese Misfitversetzungen ist der unterschied liche Atomradius von Bor und Silizium: Silizium hat bekannt lich einen Atomradius von 1,17 Å, während Bor einen Atomradi us von lediglich 0,88 Å aufweist. Eine zu hohe Bordotierung läßt die Gitterkonstante schrumpfen, so daß ab einer bestimm ten kritischen Dicke einer stark mit Bor dotierten Silizium schicht die "Misfit-Energie" unter Ausbildung von Gleitlinien und Versetzungen relaxiert, was zu Leckströmen und sogar zu einem Ausfall der Bauelemente im Halbleiterkörper führen kann.The doping difference between the p + -type layer and the p-type regions cannot, however, be increased arbitrarily, since lattice mismatches ("misfit dislocations") occur with different on-board doping in silicon. The reason for these misfit dislocations is the different atomic radius of boron and silicon: silicon is known to have an atomic radius of 1.17 Å, while boron has an atomic radius of only 0.88 Å. Too high boron doping causes the lattice constant to shrink, so that from a certain critical thickness of a silicon heavily doped with boron, the "misfit energy" relaxes with the formation of sliding lines and dislocations, which leads to leakage currents and even to failure of the components in the semiconductor body can lead.
Die kritische Dicke einer mit Bor hoch dotierten Silizium schicht beträgt beispielsweise etwa 10-1 cm für eine Bordo tierung von 1017 Ladungsträger cm-3, 10-2 cm für eine Bordotie rung von etwa 1018 Ladungsträger cm-3, 10-3 cm für eine Bordo tierung von etwa 1019 Ladungsträger cm-3 und 10-4 für eine Bor dotierung von 1020 Ladungsträger cm-3.The critical thickness of a silicon layer heavily doped with boron is, for example, about 10 -1 cm for a Bordotation of 10 17 charge carriers cm -3 , 10 -2 cm for a Bordotie tion of about 10 18 charge carriers cm -3 , 10 -3 cm for a boron doping of approximately 10 19 charge carriers cm -3 and 10 -4 for a boron doping of 10 20 charge carriers cm -3 .
Da diese kritische Dicke nicht überschritten werden darf, sind der Verringerung des Querstromes Grenzen gesetzt.Since this critical thickness must not be exceeded, there are limits to the reduction of the cross current.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Anord nung zur Realisierung von einer dotierten vergrabenen Schicht zu schaffen, die zur Verbesserung des Querstromverhaltens hoch mit Bor dotiert ist und dennoch zu keiner Misfitverset zung führt.It is therefore an object of the present invention to provide an arrangement to implement a doped buried layer to create that to improve cross-flow behavior is highly doped with boron and yet not misfit tongue leads.
Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß in die vergrabene Schicht ein Gegenkompensationsstoff eingebracht ist, der die durch den Dotierstoff hervorgerufene Gitter-Fehlanpassungen kompensiert. Bei diesem Gegenkompensationsstoff handelt es sich vorzugsweise um Germanium, wenn der Dotierstoff Bor ist. This object is achieved with an arrangement of the aforementioned Art solved according to the invention in that in the buried Layer a counter-compensation substance is introduced, the lattice mismatches caused by the dopant compensated. This counter-compensation substance is concerned is preferably germanium if the dopant is boron.
Germanium ist isoelektrisch zu Silizium und stellt so keinen Dotierstoff dar.Germanium is isoelectric to silicon and thus does not constitute one Dopant.
Ist, wie bereits eingangs angedeutet wurde, der eine Lei tungstyp der n-Leitungstyp und liegt beispielsweise eine Do tierung mit Arsen oder Antimon vor, bietet sich Kohlenstoff als Gegenkompensationsstoff an, da er sich isoelektrisch zu Silizium verhält und einen kleineren Atomradius als dieses hat. Wird Phosphor als n-leitender Dotierstoff verwendet, kann wegen des im Vergleich zu Silizium kleineren Atomradius in vorteilhafter Weise mit Germanium kompensiert werden. In den zuletzt genannten Fällen liegt beispielsweise eine Struk tur mit einem n+-dotierten Buried Layer, einer n--leitenden epitaktischen Schicht und einem p+-leitenden Schutzring vor, wobei die n--leitende Schicht p-leitende Gebiete enthält, die in die n--leitende Schicht Löcher injizieren.If, as has already been indicated at the beginning, one of the line types is the n-line type and, for example, a doping with arsenic or antimony is present, carbon is a suitable counter-compensation substance, since it is isoelectric to silicon and has a smaller atomic radius than this. If phosphorus is used as the n-type dopant, it can advantageously be compensated for with germanium because of the smaller atomic radius compared to silicon. In the latter cases, for example, there is a structure with an n + -doped buried layer, an n - -conducting epitaxial layer and a p + -conducting protective ring, the n - -conducting layer containing p -conducting regions which in inject the n - type layer.
Generell läßt sich das der Erfindung zugrundeliegende Prin zip, nämlich die Kompensation eines kleineren (oder größeren) Atomradius eines Dotierstoffes in einem Grundmaterial, insbe sondere Silizium durch einen Kompensationsstoff mit größerem (kleinerem) Atomradius als das Grundmaterial auch für andere Halbleitermaterialien, wie beispielsweise Germanium oder AIII-BV-Verbindungshalbleiter, anwenden.In general, the principle on which the invention is based zip, namely the compensation of a smaller (or larger) Atomic radius of a dopant in a base material, esp special silicon through a compensation material with a larger (smaller) atomic radius than the base material also for others Semiconductor materials, such as germanium or Use AIII-BV compound semiconductors.
Jedenfalls hat sich gezeigt, daß durch Gegenkompensation des Bors mit einem Atomradius von 0,88 Å durch eine Germaniumdo tierung mit einem Atomradius von 1,22 Å während der Epitaxie die Spannungen zwischen stark unterschiedlich dotierten Schichten deutlich herabgesetzt werden können und sogar auf den Wert 0 zu bringen sind: Da der kleinere Atomradius des Bors bei einer etwa 4-fach höheren Germaniumdotierung durch den größeren Atomradius des Germaniums ausgeglichen wird, bleibt die ursprüngliche Gitterkonstante des Siliziums erhal ten. Damit entfallen Misfitversetzungen zwischen stark unter schiedlich dotierten epitaktischen Schichten. Der Konzentra tionsunterschied kann somit im Hinblick auf eine gute Querstrom-Effizienz der Smart-Power-Technologie optimiert werden, ohne Ausfälle durch Gleitlinien und Versetzungen im Silizium befürchten zu müssen. Zwar werden die Halbleitereigenschaften des Siliziums durch die Germaniumdotierung modifiziert, so daß beispielsweise ein geringerer Bandabstand entsteht. Je doch spielt diese geringe Veränderung für die ins Auge gefaß ten Anwendungen keine Rolle.In any case, it has been shown that by counter-compensation of the Bors with an atomic radius of 0.88 Å through a germaniumdo with an atomic radius of 1.22 Å during epitaxy the tensions between very differently doped Layers can be significantly reduced and even on bring the value 0: Since the smaller atomic radius of the Bors with an approximately 4 times higher germanium doping the larger atomic radius of germanium is compensated, the original lattice constant of the silicon remains This eliminates misfit transfers between strongly below differently doped epitaxial layers. The concentra tion difference can thus with regard to good cross-flow efficiency of smart power technology can be optimized without failures due to sliding lines and dislocations in silicon to fear. Although the semiconductor properties of the silicon modified by the germanium doping, so that, for example, a smaller band gap arises. Each yet this slight change plays for the envisaged applications.
Auch ist es von Vorteil, daß die Diffusionskonstanten von Germanium und Bor bei Temperaturen zwischen 1100°C bis 1250°C in der gleichen Größenordnung liegen, so daß die Kompensation sich durch nachfolgende Ofenprozesse zwar verschlechtern kann, aber immer noch ausreichend ist, um Kristallfehler, nämlich die Misfitversetzungen, zu verhindern.It is also advantageous that the diffusion constants of Germanium and boron at temperatures between 1100 ° C to 1250 ° C are of the same order of magnitude, so that the compensation deteriorate through subsequent furnace processes can, but is still sufficient to avoid crystal defects, namely to prevent misfit transfers.
Die in das Halbleitersubstrat injizierten Elektronen werden bei der erfindungsgemäßen Anordnung aber nicht nur durch die effektivere Absaugung über den Schutzring aufgrund des höhe ren elektrischen Driftfeldes am p+/p-Übergang reduziert, son dern auch durch Rekombination an Störstellen vermindert. Sol che Störstellen werden durch Germaniumzentren in der p+-lei enden Schicht beispielsweise mit Energieniveaus von 0,27 eV unterhalb des Leitungsbandes und 0,5 eV oberhalb des Valenz bandes des Siliziums gebildet. Das heißt, die Querstromredu zierung erfolgt auch durch Germanium-Rekombinationszentren. Bei der hohen Bordotierung in der kompensierten p+-leitenden Schicht spielt aber auch die Augerrekombination eine wesent liche Rolle.The electrons injected into the semiconductor substrate are reduced in the arrangement according to the invention not only by the more effective suction via the protective ring due to the higher electrical drift field at the p + / p junction, but also by recombination at impurities. Such defects are formed by germanium centers in the p + -lee layer, for example with energy levels of 0.27 eV below the conduction band and 0.5 eV above the valence band of the silicon. This means that cross-current reduction is also carried out by germanium recombination centers. With the high on-board doping in the compensated p + -layer, the eye recombination also plays an important role.
Der p+/p-Übergang kann abrupt oder kontinuierlich sein. Ein kontinuierlicher p+/p-Übergang trägt zur Verhinderung von Misfitverletzungen bei.The p + / p transition can be abrupt or continuous. A continuous p + / p transition helps prevent misfit injuries.
Die vergrabene Schicht, die p+-dotiert ist, kann auf einem p- leitenden Substrat liegen und ihrerseits mit einer p-leiten den, vorzugsweise epitaktischen Schicht überdeckt sein. Es ist aber auch möglich, daß die p+-leitende Schicht durch ein p+-leitendes Substrat gebildet wird, das durch eine p-leiten de epitaktische Schicht bedeckt ist. Auch in diesem letzten Fall wird das elektrische Driftfeld am Übergang zwischen dem p+-leitenden Substrat und der p-leitenden Schicht zur Quer stromreduzierung ausgenutzt. Die Substratdotierung darf wegen zu starker Misfitversetzung zu der p-leitenden Schicht und der hieraus folgenden Erzeugung von Kristallfehlern nicht zu hoch gewählt werden, obwohl dies für ein weitaus effiziente res Driftfeld an sich bevorzugt werden würde. Auch in diesem Fall bietet die Kompensation mit Germanium Abhilfe, wobei das Germanium direkt in das Silizium-Halbleitersubstrat, also in eine gesägte, mit Bor dotierte Siliziumscheibe bzw. in einen mit Bor dotierten Siliziumstab eingebracht wird. Beim Schei benherstellungsprozeß sollte allerdings das Temperaturpro gramm so niedrig als möglich gewählt werden, um den Kompensa tionsvorteil nicht durch die stärkere Ausdiffusion von Bor gegenüber Germanium wieder zu verlieren.The buried layer, which is p + -doped, can lie on a p-conducting substrate and in turn can be covered with a p-conducting, preferably epitaxial, layer. However, it is also possible for the p + -layer to be formed by a p + -leading substrate which is covered by a p-lantern de epitaxial layer. In this last case, too, the electrical drift field at the transition between the p + -conducting substrate and the p -conducting layer is used to reduce cross-current. The substrate doping must not be chosen too high because of too much misfit displacement to the p-type layer and the consequent generation of crystal defects, although this would be preferred per se for a far more efficient drift field. In this case too, compensation with germanium offers a remedy, the germanium being introduced directly into the silicon semiconductor substrate, that is to say into a sawn silicon wafer doped with boron or into a silicon rod doped with boron. In the disk manufacturing process, however, the temperature program should be chosen as low as possible in order not to lose the compensation advantage due to the greater diffusion of boron compared to germanium.
Entsprechende Überlegungen gelten für Kohlenstoff anstelle von Germanium, wenn die Siliziumscheibe mit Arsen oder Anti mon dotiert ist. Bei einer Phosphordotierung kann wie bei ei ner Bordotierung eine Kompensation mit Germanium vorgenommen werden.Similar considerations apply to carbon instead of germanium if the silicon wafer with arsenic or anti mon is doped. With phosphorus doping, as with egg A compensation with germanium was carried out become.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:The invention will be described in more detail below with reference to the drawings explained. Show it:
Fig. 1 einen schematischen Schnitt durch ein erstes Aus führungsbeispiel der erfindungsgemäßen Anordnung, Fig. 1 shows a schematic section through a first off operation example of the arrangement according to the invention,
Fig. 2 einen schematischen Schnitt durch ein zweites Auführungsbeispiel der erfindungsgemäßen Anord nung, und Fig. 2 shows a schematic section through a second exemplary embodiment of the Anord invention, and
Fig. 3 eine vergrößerte Teildarstellung der erfindungs gemäßen Anordnung. Fig. 3 is an enlarged partial view of the arrangement according to the Invention.
Fig. 1 zeigt ein p-leitendes Halbleitersubstrat 1, auf dem sich eine p+-leitende vergrabene Schicht 2 befindet, auf der wiederum eine p-leitende epitaktische Schicht 3 aufgebracht ist. In der Schicht 3 sind n+-leitende Schichten 4, 5, ein n+-leitender Schutzring 6, n-leitende Zonen 7 bis 12, eine p- leitende Zone 13, p+-leitende Kontaktzonen 14, 15 und p-lei tende Zonen 16, 17 angeordnet. Die Zonen 13, 7, 4, die Schicht 3 und die Zonen 14, 16 bilden einen Transistor. Eben so wird ein parasitärer Transistor durch die Wannenzone 4, die Halbleiterschicht 3 und den Schutzring 6 bzw. die Wannen zone 5 gebildet, wie dies schematisch in Fig. 1 angedeutet ist. Dieser parasitäre Transistor läßt einen Querstrom flie ßen, der aber durch das elektrische Feld E bzw. E' zur p+- leitenden Schicht 2 vermindert wird. Diese Schicht 2 führt zu den beiden entgegengesetzt gerichteten Feldern E bzw. E'. Das obere Feld E hält die Elektronen oberhalb der vergrabenen Schicht 2, so daß die Elektronen leicht zu den Wannenzonen 4 bzw. 5 und dem Schutzring 6 abgesaugt werden können. Das un tere elektrische Feld E' verhindert, daß einmal durch die vergrabene Schicht 2 gekommene Elektronen wieder nach oben zurückdiffundieren. Fig. 1 shows a p-type semiconductor substrate 1, on which a p + buried layer 2 is, in turn, is applied to a p-type epitaxial layer 3. In layer 3 there are n + -conducting layers 4 , 5 , an n + -conducting protective ring 6 , n -conducting zones 7 to 12 , a p -conducting zone 13 , p + -conducting contact zones 14 , 15 and p -conducting Zones 16 , 17 arranged. Zones 13 , 7 , 4 , layer 3 and zones 14 , 16 form a transistor. In the same way, a parasitic transistor is formed by the tub zone 4 , the semiconductor layer 3 and the protective ring 6 or the tub zone 5 , as is indicated schematically in FIG. 1. This parasitic transistor allows a cross current to flow, but this is reduced by the electric field E or E 'to the p + - conductive layer 2 . This layer 2 leads to the two oppositely directed fields E and E '. The upper field E holds the electrons above the buried layer 2 , so that the electrons can be easily extracted to the well zones 4 and 5 and the protective ring 6 . The lower electric field E 'prevents electrons that have once come through the buried layer 2 from diffusing back up again.
An der Zone 13 wird ein Strom IS zugeführt, während an der Wannenzone 4 ein Strom ID abgenommen wird. Dabei ist die Spannung VD an dieser Wannenzone 4 kleiner als 0 V. Der Schutzring 6 saugt einen Strom IGUARD ab. Ebenso wird in die Wannenzone 5 ein Strom INW eingespeist.A current I S is fed to zone 13 , while a current I D is drawn off from tub zone 4 . The voltage V D at this tub zone 4 is less than 0 V. The protective ring 6 sucks off a current I GUARD . A current I NW is also fed into the tub zone 5 .
Die Unterseite des Substrates 1 ist über einen Widerstand RBOND geerdet und mit einem Substratstrom ISUB beaufschlagt.The underside of the substrate 1 is grounded via a resistor R BOND and a substrate current I SUB is applied to it.
Die Schichtdicke der p-leitenden Schicht 3 liegt unterhalb 50 µm.The layer thickness of the p-type layer 3 is below 50 μm.
Die Schicht 2 ist mit Bor dotiert und enthält einen Gegenkom pensationsstoff, wie insbesondere Germanium, in einer Konzen tration von beispielsweise 1017 bis 1020 Atomen cm-3. Durch diesen Gegenkompensationsstoff in der Form von Germanium wird eine Misfitversetzung zwischen den unterschiedlich stark do tierten Schichten 2 und 3 bzw. zwischen der Schicht 2 und dem Halbleitersubstrat 1 verhindert, da das Germanium den kleine ren Atomradius von Bor kompensiert, so daß keine Versetzungen oder Gleitlinien auftreten. Die Schichtdicke der Schicht 2 kann zwischen 1 und 100 µm liegen, während die Schicht 3 bis zu 150 µm dick sein kann.Layer 2 is doped with boron and contains a countercompensation substance, such as in particular germanium, in a concentration of, for example, 10 17 to 10 20 atoms cm -3 . This counter-compensation substance in the form of germanium prevents misfit displacement between layers 2 and 3 with different thicknesses or between layer 2 and semiconductor substrate 1 , since the germanium compensates for the smaller atomic radius of boron, so that no dislocations or sliding lines occur. The layer thickness of layer 2 can be between 1 and 100 μm, while layer 3 can be up to 150 μm thick.
Nach dem Scheibenherstellungsprozeß liegen aufgrund von Dif fusion durch Ofenprozesse graduelle Übergänge vor, die aber durch graduelle Epitaxie noch weiter abgemindert werden kön nen.After the disc manufacturing process due to Dif fusion through gradual processes, but can be further reduced by gradual epitaxy nen.
Versuche haben gezeigt, daß bei einer Schichtdicke der Schicht 2 von 6,15 µm und einer Bor-Dotierungskonzentration in der Schicht 2 von 0,75 × 1019 Ladungsträger/cm3 und einer Schichtdicke der Schicht 3 von 15 µm aus undotiertem Silizium ohne Germanium-Kompensation in der Schicht 2 Gleitlinien auf treten, während diese vermieden werden können, wenn die Schicht 2 eine Germanium-Kompensation in der Größenordnung von 1,9 × 1019 Atomen cm-3 aufweist. Bei Kompensation treten Gleitlinien nicht auf, während diese ohne Kompensation nicht zu vermeiden sind.Experiments have shown that with a layer thickness of layer 2 of 6.15 μm and a boron doping concentration in layer 2 of 0.75 × 10 19 charge carriers / cm 3 and a layer thickness of layer 3 of 15 μm made of undoped silicon without germanium -Compensation in the layer 2 slip lines occur, while these can be avoided if the layer 2 has a germanium compensation in the order of 1.9 × 10 19 atoms cm -3 . Sliding lines do not occur with compensation, whereas they cannot be avoided without compensation.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel der Erfindung, das sich vom Ausführungsbeispiel der Fig. 1 dadurch unter scheidet, daß anstelle der p+-leitenden Schicht 2 ein p+-lei tendes Siliziumsubstrat 2' vorgesehen ist. Hier wird die ver grabene Schicht also durch das p+-leitende Siliziumsubstrat 2' gebildet, das mit Bor dotiert ist und eine Gegenkompensa tion aus Germanium enthält. Fig. 2 shows a further embodiment of the invention, which differs from the embodiment of FIG. 1 in that instead of the p + -leveling layer 2, a p + -lei tendes silicon substrate 2 'is provided. Here, the ver buried layer is thus formed by the p + -conducting silicon substrate 2 ', which is doped with boron and contains a compensation from germanium.
Die Schichtdicke der Schicht 3 liegt in diesem Ausführungs beispiel unterhalb 50 µm. The layer thickness of layer 3 is in this embodiment example below 50 microns.
Im übrigen entspricht aber das Ausführungsbeispiel der Fig. 2 dem Ausführungsbeispiel von Fig. 1.Otherwise, the embodiment of FIG. 2 corresponds to the embodiment of FIG. 1.
Fig. 3 zeigt eine Anordnung, bei der auf einem Siliziumsub strat 1, das eine Bor-Dotierungskonzentration von 2,7 × 1015 cm-3 aufweist, eine Schicht 2 aufgebracht ist, die etwa 15 µm dick ist und auf der sich eine Schicht 3 befindet, die eben falls 15 µm dick ist. Die Schicht 3 besteht aus Silizium und soll undotiert sein. Die Schicht 2 ist mit Bor dotiert und enthält gegebenenfalls eine Germanium-Kompensation. Versuch sergebnisse, die mit verschiedenen Scheiben (Schb) 3, 4, 5, 6 vorgenommen wurden, sind in der folgenden Tabelle zusammenge faßt. Fig. 3 shows an arrangement in which on a silicon substrate 1 , which has a boron doping concentration of 2.7 × 10 15 cm -3 , a layer 2 is applied, which is about 15 microns thick and on which there is a layer 3 is located, which is just 15 microns thick. Layer 3 consists of silicon and is said to be undoped. Layer 2 is doped with boron and optionally contains germanium compensation. Test results that were made with different discs (Schb) 3 , 4 , 5 , 6 are summarized in the following table.
Wie aus der obigen Tabelle sofort zu ersehen ist, verhindert die Kompensation der Bor-Dotierung mit Germanium die Entste hung von Gleitlinien bzw. Misfitversetzungen, so daß die Er findung die Realisierung einer stark mit einem Dotierstoff, insbesondere Bor, dotierten Schicht zur Verbesserung des Querstromverhaltens erlaubt. As can be seen immediately from the table above, prevented compensation of boron doping with germanium hung of slip lines or misfit displacements, so that the Er finding the realization of a strongly with a dopant, especially boron, doped layer to improve the Cross flow behavior allowed.
11
p-dotiertes Siliziumsubstrat
p-doped silicon substrate
22nd
, ,
22nd
' p+ 'p +
-dotierte Siliziumschicht
-doped silicon layer
33rd
p-dotierte Siliziumschicht
p-doped silicon layer
44th
n-leitende Wannenzone
n-type tub zone
55
n-leitende Wannenzone
n-type tub zone
66
Schutzring
Guard ring
77
n-leitende Zone
n-type zone
88th
n-leitende Zone
n-type zone
99
n-leitende Zone
n-type zone
1010th
n-leitende Zone
n-type zone
1111
n-leitende Zone
n-type zone
1212th
n-leitende Zone
n-type zone
1313
p-leitende Zone
p-type zone
1414
p+ p +
-leitende Kontaktzone
- conductive contact zone
1515
p+ p +
-leitende Kontaktzone
- conductive contact zone
1616
p-leitende Zone
p-type zone
1717th
p-leitende Zone
p-type zone
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999153333 DE19953333B4 (en) | 1999-11-05 | 1999-11-05 | Arrangement for realizing a heavily doped buried epitaxial layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999153333 DE19953333B4 (en) | 1999-11-05 | 1999-11-05 | Arrangement for realizing a heavily doped buried epitaxial layer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19953333A1 true DE19953333A1 (en) | 2001-05-31 |
DE19953333B4 DE19953333B4 (en) | 2004-07-15 |
Family
ID=7928054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999153333 Expired - Fee Related DE19953333B4 (en) | 1999-11-05 | 1999-11-05 | Arrangement for realizing a heavily doped buried epitaxial layer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19953333B4 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004032912A1 (en) * | 2004-07-07 | 2006-01-26 | Infineon Technologies Ag | Semiconductor component structure for reducing minority carrier injection has a protective structure with active component zones and semiconductor zones |
US7439198B2 (en) | 2004-06-15 | 2008-10-21 | Infineon Technologies Ag | Method for fabricating a buried metallic layer in a semiconductor body and semiconductor component having a buried metallic layer |
DE102008004682A1 (en) | 2008-01-16 | 2009-09-10 | Infineon Technologies Ag | Integrated switching arrangement, has protection structure, whose one of semiconductor zones of conducting type is arranged in semiconductor substrate and attached at connecting zone in electrical conducting manner |
DE102009029644A1 (en) * | 2008-09-30 | 2010-07-01 | Infineon Technologies Ag | Reduction of cross currents in a semiconductor body |
US7943960B2 (en) | 2008-02-01 | 2011-05-17 | Infineon Technologies Ag | Integrated circuit arrangement including a protective structure |
US7977768B2 (en) | 2008-04-01 | 2011-07-12 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553566A (en) * | 1995-06-22 | 1996-09-10 | Motorola Inc. | Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates |
US5923070A (en) * | 1997-03-19 | 1999-07-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an element inclusion region for reducing stress caused by lattice mismatch |
-
1999
- 1999-11-05 DE DE1999153333 patent/DE19953333B4/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553566A (en) * | 1995-06-22 | 1996-09-10 | Motorola Inc. | Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates |
US5923070A (en) * | 1997-03-19 | 1999-07-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an element inclusion region for reducing stress caused by lattice mismatch |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7439198B2 (en) | 2004-06-15 | 2008-10-21 | Infineon Technologies Ag | Method for fabricating a buried metallic layer in a semiconductor body and semiconductor component having a buried metallic layer |
DE102004032912A1 (en) * | 2004-07-07 | 2006-01-26 | Infineon Technologies Ag | Semiconductor component structure for reducing minority carrier injection has a protective structure with active component zones and semiconductor zones |
DE102004032912B4 (en) * | 2004-07-07 | 2012-02-16 | Infineon Technologies Ag | Semiconductor device arrangement with a protection arrangement for reducing a minority carrier injection |
DE102008004682A1 (en) | 2008-01-16 | 2009-09-10 | Infineon Technologies Ag | Integrated switching arrangement, has protection structure, whose one of semiconductor zones of conducting type is arranged in semiconductor substrate and attached at connecting zone in electrical conducting manner |
US7943960B2 (en) | 2008-02-01 | 2011-05-17 | Infineon Technologies Ag | Integrated circuit arrangement including a protective structure |
US7977768B2 (en) | 2008-04-01 | 2011-07-12 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
US8603918B2 (en) | 2008-04-01 | 2013-12-10 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
DE102009029644A1 (en) * | 2008-09-30 | 2010-07-01 | Infineon Technologies Ag | Reduction of cross currents in a semiconductor body |
US7763955B2 (en) | 2008-09-30 | 2010-07-27 | Infineon Technologies Ag | Reducing shunt currents in a semiconductor body |
DE102009029644B4 (en) * | 2008-09-30 | 2013-12-24 | Infineon Technologies Ag | Semiconductor device arrangement for reducing cross-currents in a semiconductor body |
Also Published As
Publication number | Publication date |
---|---|
DE19953333B4 (en) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112018003362B4 (en) | Oxide semiconductor devices and method of manufacturing oxide semiconductor devices | |
DE102015208097B4 (en) | Manufacturing a semiconductor device by epitaxy | |
DE2711562C3 (en) | Semiconductor component and method for its manufacture | |
DE102007036147B4 (en) | Method for producing a semiconductor body with a recombination zone | |
DE102015101124B4 (en) | SEMICONDUCTOR DEVICE HAVING A WAVE-SHAPED PROFILE OF NET DOPPING IN A DRIF ZONE AND METHOD FOR PRODUCING THE SAME | |
DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
DE1016841B (en) | Method for producing a semiconductor with an inversion layer | |
DE1152763B (en) | Semiconductor component with at least one PN transition | |
DE4333618C2 (en) | Injection-controlled Schottky rectifier | |
DE112009004277T5 (en) | POWER SEMICONDUCTOR DEVICE | |
DE2718449C2 (en) | ||
DE2427307A1 (en) | INTEGRATED CIRCUIT ARRANGEMENT | |
EP0760528A2 (en) | Semiconductor device on silicium base with a high blocking voltage edge termination | |
DE3027599C2 (en) | ||
DE10047152A1 (en) | High-voltage diode and process for its manufacture | |
DE19630341A1 (en) | Semiconductor device e.g. IGBT for high voltage inverter | |
DE2616576B2 (en) | Schottky diode and process for its manufacture | |
DE19953333A1 (en) | Arrangement for realizing a trenched layer with a dopant used in smart power technology comprises a counter compensation material compensating for lattice mismatches inserted into the trenched layer | |
DE19818518A1 (en) | Semiconductor device with a p-n junction | |
DE2632448B2 (en) | CMOS device | |
DE2320579A1 (en) | SEMICONDUCTOR ELEMENT | |
DE19960234A1 (en) | Diode manufacturing method, has buried p semiconductor barrier which is provided at head surface of semiconductor substrate. | |
DE1077788B (en) | Semiconductor arrangement with at least one PN transition and a drift field | |
DE102011053641A1 (en) | SiC MOSFET with high channel mobility | |
DE10014659C2 (en) | Semiconductor circuit arrangement and corresponding manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |