DE19948568A1 - Etching process comprises etching contact holes through one or more silicon dioxide insulating layers so that a residual layer remains, and then etching a trench structure - Google Patents
Etching process comprises etching contact holes through one or more silicon dioxide insulating layers so that a residual layer remains, and then etching a trench structureInfo
- Publication number
- DE19948568A1 DE19948568A1 DE1999148568 DE19948568A DE19948568A1 DE 19948568 A1 DE19948568 A1 DE 19948568A1 DE 1999148568 DE1999148568 DE 1999148568 DE 19948568 A DE19948568 A DE 19948568A DE 19948568 A1 DE19948568 A1 DE 19948568A1
- Authority
- DE
- Germany
- Prior art keywords
- etching
- etching step
- contact hole
- end point
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000005530 etching Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 title abstract 2
- 239000000377 silicon dioxide Substances 0.000 title abstract 2
- 230000003287 optical effect Effects 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000001636 atomic emission spectroscopy Methods 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 229910008938 W—Si Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
Die Erfindung betrifft ein Ätzverfahren für Dual-Damascene Anwendungen, bei dem in einem ersten Ätzschritt eine Kontakt lochstrukturierung durch eine oder mehrere SiO2/Isolationsschichten ausgeführt wird, wobei die Oberfläche der Isolationsschicht mit einer dielektrischen ARC-Schicht abgedeckt ist, oder zwischen denen sich eine dielektrische ARC-Schicht befindet und bei dem in einem zweiten Ätzschritt eine Trenchstrukturierung erfolgt.The invention relates to an etching process for dual damascene applications, in which in a first etching step a contact hole structuring is carried out by one or more SiO 2 / insulation layers, the surface of the insulation layer being covered with a dielectric ARC layer, or between which there is one dielectric ARC layer is located and in which a trench structuring takes place in a second etching step.
Bei den gegenwärtig realisierten Halbleiterstrukturen ist in der Regel eine Mehrebenen-Metallisierung mit entsprechenden Metall-Leitbahnen vorgesehen. Diese Metall-Leitbahnen sind über vertikale Zwischenverbindungen, die sich durch die Kontaktlöcher erstrecken, miteinander und/oder mit aktiven Elementen der Halbleiterstruktur verbunden. Die Herstellung dieser Leitbahnen und der Zwischenverbindungen erfolgt in mehreren Prozeßschritten, bei denen Abscheide-, Strukturierungs- und Ätzschritte jeweils nacheinander durchgeführt werden.In the currently realized semiconductor structures is in usually a multi-level metallization with corresponding Metal interconnects are provided. These are metal interconnects via vertical interconnections, which are characterized by the Extend contact holes, with each other and / or with active Elements of the semiconductor structure connected. The production these interconnects and the interconnections take place in several process steps in which deposition, Structuring and etching steps one after the other be performed.
So wird bei der Zweiebenen-Metallisierung zunächst eine Verbindung zu einzelnen Funktionselementen der Halbleiterstruktur hergestellt. Derartige Funktionselemente können Gate-Elektroden, oder auch andere tiefer liegende Leitbahnen sein. Zu diesem Zweck wird zunächst mit Hilfe eines photolithografischen Prozesses, gefolgt von einem Ätzschritt eine Öffnung durch die auf der Halbleiterstruktur befindliche Oxidschicht (TEOS) oder Silanoxid hergestellt. Bei derartigen Dual Damascene Anwendungen, wie sie im Bereich der ersten Wolfram-Metallisierung stattfinden, ist es erforderlich, daß bei einer Prozeßfolge von Kontaktlochstrukturierung, Implantation und nachfolgende Trenchstrukturierung, die offenen Kontaktlöcher vor einer Schädigung des offenen Kontaktlochbodens während der Trench ätzung geschützt werden.In the case of two-level metallization, this is initially one Connection to individual functional elements of the Semiconductor structure manufactured. Such functional elements can be gate electrodes, or other deeper ones Be interconnects. For this purpose, first of all with the help a photolithographic process followed by one Etching step through an opening on the semiconductor structure oxide layer (TEOS) or silane oxide. In such dual damascene applications as in the field of the first tungsten metallization, it is required that with a process sequence of Contact hole structuring, implantation and subsequent Trench structuring, the open contact holes in front of one Damage to the open contact hole floor during the trench etching are protected.
Dieser Schutz wird derzeit dadurch gewährleistet, daß die Kontaktlöcher mit einem organischen ARC aufgefüllt werden. Diese Schicht wird bei der Photolithographie zusätzlich als Antireflexionsschicht verwendet. Das hierbei zu verzeichnende Problem ist allerdings, daß die Antireflexionsschichten insbesondere in Bereichen mit hoher Kontaktlochdichte sehr inhomogen und häufig zu dünn sind. In anderen Bereichen mit geringer Kontaktlochdichte entstehen dagegen vergleichsweise sehr dicke organische ARC-Schichten. Das Ergebnis ist eine äußerst unregelmäßige Ätzung, was insbesondere zu stark unterschiedlichen Trenchtiefen führt. Eine Nutzung von dielektrischen ARC Schichten kann in diesem Zusammenhang nicht erfolgen, da diese Schichten den Kontaktlochboden während der Trenchätzung nicht ausreichend schützen.This protection is currently ensured by the fact that Contact holes are filled with an organic ARC. This layer is also used in photolithography Anti-reflective layer used. That too however, the problem is that the Antireflection layers especially in areas with high Contact hole density is very inhomogeneous and often too thin. In other areas with low contact hole density in contrast, comparatively very thick organic ARC layers. The result is an extremely irregular etch, what leads in particular to very different trench depths. The use of dielectric ARC layers can be used in this Connection does not take place because these layers the Contact hole bottom not sufficient during trench estimation protect.
Der Erfindung liegt daher die Aufgabe zugrunde, ein einfach zu realisierendes Ätzverfahren für Dual-Damascene Anwendungen zu schaffen, bei dem der Boden der offenen Kontaktlöcher vor einer Schädigung sicher geschützt wird und bei dem insbesondere gewährleistet wird, daß die Kontaktlochätzung nur bis zu der vorgesehenen Tiefe ausgeführt wird.The invention is therefore based on the object, a simple Etching process to be realized for dual damascene To create applications where the bottom of the open Contact holes are securely protected from damage and which in particular ensures that the Contact hole etching only to the intended depth is performed.
Die der Erfindung zugrundeliegende Aufgabenstellung wird bei einem Ätzverfahren für Dual-Damascene Anwendungen, bei dem in einem ersten Ätzschritt eine Kontaktlochstrukturierung durch eine oder mehrere SiO2 Isolationsschichten ausgeführt wird, wobei die Oberfläche der Isolationsschichten mit einer dielektrischen ARC-Schicht (Anti Reflecting Coating) abgedeckt ist, oder zwischen denen sich eine dielektrische ARC-Schicht befindet und bei dem in einem zweiten Ätzschritt eine Trenchstrukturierung erfolgt, dadurch gelöst, daß die Ätzung der Kontaktlöcher im ersten Ätzschritt in der Weise ausgeführt wird, daß im Kontaktloch eine Restschicht verbleibt und daß die Restschicht bei der nachfolgenden Trenchätzung, dem zweiten Ätzschritt, gleichzeitig vollständig durchgeätzt wird, wobei die Restschichtdicke nach dem ersten Ätzschritt im Kontaktloch bei weniger als 20% der vorgesehenen Kontaktlochtiefe liegen sollte.The problem underlying the invention is in an etching process for dual damascene applications, in which in a first etching step a contact hole structuring is carried out by one or more SiO 2 insulation layers, the surface of the insulation layers being covered with a dielectric ARC layer (Anti Reflecting Coating) is, or between which there is a dielectric ARC layer and in which a trench structuring takes place in a second etching step, is achieved in that the etching of the contact holes in the first etching step is carried out in such a way that a residual layer remains in the contact hole and that the residual layer in the subsequent trench etching, the second etching step, is at the same time completely etched through, the residual layer thickness after the first etching step in the contact hole being less than 20% of the intended contact hole depth.
Die Endpunktbestimmung der Kontaktlochätzung im ersten Ätzschritt wird durch Kontrolle der erreichten Ätztiefe ausgeführt. Für die Endpunktbestimmung wird in einer ersten Variante bevorzugt ein optisches interferometrisches Meßverfahren eingesetzt.The end point determination of the contact hole etching in the first Etching step is done by checking the etching depth reached executed. For the end point determination, a first Variant prefers an optical interferometric Measuring method used.
In einer zweiten Variante erfolgt die Endpunktbestimmung des ersten Ätzschrittes durch ein OES Meßverfahren (Optical Emission Spectroscopy), bei dem über die charakteristische Lichtemission im Plasma die Zusammensetzung der Ätzgas atmosphäre im Plasma bestimmt wird. Ein derartiges Meßverfahren ist leicht zu realisieren, indem der Endpunkt des Ätzprozesses durch einen erheblichen Anstieg einer der Ätzgaskomponenten bestimmt werden kann.In a second variant, the end point is determined first etching step by an OES measuring method (Optical Emission Spectroscopy), in which the characteristic Light emission in the plasma the composition of the etching gas atmosphere in the plasma is determined. Such a thing Measuring method is easy to implement by the end point of the etching process due to a significant increase in one of the Etching gas components can be determined.
Bevorzugt erfolgt die Bestimmung des Endpunktes des ersten Ätzschrittes durch die Ermittlung eines deutlichen Konzentrationsanstieges von Wolfram in der Ätzgasatmosphäre. Dieser Konzentrationsanstieg ist dann zu verzeichnen, wenn bei der Kontaktlochätzung die aus WSi bestehende Gateelektrode erreicht wird.The end point of the first is preferably determined Etching step by determining a clear Increased concentration of tungsten in the etching gas atmosphere. This increase in concentration can be seen when for contact hole etching, the WSi Gate electrode is reached.
Die Kontaktlochätzung kann in einer Variante der Erfindung auch mit reduzierter Ätzzeit durchgeführt werden, wobei sich eine Verkürzung der Ätzzeit um ca. 20% als zweckmäßig erwiesen hat. Diese Variante der Erfindung kann in den Fällen angewendet werden, in denen geringere Genauigkeitsanforderungen gestellt werden. The contact hole etching can be carried out in a variant of the invention can also be carried out with a reduced etching time, whereby a shortening of the etching time by about 20% is advisable has proven. This variant of the invention can in the cases be applied in which lower Precision requirements are made.
Die Endpunktbestimmung der der Kontaktlochätzung nachfolgenden Trenchätzung im zweiten Ätzschritt kann bevorzugt durch ein optisches Verfahren erfolgen.The end point determination of the contact hole etching subsequent trench etching in the second etching step preferably done by an optical method.
Der besondere Vorteil der Erfindung ist darin zu sehen, daß auf ein organisches ARC Material bei der Trenchätzung verzichtet werden kann und somit die damit verbundenen Nachteile der topologieabhängigen Trenchtiefe und der mangelhaften optischen Entspiegelung vermieden werden.The particular advantage of the invention is that on an organic ARC material during trench estimation can be dispensed with and thus the associated Disadvantages of the topology-dependent trench depth and the poor optical anti-reflective coating can be avoided.
Die Erfindung wird nachfolgend an einem Ausführungsbeispiel näher erläutert. In den zugehörigen Zeichnungen zeigen:The invention is described below using an exemplary embodiment explained in more detail. In the accompanying drawings:
Fig. 1 eine schematische Darstellung einer Halbleiterstruktur nach dem ersten Schritt der Kontaktlochätzung, bei dem die Kontaktlochätzung an der WSi-Gate-Elektrode gestoppt worden ist; und Fig. 1 is a schematic illustration of a semiconductor structure after the first step of the contact hole, wherein the contact hole on the WSi gate electrode is stopped; and
Fig. 2 die Halbleiterstruktur nach der Ausführung der Trenchätzung bei der das Kontaktloch zum Si-Substrat durchgeätzt ist.The semiconductor structure in which the contact hole is etched through the Si substrate Fig. 2 after the execution of the trench etching.
Das erfindungsgemäße Ätzverfahren für Dual-Damascene Anwendungen ist aus den schematischen Darstellungen eines mit Kontaktlöchern 1 versehenen Halbleiterwafers der Fig. 1 und 2 ersichtlich. Der übliche Schichtaufbau des Wafers enthält als unterste Schicht ein Si-Substrat 2, auf dem sich eine BPSG (Bor-Phosphor-Schicht) 3 befindet. Über der BPSG-Schicht 3 befinden sich eine oder mehrere TEOS- oder Silanoxid- Schichten 4, wobei auf jeder der genannten Schichten eine dielektrische ARC-Schicht 5 angeordnet sein kann. Diese ARC- Schichten 5 dienen bei der photolithographischen Strukturierung als Antireflexionsschichten.The etching method according to the invention for dual damascene applications can be seen from the schematic representations of a semiconductor wafer provided with contact holes 1 in FIGS. 1 and 2. The usual layer structure of the wafer contains, as the bottom layer, an Si substrate 2 on which there is a BPSG (boron-phosphor layer) 3 . One or more TEOS or silane oxide layers 4 are located above the BPSG layer 3 , it being possible for a dielectric ARC layer 5 to be arranged on each of the layers mentioned. These ARC layers 5 serve as anti-reflection layers in the photolithographic structuring.
Weiterhin befinden sich im Si-Substrat 2 beispielsweise durch Dotieren hergestellte Funktionselemente, welche über die später mit Metall aufgefüllten Kontaktlöcher 1 zu kontaktieren und mit nicht dargestellten Leitbahnen zu verbinden sind. Beispielsweise ist ein Gateanschluß 6, wie aus den Zeichnungsfiguren ersichtlich, zu kontaktieren. Dieser Gateanschluß 6 besteht aus einer W-Si-Schicht 8 und ist über eine Poly-Si-Schicht 9 mit einem dotierten Bereich im Si-Substrat 2 verbunden.Furthermore, the Si substrate 2 contains, for example, functional elements produced by doping, which are to be contacted via the contact holes 1 which are later filled with metal and are to be connected to interconnects (not shown). For example, a gate connection 6 , as can be seen from the drawing figures, is to be contacted. This gate connection 6 consists of a W-Si layer 8 and is connected via a poly-Si layer 9 to a doped region in the Si substrate 2 .
Nach der photolithografischen Strukturierung der Ätzmaske (nicht dargestellt) erfolgt in einem ersten Ätzschritt eine Strukturierung der Kontaktlöcher 1 durch eine oder mehrere TEOS- oder Silanoxid-Schichten 4. In einem zweiten Ätzschritt erfolgt dann eine Trenchstrukturierung (Fig. 2). Wesentlich ist, daß im ersten Ätzschritt in dem Kontaktloch 1.2, das ansich bis zum Si-Substrat 2 reichen soll, eine Restschicht 7 verbleibt. Das andere Kontaktloch 1.1 muß nach dem ersten Ätzschritt bis zur W-Si-Schicht 8 des Gateanschlusses 6 reichen. Die im Kontaktloch 1.2 verbliebene Restschicht 7 muß bei dem nachfolgenden zweiten Ätzschritt, der Trenchätzung, gleichzeitig vollständig durchgeätzt werden. Die Restschicht dicke sollte im Kontaktloch 1.2 nach dem ersten Ätzschritt bei weniger als 20% der vorgesehenen Kontaktlochtiefe liegen.After the photolithographic structuring of the etching mask (not shown), the contact holes 1 are structured in a first etching step by means of one or more TEOS or silane oxide layers 4 . Trench structuring then takes place in a second etching step ( FIG. 2). It is essential that in the first etching step, a residual layer 7 remains in the contact hole 1.2 , which is supposed to extend as far as the Si substrate 2 . The other contact hole 1.1 must extend to the W-Si layer 8 of the gate connection 6 after the first etching step. The remaining layer 7 remaining in the contact hole 1.2 must at the same time be completely etched through in the subsequent second etching step, the trench etching. The remaining layer thickness should be less than 20% of the intended contact hole depth in the contact hole 1.2 after the first etching step.
Um diese Bedingung einhalten zu können, erfolgt eine Endpunktbestimmung der Kontaktlochätzung durch Kontrolle der erreichten Ätztiefe. Hierfür wird bevorzugt das OES Meßverfahren (Optical Emission Spectroscopy) eingesetzt, bei dem über die charakteristische Lichtemission im Plasma die Zusammensetzung der Ätzgasatmosphäre im Plasma bestimmt wird. Ein derartiges Meßverfahren ist leicht zu realisieren, indem der Endpunkt des ersten Ätzschrittes durch einen erheblichen Anstieg einer der Ätzgaskomponenten bestimmt werden kann. Bevorzugt erfolgt die Bestimmung des Endpunktes des ersten Ätzschrittes durch die Ermittlung eines deutlichen Konzentrationsanstieges von Wolfram in der Ätzgasatmosphäre. Dieser Konzentrationsanstieg ist dann zu verzeichnen, wenn bei der Ätzung der Kontaktlöcher 1 im ersten Ätzschritt die aus WSi bestehende Gateelektrode 6 erreicht wird.In order to be able to meet this condition, an end point determination of the contact hole etching is carried out by checking the etching depth reached. For this, the OES measuring method (Optical Emission Spectroscopy) is preferably used, in which the composition of the etching gas atmosphere in the plasma is determined via the characteristic light emission in the plasma. Such a measuring method is easy to implement in that the end point of the first etching step can be determined by a significant increase in one of the etching gas components. The end point of the first etching step is preferably determined by determining a clear increase in the concentration of tungsten in the etching gas atmosphere. This increase in concentration can be seen when the gate electrode 6 , which is made of WSi, is reached during the etching of the contact holes 1 in the first etching step.
Für die Endpunktbestimmung des ersten Ätzschrittes kann auch ein optisches interferometrisches Meßverfahren eingesetzt werden, oder es wird mit reduzierter Ätzzeit gearbeitet, wobei sich eine Verkürzung der Ätzzeit um ca. 20% als zweck mäßig erwiesen hat, da gleichzeitig sichergestellt werden muß, daß die Restschicht 7 im zweiten Ätzschritt, dem Trench- Ätzen auch mit Sicherheit entfernt werden kann. Diese Variante der Erfindung kann in den Fällen angewendet werden, in denen geringere Genauigkeitsanforderungen gestellt werden.An optical interferometric measuring method can also be used for determining the end point of the first etching step, or a reduced etching time is used, a shortening of the etching time by approximately 20% having proven to be expedient, since at the same time it must be ensured that the residual layer 7 in the second etching step, the trench etching can also be removed with certainty. This variant of the invention can be used in cases where there are lower accuracy requirements.
Die Endpunktbestimmung des zweiten Ätzschrittes, der Trenchätzung, kann bevorzugt durch ein optisches Verfahren erfolgen. Ein solches Verfahren kann auch ein interferometrisches Verfahren sein. The end point determination of the second etching step, the Trench etching, can preferably be done by an optical method respectively. Such a procedure can also be a be an interferometric method.
11
Kontaktloch
Contact hole
22nd
Si-Substrat
Si substrate
33rd
BPSG-Schicht
BPSG layer
44th
TEOS- oder Silanoxid-Schicht
TEOS or silane oxide layer
55
dielektrische ARC-Schicht
dielectric ARC layer
66
Gateanschluß
Gate connection
77
Restschicht
Residual layer
88th
W-Si-Schicht
W-Si layer
99
Poly-Si-Schicht
Poly-Si layer
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999148568 DE19948568A1 (en) | 1999-10-08 | 1999-10-08 | Etching process comprises etching contact holes through one or more silicon dioxide insulating layers so that a residual layer remains, and then etching a trench structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999148568 DE19948568A1 (en) | 1999-10-08 | 1999-10-08 | Etching process comprises etching contact holes through one or more silicon dioxide insulating layers so that a residual layer remains, and then etching a trench structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19948568A1 true DE19948568A1 (en) | 2001-04-19 |
Family
ID=7924986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1999148568 Ceased DE19948568A1 (en) | 1999-10-08 | 1999-10-08 | Etching process comprises etching contact holes through one or more silicon dioxide insulating layers so that a residual layer remains, and then etching a trench structure |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19948568A1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0198507A2 (en) * | 1985-04-19 | 1986-10-22 | Matsushita Electronics Corporation | Method for detecting end point of etching |
| US5022958A (en) * | 1990-06-27 | 1991-06-11 | At&T Bell Laboratories | Method of etching for integrated circuits with planarized dielectric |
| US5882999A (en) * | 1994-08-15 | 1999-03-16 | International Business Machines Corporation | Process for metallization of an insulation layer |
| US5906948A (en) * | 1998-04-17 | 1999-05-25 | Vanguard International Semiconductor Corporation | Method for etching high aspect-ratio multilevel contacts |
-
1999
- 1999-10-08 DE DE1999148568 patent/DE19948568A1/en not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0198507A2 (en) * | 1985-04-19 | 1986-10-22 | Matsushita Electronics Corporation | Method for detecting end point of etching |
| US5022958A (en) * | 1990-06-27 | 1991-06-11 | At&T Bell Laboratories | Method of etching for integrated circuits with planarized dielectric |
| US5882999A (en) * | 1994-08-15 | 1999-03-16 | International Business Machines Corporation | Process for metallization of an insulation layer |
| US5906948A (en) * | 1998-04-17 | 1999-05-25 | Vanguard International Semiconductor Corporation | Method for etching high aspect-ratio multilevel contacts |
Non-Patent Citations (3)
| Title |
|---|
| JP 05-16272 A, In: Pat. Abstr. of Japan, Sect. E, Vol. 17 (1993), Nr. 556 (E-1444) * |
| ROLAND, J.P., et al., "Endpoint detection in plasma etching", In: J. Vac. Sci. Techol. A., Vol. 3 (1985), S. 631-636 * |
| WONG, K., et al., "Endpoint prediction for poly- silicon plasma etch via optical emission inter- ferometry", J. Vac. Sci. Technol. A, Vol. 15 (1997), S. 1403-1408 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102016100766B4 (en) | STRUCTURING OF CONTACT THROUGH MULTI-PHOTOLITHOGRAPHY AND MULTILATERALITY | |
| DE69025300T2 (en) | Integrated circuit with a planarized dielectric layer | |
| DE68917995T2 (en) | Method of manufacturing a semiconductor device. | |
| DE102008059650B4 (en) | A method of fabricating a microstructure having a metallization structure with self-aligned air gaps between dense metal lines | |
| DE112007000966B4 (en) | Dielectric spacer for metallic connectors and methods to form the same | |
| DE68923305T2 (en) | Electric cables for electronic components. | |
| DE102015113250B4 (en) | STRUCTURE AND METHOD OF FORMING A SEMICONDUCTOR DEVICE STRUCTURE | |
| DE3841588A1 (en) | DYNAMIC VERTICAL SEMICONDUCTOR STORAGE WITH OPTIONAL ACCESS AND METHOD FOR THE PRODUCTION THEREOF | |
| DE102014115934A1 (en) | Two-step formation of metallizations | |
| DE102017118485A1 (en) | Method for forming metal layers in openings and device for their formation | |
| EP0000897A1 (en) | Method for producing laterally isolated silicium areas | |
| DE69838202T2 (en) | End point sensation and apparatus | |
| DE102004042169B4 (en) | Technique for increasing the filling capacity in an electrochemical deposition process by rounding the edges and trenches | |
| DE19629886A1 (en) | Mfg. semiconductor device with buried electrode conductor | |
| DE19860780A1 (en) | Semiconductor device used in the manufacture of integrated circuits | |
| DE102005020132A1 (en) | Technique for the production of self-aligned feedthroughs in a metallization layer | |
| DE102017118311A1 (en) | METHOD FOR CLEANING A WATER AFTER A CMP STEP | |
| DE10104204A1 (en) | Semiconductor device and method of manufacturing the same | |
| DE102022100822A1 (en) | REDUCING OXIDATION BY SEPARATELY ETCHING SACRIFICE AND PROTECTIVE LAYERS | |
| DE102017128047B4 (en) | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE | |
| WO2003098694A1 (en) | Layer arrangement and memory arrangement | |
| DE19843624C1 (en) | Integrated circuit arrangement and method for its production | |
| DE112010003053B4 (en) | A method of manufacturing a silicon carbide semiconductor device | |
| DE10233195A1 (en) | Trench isolation semiconductor device and method of manufacturing the same | |
| DE102004042168B4 (en) | Semiconductor element having a small-ε metallization layer stack with enhanced electromigration resistance and method of forming the semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |