DE19944303C2 - Process for the production of self-adjusted low-ohm tub contacts by post-treatment of implant masks - Google Patents

Process for the production of self-adjusted low-ohm tub contacts by post-treatment of implant masks

Info

Publication number
DE19944303C2
DE19944303C2 DE1999144303 DE19944303A DE19944303C2 DE 19944303 C2 DE19944303 C2 DE 19944303C2 DE 1999144303 DE1999144303 DE 1999144303 DE 19944303 A DE19944303 A DE 19944303A DE 19944303 C2 DE19944303 C2 DE 19944303C2
Authority
DE
Germany
Prior art keywords
doping
mask
contact openings
tub
islands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1999144303
Other languages
German (de)
Other versions
DE19944303A1 (en
Inventor
Martin Kerber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999144303 priority Critical patent/DE19944303C2/en
Publication of DE19944303A1 publication Critical patent/DE19944303A1/en
Application granted granted Critical
Publication of DE19944303C2 publication Critical patent/DE19944303C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung selbst­ justierter Niederohm-Wannenkontakte durch Nachbehandlung von Implantationsmasken.The invention relates to a method for the production itself adjusted low-ohm tub contacts by post-treatment of Implantation masks.

Ein gattungsgemäßes Verfahren ist aus der Druckschrift DE 195 27 146 A1 bekannt, welches die Schritte Bereitstellen eines Halbleitersubstrats mit einer mit Kontaktöffnungen versehenen Substratoberfläche, Aufbringen und Strukturieren eines ersten Maskenfilms in der Weise, daß auf ersten Maskenöffnungen Mas­ keninseln zurückbleiben und auf zweiten Maskenöffnungen Mas­ kenlocher entstehen, Einbringen einer oberflächennahen Dotie­ rung ersten Leitungstyps sowie einer Wannendotierung zweiten, zum ersten Leitungstyp entgegengesetzten, Leitungstyps, Auf­ bringen und Strukturieren eines zweiten Maskenfilms in einer Weise, daß auf den zweiten Kontaktöffnungen Maskeninseln zu­ rückbleiben und auf den ersten Kontaktöffnungen Maskenlocher entstehen, und Einbringen einer oberflächennahen Dotierung zweiten Leitungstyps sowie einer Wannendotierung ersten Lei­ tungstyps, aufweist.A generic method is from the document DE 195 27 146 A1 known which steps provide a Semiconductor substrate with a provided with contact openings Substrate surface, application and structuring of a first Mask film in such a way that Mas remain behind and on second mask openings Mas kenlocher arise, introduction of a near-surface dotie of the first line type and a tub doping second, opposite to the first line type, line type, up bring and structure a second mask film in one Way that mask islands on the second contact openings remain and mask punches on the first contact openings arise, and introduction of a near-surface doping second line type and a trough doping first lei type.

Ferner ist aus der Druckschrift DE 44 34 108 A1 ein Verfahren zur Erzeugung eines niederohmigen Kontaktes zwischen einer Metallisierungsschicht und einem Halbleitermaterial bekannt, bei dem unter Verwendung von strukturierten Schichten als Maske Dotierstoffe unterschiedlicher Leitfähigkeit in das Halbleitermaterial implantiert werden.Furthermore, a method is known from the publication DE 44 34 108 A1 to create a low-resistance contact between a Metallization layer and a semiconductor material known where using structured layers as Mask dopants of different conductivity in the Semiconductor material can be implanted.

In der Druckschrift US 4 898 835 ist ferner ein Verfahren zur Herstellung eines niederohmigen Kontaktes zwischen einer Me­ tallisierungsschicht und einem Halbleitermaterial offenbart, wobei mit einem Maskenschritt und einer thermischen Nachbe­ handlung eine dünne Isolierschicht aufgelöst wird und die Me­ tallisierungsschicht bis in das Halbleitermaterial eindringt.US Pat. No. 4,898,835 also describes a method for Establishing a low-resistance contact between a me tallization layer and a semiconductor material disclosed, with a mask step and a thermal afterbeing a thin layer of insulation is dissolved and the me tallization layer penetrates into the semiconductor material.

Bei der Herstellung von integrierten CMOS-Schaltungen müssen demzufolge Transistoren beiderlei Leitungstyps mit den darun­ terliegenden Wannen elektrisch verbunden werden. Dazu werden auf der Substratoberfläche beispielsweise von Feldoxid umge­ bene Kontaktöffnungen ausgebildet und über Metallisierungs­ ebenen mit Source- und Drain-Anschlüssen der Transistoren verbunden. Die Kontaktanschlüsse sind ebenso wie die Source- und Drain-Anschlüsse oberflächennahe dotierte Bereiche, die meist in einem einzigen Dotierungsschritt pro Leitungstyp er­ zeugt werden. Die die Transistoren und Kontaktanschlüsse um­ gebenden Wannen hingegen sind tiefer in das Substrat einge­ brachte Dotierungen, deren Dotierungsmaximum räumlich von den oberflächennahen Dotierungen getrennt ist. Dadurch entsteht im Bereich der Kontaktöffnun­ gen ein Dotierungsminimum zwischen der tiefen Wannenimplanta­ tion und der flachen, d. h. oberflächennahen Kontaktimplanta­ tion. Dieses Dotierungsminimum bildet einen hochohmigen Wi­ derstand zwischen der Wanne und dem zu kontaktierenden Tran­ sistoranschluß. Die Größe dieses Widerstandes hängt ferner von der an dem Transistoranschluß anliegenden Spannung ab und bildet daher einen parasitären pn-Übergang. Sowohl diese Diodeneigenschaft als auch der hohe Widerstand erschweren den zuverlässigen Betrieb eines Transistors, dessen Anschlüsse idealerweise mit der Wanne kurzgeschlossen werden sollten, indem z. B. im Bereich der Kontaktöffnungen eine zusätzliche Dotierung implantiert wird, die von der Substratoberfläche bis zur tiefen Wannenimplantation eine hohe Leitfähigkeit ge­ währleistet.When manufacturing integrated CMOS circuits therefore transistors of both types of conduction with the underlying tubs are electrically connected. To do this on the substrate surface, for example, vice versa Level contact openings formed and via metallization level with source and drain connections of the transistors connected. The contact connections are just like the source and drain connections near the surface of doped regions usually in a single doping step per line type be fathered. The the transistors and contact connections around giving tubs, however, are deeper into the substrate brought doping, whose doping maximum spatially from the near-surface doping  is separated. This creates in the area of the contact opening doping minimum between the deep well implant tion and the flat, d. H. near-surface contact implant tion. This doping minimum forms a high-resistance Wi the level between the tub and the oil to be contacted transistor connection. The size of this resistance also depends from the voltage present at the transistor connection and therefore forms a parasitic pn junction. Both of these Diode property as well as the high resistance complicate the reliable operation of a transistor, its connections ideally should be short-circuited with the tub, by z. B. an additional in the area of the contact openings Doping is implanted by the substrate surface high conductivity up to deep tub implantation ensures.

Bei der Herstellung integrierter CMOS-Schaltkreise mit Hilfe je einer Maske für p-leitende und n-leitende Transistoren wird jede der beiden Masken auch dazu verwendet, die tiefe Wannenimplantation einzubringen. Aus diesem Grund muß die Maske ausreichend dick sein, um die mit hoher Energie implan­ tierten Ionen für die Wannendotierung in den zu maskierenden Bereichen von der Substratoberfläche fernzuhalten. Dies be­ deutet, daß die zur Maskierung von Transistoranschlüssen und Kontaktöffnungen vorgesehenen Maskeninseln bzw. Lackstege auftreffende Wannenimplantation absorbieren. Unterhalb der Kontaktlöcher kann daher eine zum Kurzschließen der Transi­ storanschlüsse mit der Wanne eingesetzte Dotierung, herkömm­ lich nur mit Hilfe einer dritten Maske eingebracht werden, die im Bereich der Kontaktöffnungen für Transistoren beider­ lei Leitungstyps Öffnungen besitzt und ansonsten undurchläs­ sig ist. Die Fertigung einer zusätzlichen Maske wird jedoch aus Kostengründen vermieden und daher die hochohmige und gleichrichtende Verbindung zwischen Transistoranschluß und Wanne in Kauf genommen.With the help of manufacturing integrated CMOS circuits one mask each for p-type and n-type transistors each of the two masks is also used to create the deep one Insert tub implantation. For this reason, the Mask should be thick enough to implan with high energy ions for the well doping in the to be masked Keep areas away from the substrate surface. This be indicates that the masking of transistor connections and Contact openings provided mask islands or lacquer bars absorb impinging tub implantation. Below the Contact holes can therefore be used to short-circuit the transi stor connections with doping used, conventional only with the help of a third mask, those in the area of contact openings for transistors of both The cable type has openings and is otherwise impermeable sig is. However, the manufacture of an additional mask avoided for cost reasons and therefore the high impedance and rectifying connection between transistor connection and Accepted tub.

Es ist daher die Aufgabe der vorliegenden Erfindung, ein Ver­ fahren bereitzustellen, mit dem niederohmige Kontakte zwi­ schen Source bzw. Drain und der lokalen Wanne ohne Zuhilfe­ nahme einer zusätzlichen Maske hergestellt werden können.It is therefore an object of the present invention to provide a ver drive to provide with the low-resistance contacts between source or drain and the local tub without help an additional mask can be produced.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zur Herstellung der niederohmigen Kontakte die Metallinseln je­ weils vor dem Einbringen der Wannendotierungen in einem Aus­ maß verformt und/oder verkleinert werden, daß die Wannendo­ tierungen die Metallinseln durchdringen können und näher an der Substratoberfläche eingebracht werden als außerhalb der Maskeninseln. Erfindungsgemäß wird an Stelle einer zusätzli­ chen Maske, die im Bereich der Kontaktlöcher Maskenöffnungen besitzt, die bereits aufgebrachte Maske verwendet, indem sie soweit verändert wird, daß sie für die Wannenimplantation zu­ mindest im Bereich der Maskeninseln über den Kontaktlöchern durchlässig wird. Die mit hoher Energie auftreffende Wannen­ dotierung wird daher nicht von den Maskeninseln absorbiert, sondern nur soweit abgebremst, daß sie mit geringer Energie die Substratoberfläche erreicht und nahe der Oberfläche ab­ sorbiert wird. Dadurch verschiebt sich das Dotierungsmaximum der Wannenimplantation unterhalb der Kontaktöffnungen in Richtung der Substratoberfläche, mischt sich ggf. mit der flachen Dotierung der Kontaktöffnung und stellt somit eine niederohmige Verbindung zum Transistor her.This object is achieved in that Production of the low-resistance contacts each the metal islands because before introducing the tub doping in an out measure deformed and / or reduced, that the Wannendo tations can penetrate the metal islands and closer to of the substrate surface than outside the Mask Islands. According to the invention, instead of an additional Chen mask, the mask openings in the area of the contact holes who already uses the mask by using to the extent that it is changed for the tub implantation at least in the area of the mask islands above the contact holes becomes permeable. The tubs hitting high energy doping is therefore not absorbed by the mask islands, but only braked to the point that they are low energy reaches the substrate surface and near the surface is sorbed. This shifts the doping maximum the tub implantation below the contact openings in Direction of the substrate surface, may mix with the flat doping of the contact opening and thus represents a low-resistance connection to the transistor.

Das der Erfindung zugrundeliegende Prinzip besteht darin, daß an Stelle einer weiteren Maske, die über den Kontaktöffnungen durchlässig ist, eine schon vorhandene, aber über den Kon­ taktöffnungen undurchlässige Maske verwendet wird. Die Dicke dieser Maske wird im Bereich der Kontaktöffnungen soweit ver­ mindert, daß die eigentlich absorbierten Ionen für die Wan­ nenimplantation lediglich gebremst werden und in geringerer Tiefe als außerhalb der Kontaktöffnungen in das Substrat ein­ dringen.The principle underlying the invention is that instead of another mask over the contact openings is permeable, an already existing, but over the Kon clock-impermeable mask is used. The fat This mask is used as far as possible in the area of the contact openings reduces the actually absorbed ions for the Wan implantation can only be slowed down and in less  Depth than outside the contact openings in the substrate penetrate.

Hinsichtlich der Art der Veränderung der Maskeninseln sehen bevorzugte Ausführungsarten vor, daß die Maskeninseln durch Wärmeeinwirkung zum Zerfließen gebracht werden oder durch ei­ ne Ätzung, vorzugsweise eine isotrope Ätzung, verkleinert werden. Im Falle des thermischen Zerfließens werden Masken­ öffnungen geschlossen (in welchem Fall dort einzubringende flache Implantationen vorher eingebracht werden müssen) und isolierte Maskeninseln wie etwa Lackstege verbreitert und in der Höhe verkleinert. Im Falle der isotropen Ätzung wird ein Maskensteg von vielen Seiten angegriffen und daher deutlich verkleinert, wohingegen Maskenöffnungen vergleichsweise ge­ ringfügig verbreitert werden.See in terms of how the mask islands change preferred embodiments that the mask islands by Exposure to heat can be caused to melt or by egg ne etching, preferably an isotropic etching, is reduced become. In the case of thermal meltdown, masks openings closed (in which case to be inserted there flat implants must be inserted beforehand) and isolated mask islands such as lacquer bars broadened and in the height decreased. In the case of isotropic etching, a Mask bridge attacked from many sides and therefore clearly reduced in size, whereas mask openings are comparatively ge be slightly widened.

Eine Weiterbildung der Erfindung sieht vor, daß die Wannendo­ tierungen geneigt zur Oberflächennahen des Halbleitersub­ strats eingebracht werden. Dadurch lassen sich Wannenimplan­ tationen im Bereich der Kontaktöffnungen noch näher an die Oberfläche bringen, weil diese seitlich unter den Lacksteg implantiertwerden. Vorzugsweise werden die - in der Regel durch Implantation - eingebrachten Wannendotierungen so ein­ gebracht, daß sie unterhalb der Maskeninseln bis an die ober­ fächennahen Dotierungen entgegengesetzten Leitungstyps oder sogar bis an die Substratoberfläche reichen. Im letzteren Fall durchdringen sie den Bereich der oberflächennahen Dotie­ rungen und erzeugen so eine besonders leitfähige Kontaktver­ bindung.A further development of the invention provides that the Wannendo tations inclined to the surface near the semiconductor sub strats are introduced. This allows tub implan tations in the area of the contact openings even closer to the Bring the surface because this is under the paint bar on the side be implanted. Preferably - as a rule through implantation - introduced tub doping brought that they below the mask islands to the upper near-field doping of opposite conductivity type or even reach to the substrate surface. In the latter Fall penetrate the area of the near-surface dotie and thus create a particularly conductive contact binding.

Die Kontaktöffnungen sind vorzugsweise Öffnungen für Transi­ stor-Wannen-Kontakte oder Transistor-Substrat-Kontakte. Die oberflächennahen Dotierungen werden vorzugsweise gleichzeitig mit Source-/Drain-Dotierungen eingebracht. Weitere Ausfüh­ rungsarten sehen vor, daß die integrierte Halbleiterschaltung eine CMOS-Schaltung ist und daß die Kontaktöffnungen in Wan­ nen jedes Leitungstyps mit MOS-Transistoren des jeweils ent­ gegengesetzten Leitungstyps verbunden werden.The contact openings are preferably openings for transi stor-well contacts or transistor-substrate contacts. The Near-surface doping is preferably carried out simultaneously with source / drain doping. Further executions types of provision provide that the semiconductor integrated circuit  is a CMOS circuit and that the contact openings in Wan NEN each type of conduction with MOS transistors of each opposite line type are connected.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Figuren be­ schrieben.Exemplary embodiments of the invention are described below with reference to the figures wrote.

Die Fig. 1a bis 1d zeigen einzelne Stadien einer er­ sten Ausführungsart des erfindungsgemäßen Verfahrens, bei dem Lackstege durch eine isotrope Ätzung verkleinert werden. Figs. 1a to 1d show individual stages of he th embodiment of the inventive method, can be reduced in which resist lines by isotropic etching.

Die Fig. 2a bis 2d zeigen eine zweite Ausführungsart, bei der die Lackstege durch Temperaturerhöhung zum Zerfließen gebracht werden. FIGS. 2a to 2d show a second embodiment in which the paint webs are brought by increasing the temperature to deliquescence.

Fig. 1a zeigt Bereiche zweier entgegengesetzt zueinander dotierter Wannen A und B mit jeweils einer von Feldoxid (FOX) umgebenen Kontaktöffnung. Die Kontaktöffnung der Wanne A ist mit einem Lacksteg 1 bedeckt, wohingegen sich über der Kon­ taktöffnung der Wanne B gerade eine Lacköffnung 3 befindet. Durch diese wird die flache oberflächennahe Dotierung 5 er­ sten Leitungstyps eingebracht. Anschließend wird die Lackmas­ ke isotrop geätzt und erhält dann die in Fig. 1b darge­ stellte Form. Durch die so veränderte Maske wird eine Wannen­ dotierung, d. h. eine tiefe Dotierung, deren Ionen entgegen­ gesetzten Leitungstyps wie Ionen der Dotierung 5 sind, einge­ bracht. Dadurch entsteht in der Wanne A eine sich dem Kon­ taktloch nähernde Wannenimplantation sowie in der Wanne B ei­ ne parasitäre linsenförmige Wannenimplantation. Bei dieser Ausführungsart können die flache und die tiefe Implantation auch in umgekehrter Reihenfolge eingebracht werden. Fig. 1a shows regions of two opposite to each other doped wells A and B each having a surrounded by field oxide (FOX) contact opening. The contact opening of the tub A is covered with a lacquer web 1 , whereas there is just a lacquer opening 3 above the contact opening of the tub B. Through this, the flat shallow doping 5 he most conductive type is introduced. The lacquer mask is then isotropically etched and then receives the shape shown in FIG. 1b. A trough doping, ie deep doping, the ions of which are of opposite conductivity type as ions of doping 5 , is introduced through the mask thus modified. This creates a trough implant approaching the contact hole in the trough A and a parasitic lenticular trough implantation in the trough B. In this embodiment, the flat and deep implantation can also be inserted in the reverse order.

Anschließend wird die Maske entfernt und ein weiterer Masken­ film aufgebracht und wie in Fig. 1c dargestellt struktu­ riert. Durch diese Maske wird in analoger Weise eine weitere flache und eine weitere tiefe Implantation, jeweils entgegen­ gesetzten Leitungstyps zur vorhergehenden flachen bzw. tiefen Implantation, eingebracht. Die auf diese Weise erhaltene Struktur ist in Fig. 1d dargestellt. Die Wannenimplanta­ tionen 7 und 8 reichen in beiden Wannen A und B bis an die flachen Kontaktimplantationen 5 und 6 heran.The mask is then removed and a further mask film is applied and structured as shown in FIG. 1c. Through this mask, a further flat and a further deep implantation, in each case opposite the conduction type to the previous flat or deep implantation, are introduced in an analogous manner. The structure obtained in this way is shown in Fig. 1d. The tub implantations 7 and 8 extend in both tubs A and B to the flat contact implants 5 and 6 .

Der in den Fig. 2a bis 2d dargestellten Ausführungsart zufolge werden die Masken nicht chemisch geätzt sondern ther­ misch zum Schließen gebracht, wie in den Fig. 2b und 2d dargestellt. Aus diesem Grund müssen die flächen Dotierun­ gen eingebracht werden, bevor die Kontaktöffnungen der Maske durch die thermische Behandlung verschlossen werden. Anson­ sten ist die Reihenfolge der einzelnen Verfahrensschritte im Rahmen der beanspruchten Erfindung beliebig, solange sie zu dem erfindungsgemäß erreichen Ziel führt. Vorzugsweise werden lediglich die flachen Anschlußimplantationen vor der Nachbe­ handlung der Lackmaske eingebracht. Dabei wird die Implantie­ rung der komplementären Wannen nur geringfügig beeinflußt, da eine Maskenöffnung weniger stark verändert wird als eine iso­ lierte Maskeninsel. Im Falle der isotropen Rückätzung ist le­ diglich sicherzustellen, daß die verbleibende Lackmaske aus­ reichend dick bleibt, um im Kanalbereich und im Bereich des Feldoxids ein Eindringen der komplementären Wannendotierung zu verhindern.According to the embodiment shown in FIGS. 2a to 2d, the masks are not chemically etched but thermally brought to close, as shown in FIGS. 2b and 2d. For this reason, the surface doping must be introduced before the contact openings of the mask are closed by the thermal treatment. Otherwise, the sequence of the individual process steps within the scope of the claimed invention is arbitrary, as long as it leads to the aim achieved according to the invention. Preferably, only the flat follow-up implantations are introduced before the after-treatment of the lacquer mask. The implantation of the complementary tubs is only slightly influenced, since a mask opening is changed less than an isolated mask island. In the case of isotropic etching back, it is only necessary to ensure that the remaining resist mask remains sufficiently thick to prevent the complementary tub doping from penetrating into the channel area and the field oxide area.

Claims (12)

1. Verfahren zur Herstellung einer integrierten Halbleiter­ schaltung mit den Schritten:
  • - Bereitstellen eines Halbleitersubstrats mit einer mit Kon­ taktöffnungen versehenen Substratoberfläche,
  • - Aufbringen und Strukturieren eines ersten Maskenfilms in der Weise, daß auf ersten Kontaktöffnungen (A) Maskeninseln (1) zurückbleiben und auf zweiten Kontaktöffnungen (B) Mas­ kenlöcher (3) entstehen,
  • - Einbringen einer oberflächennahen Dotierung (5) ersten Lei­ tungstyps sowie einer Wannendotierung (7) zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps,
  • - Aufbringen und Strukturieren eines zweiten Maskenfilms in der Weise, daß auf den zweiten Kontaktöffnungen (B) Maskenin­ seln (2) zurückbleiben und auf den ersten Kontaktöffnungen (A) Maskenlöcher (4) entstehen,
  • - Einbringen einer oberflächennahen Dotierung (6) zweiten Leitungstyps sowie einer Wannendotierung (8) ersten Lei­ tungstyps,
dadurch gekennzeichnet, daß zur Herstellung niederohmiger Kontakte die Maskeninseln (1, 2) jeweils vor dem Einbringen der Wannendotierungen (7, 8) in einem Ausmaß verformt und/oder verkleinert werden, daß die Wannendotierungen (7, 8) die Maskeninseln (1, 2) durch­ dringen können und näher an der Substratoberfläche einge­ bracht werden als außerhalb der Maskeninseln.1. A method for producing an integrated semiconductor circuit comprising the steps:
  • Providing a semiconductor substrate with a substrate surface provided with contact openings,
  • - Applying and structuring a first mask film in such a way that mask islands ( 1 ) remain on first contact openings (A) and mask holes ( 3 ) are formed on second contact openings (B),
  • Introduction of a near-surface doping ( 5 ) of the first line type and a well doping ( 7 ) of the second line type opposite to the first line type,
  • - applying and structuring a second mask film in such a way that mask islands ( 2 ) remain on the second contact openings (B) and mask holes ( 4 ) are formed on the first contact openings (A),
  • - Introducing a near-surface doping ( 6 ) of the second conductivity type and a well doping ( 8 ) of the first conductivity type,
characterized in that for the production of low-resistance contacts, the mask islands ( 1 , 2 ) are each deformed and / or reduced to an extent before the tub doping ( 7 , 8 ) is introduced, that the tub doping ( 7 , 8 ) the mask islands ( 1 , 2 ) can penetrate and be brought closer to the substrate surface than outside the mask islands. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maskeninseln durch Wärmeeinwirkung zum Zerfließen ge­ bracht werden.2. The method according to claim 1, characterized, that the mask islands ge by the action of heat to melt be brought. 3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Maskeninseln durch eine Ätzung verkleinert werden.3. The method according to any one of claims 1 or 2, characterized,  that the mask islands are reduced by an etching. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Ätzung eine isotrope Ätzung ist.4. The method according to claim 3, characterized, that the etch is an isotropic etch. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Wannendotierungen geneigt zur Oberflächennormalen des Halbleitersubstrats eingebracht werden.5. The method according to any one of claims 1 to 4, characterized, that the tub doping inclined to the surface normal of the semiconductor substrate are introduced. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die oberflächennahen Dotierungen und die Wannendotierun­ gen implantiert werden.6. The method according to any one of claims 1 to 5, characterized, that the near-surface doping and the well doping be implanted. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Wannendotierungen unterhalb der Maskeninseln bis an die oberflächennahen Dotierungen reichen.7. The method according to any one of claims 1 to 6, characterized, that the tub doping below the mask islands up to the near-surface doping is sufficient. 8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Wannendotierungen unterhalb der Maskeninseln die oberflächennahen Dotierungen durchdringen und bis an die Sub­ stratoberfläche reichen.8. The method according to any one of claims 1 to 6, characterized, that the tub doping below the mask islands the penetrate near the surface and up to the sub strat surface range. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Kontaktöffnungen Öffnungen für Transistor-Wannen- Kontakte oder Transistor-Substrat-Kontakte sind.9. The method according to any one of claims 1 to 8, characterized, that the contact openings openings for transistor wells Are contacts or transistor-substrate contacts. 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die oberflächennahen Dotierungen gleichzeitig mit Source- /Drain-Dotierungen eingebracht werden.10. The method according to any one of claims 1 to 9, characterized,  that the near-surface dopings simultaneously with source / Drain doping can be introduced. 11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die integrierte Halbleiterschaltung eine CMOS-Schaltung ist. 11. The method according to any one of claims 1 to 10, characterized, that the semiconductor integrated circuit is a CMOS circuit is.   12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass entweder die ersten Kontaktöffnungen (A) mit p-MOS- Transistoren und die zweiten Kontaktöffnungen (B) mit n-MOS- Transistoren oder die ersten Kontaktöffnungen (A) mit n-MOS- Transistoren und die zweiten Kontaktöffnungen (B) mit p-MOS- Transistoren verbunden werden.12. The method according to claim 11, characterized in that either the first contact openings (A) with p-MOS Transistors and the second contact openings (B) with n-MOS Transistors or the first contact openings (A) with n-MOS Transistors and the second contact openings (B) with p-MOS Transistors are connected.
DE1999144303 1999-09-15 1999-09-15 Process for the production of self-adjusted low-ohm tub contacts by post-treatment of implant masks Expired - Fee Related DE19944303C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999144303 DE19944303C2 (en) 1999-09-15 1999-09-15 Process for the production of self-adjusted low-ohm tub contacts by post-treatment of implant masks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999144303 DE19944303C2 (en) 1999-09-15 1999-09-15 Process for the production of self-adjusted low-ohm tub contacts by post-treatment of implant masks

Publications (2)

Publication Number Publication Date
DE19944303A1 DE19944303A1 (en) 2001-04-19
DE19944303C2 true DE19944303C2 (en) 2001-11-15

Family

ID=7922168

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999144303 Expired - Fee Related DE19944303C2 (en) 1999-09-15 1999-09-15 Process for the production of self-adjusted low-ohm tub contacts by post-treatment of implant masks

Country Status (1)

Country Link
DE (1) DE19944303C2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4898835A (en) * 1988-10-12 1990-02-06 Sgs-Thomson Microelectronics, Inc. Single mask totally self-aligned power MOSFET cell fabrication process
DE4434108A1 (en) * 1994-09-23 1996-03-28 Siemens Ag Method for producing a low-resistance contact between a metallization layer and a semiconductor material
DE19527146A1 (en) * 1995-07-25 1997-01-30 Siemens Ag Method for producing a self-aligned contact and a doped region

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4898835A (en) * 1988-10-12 1990-02-06 Sgs-Thomson Microelectronics, Inc. Single mask totally self-aligned power MOSFET cell fabrication process
DE4434108A1 (en) * 1994-09-23 1996-03-28 Siemens Ag Method for producing a low-resistance contact between a metallization layer and a semiconductor material
DE19527146A1 (en) * 1995-07-25 1997-01-30 Siemens Ag Method for producing a self-aligned contact and a doped region

Also Published As

Publication number Publication date
DE19944303A1 (en) 2001-04-19

Similar Documents

Publication Publication Date Title
DE3932621C2 (en) Field controlled semiconductor device and method of manufacturing the same
DE3689158T2 (en) Methods of manufacturing card-implanted areas and electrodes therefor.
DE102004026149B4 (en) A method of producing a semiconductor device having transistor elements with voltage-inducing etch stop layers
DE4116690C2 (en) Element isolation structure of a semiconductor device and method of manufacturing the same
DE69634764T2 (en) Semiconductor device and method for its production
DE4235534A1 (en) METHOD FOR INSULATING FETS
DE3709708C2 (en) Semiconductor device and method for producing a field effect transistor
DE102007054222B4 (en) Semiconductor component with trench transistors and method for producing such a component
DE3334624A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT AND SEMICONDUCTOR ASSEMBLY PRODUCED BY THIS METHOD
DE10101900A1 (en) Semiconductor component used in integrated circuits comprises zones of various conductivity types, an insulating film, a gate electrode and main electrodes
DE19703971A1 (en) Field effect transistor for high integration circuit
DE4341516C2 (en) Method of manufacturing a transistor
DE10036891A1 (en) Schottky diode production method involves setting up semiconductor substrate, mounting epitaxial layer followed by doping material on substrate, and depositing metal layer on doping material
DE2420239A1 (en) METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS
DE4400842C2 (en) MOS transistor and method for its manufacture
DE60132129T2 (en) Semiconductor device with LDD structure and its manufacturing method
DE10262313B4 (en) Method for producing a semiconductor component and semiconductor component
DE3244588A1 (en) METHOD FOR FORMING ION-IMPLANTED AREAS, SELF-ALIGNED WITH OVERLAYING INSULATING LAYER PARTS
DE2758283C2 (en) Process for the production of mutually isolated semiconductor circuits
DE19922291B4 (en) Method for producing a semiconductor component
DE4130890A1 (en) METHOD FOR PRODUCING A CONDENSER USING THE FIELD EFFECT TRANSISTOR PROCESS AND STRUCTURE PRODUCED BY THE METHOD
DE3421927C2 (en) Vertical MOS transistor and method for its production
DE19944303C2 (en) Process for the production of self-adjusted low-ohm tub contacts by post-treatment of implant masks
DE10335103B4 (en) Field effect transistor with a doped gate electrode with reduced gate depletion and method for producing the transistor
DE2950413A1 (en) SEMICONDUCTOR ARRANGEMENTS AND METHOD FOR THE PRODUCTION THEREOF

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee