DE19935131B4 - Method for eliminating redepositions from a wafer - Google Patents

Method for eliminating redepositions from a wafer Download PDF

Info

Publication number
DE19935131B4
DE19935131B4 DE1999135131 DE19935131A DE19935131B4 DE 19935131 B4 DE19935131 B4 DE 19935131B4 DE 1999135131 DE1999135131 DE 1999135131 DE 19935131 A DE19935131 A DE 19935131A DE 19935131 B4 DE19935131 B4 DE 19935131B4
Authority
DE
Germany
Prior art keywords
dielectric
protective layer
wafer
etching
ferro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1999135131
Other languages
German (de)
Other versions
DE19935131A1 (en
Inventor
Renate Dr. Bergmann
Christine Dr. Dehm
Barbara Hasler
Ulrich Scheler
Günther Dr. Schindler
Volker Dr. Weinrich
Walter Hartner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999135131 priority Critical patent/DE19935131B4/en
Priority to PCT/DE2000/002394 priority patent/WO2001008203A1/en
Priority to TW89114946A priority patent/TW475219B/en
Publication of DE19935131A1 publication Critical patent/DE19935131A1/en
Application granted granted Critical
Publication of DE19935131B4 publication Critical patent/DE19935131B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Abstract

Die Erfindung betrifft ein Verfahren zur Beseitigung von Redepositionen auf einem Wafer sowie einen Wafer, der frei von Redepositionen ist. Die Entfernung der Redepositionen am Wafer findet nach Aufbringung einer Schutzschicht auf der Topelektrode und den Grenzflächen der Topelektrode mit dem Dielektrikum statt, so daß diese Bereiche durch die naßchemischen Mittel, durch die die Redepositionen einzig wirkungsvoll beseitigt werden können, nicht beschädigt werden.The invention relates to a method for eliminating speech positions on a wafer as well as a wafer that is free of speech positions. The removal of the redepositions on the wafer takes place after application of a protective layer on the top electrode and the interfaces of the top electrode with the dielectric, so that these areas are not damaged by the wet chemical means by which the redepositions can only be effectively removed.

Description

Die Erfindung betrifft ein Verfahren zur Beseitigung von Redepositionen auf einem Wafer.The The invention relates to a method for eliminating speech positions on a wafer.

Bei der plasmachemischen Ätzung einer Schicht eines (ferroelektrischen) Speicherkondensators mit einer Lackmaske und reaktiven Gasen bilden sich in der Regel Redepositionen. So werden Seitenwandpolymere aus Bestandteilen der zu ätzenden Schichten, dem Lack und den Ätzgasen bezeichnet. Diese Verunreinigungen können die Höhe der Lackmaske erreichen. Werden sie auf der geätzten Struktur belassen, so können folgende Probleme auftauchen:

  • – Kontamination des Speicherdielektrikums durch Diffusion
  • – Kurzschluß bei leitfähigen Redepositionen
  • – Veränderung der Topologie des Bauelements.
During the plasma-chemical etching of a layer of a (ferroelectric) storage capacitor with a resist mask and reactive gases, redepositions generally form. Thus, sidewall polymers are referred to as constituents of the layers to be etched, the lacquer and the etching gases. These impurities can reach the height of the resist mask. If they are left on the etched structure, the following problems may arise:
  • - Contamination of the storage dielectric by diffusion
  • - Short circuit in conductive redepositions
  • - Change the topology of the device.

Redepositionen, die sich nach dem plasmachemischen Ätzen der Bottomelektrode gebildet haben, werden naßchemisch entfernt. Dies ist möglich, da der Schichtaufbau Träger, Barriereschicht und Bottomelektrode so stabil ist, daß er den naßchemischen Reinigungsschritt verträgt.Redepositions, which formed after the plasma-chemical etching of the bottom electrode have become wet chemical away. This is possible because the layer structure carrier, Barrier layer and bottom electrode is so stable that he wet chemical Cleansing step tolerates.

Die Entfernung von Redepositionen, die sich nach dem Plasmaätzen des Dielektrikums gebildet haben, wäre naßchemisch, d.h. durch Einwirkung von hydroxylhaltigen Strippern (wie EKC-265®), organischen Lösungsmitteln (wie NMP (N-methyl pyrrolidon) und/oder Säuren (wie HF, Flußsäure, BHF, Ammoniumfluorid, gepufferte HF oder Caro'sche Säure, H2SO4 und H2O2) oder Entwickler (z.B. 5% Tetramethylammoniumhydroxid in H2O) entfern- oder reduzierbar, jedoch ist diese Behandlung nicht empfehlenswert, weil es dabei zur Ablösung der Topelektrode und/oder des ganzen Waferaufbaus kommen kann.The removal of redpositions formed after the plasma etch of the dielectric would be wet-chemical, ie by the action of hydroxyl-containing strippers (such as EKC- 265® ), organic solvents (such as NMP (N-methyl pyrrolidone) and / or acids (such as HF , Hydrofluoric acid, BHF, ammonium fluoride, buffered HF or Caro's acid, H 2 SO 4 and H 2 O 2 ) or developer (eg 5% tetramethylammonium hydroxide in H 2 O) can be removed or reduced, but this treatment is not recommended because it can come to the replacement of the top electrode and / or the entire wafer structure.

Im übrigen ist aus US 5,849,639 A ein Plasmaätzverfahren bekannt. Aus EP 0 786 805 A2 ist ferner ein im Rahmen der Hartmaskentechnologie eingesetztes Ätzverfahren bekannt.Otherwise it is off US 5,849,639 A a plasma etching known. Out EP 0 786 805 A2 Furthermore, an etching method used in the context of hard mask technology is known.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Beseitigung von Redepositionen, insbesondere auf einer dielektrischen Schicht, zu schaffen, bei dem der Schichtaufbau am Wafer unbeschädigt bleibt.task The present invention is a method for elimination of speech positions, in particular on a dielectric layer, to create, in which the layer structure on the wafer remains undamaged.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Beseitigung von Redepositionen, die aus der Trockenätzung eines oxidkeramischen Ferro- oder Dielektrikums mit einer Lackmaske stammen, von einem Wafer, auf dem ein Speicherkondensator mit einer Bottomelektrode, mit einem Ferro- oder Dielektrikum und mit einer strukturierten Topelektrode angeordnet ist,

  • – wobei eine Trockenätzung und ein nasschemischer Reinigungsschritt, der zur Beseitigung der Redepositionen führt, durchgeführt werden und
  • – wobei nach dem Ätzen des Ferro- oder Dielektrikums die Lackmaske entfernt wird,
wobei vor der Trockenätzung des Ferro- oder Dielektrikums eine Schutzschicht zumindest auf die strukturierte Topelektrode und auf das Ferro- oder Dielektrikum aufgebracht wird und dass nach dem Entfernen der Lackmaske die Schutzschicht das Ferro- oder Dielektrikum und die strukturierte Topelektrode bedeckt.This object is achieved by a method for eliminating Redepositionen, which come from the dry etching of an oxide ceramic ferroelectric or dielectric with a resist mask, from a wafer on which a storage capacitor with a bottom electrode, with a ferro- or dielectric and with a structured Top electrode is arranged,
  • - wherein a dry etching and a wet chemical cleaning step, which leads to the elimination of the Redepositionen, are performed, and
  • Wherein after the etching of the ferro- or dielectric the lacquer mask is removed,
wherein, before the dry etching of the ferroelectric or dielectric, a protective layer is applied at least to the structured top electrode and to the ferroelectric or dielectric and that after removal of the resist mask, the protective layer covers the ferroelectric or dielectric and the structured top electrode.

Bei einer bevorzugten Ausgestaltung des Verfahrens ist die Schutzschicht aus Siliziumnitrid. Bevorzugt wird das wasserstoffarme LPCVD-Nitrid verwendet. Geeignet sind aber auch andere Nitride, wie z.B. ein Plasmanitrid, das mit einer P5000 abgeschieden wird. Die Höhe der aufgebrachten Schicht kann variieren, jedoch wird generell an eine Höhe zwischen 10 und 100nm, bevorzugt zwischen 15 und 80 nm und insbesondere bevorzugt zwischen 30 und 50 nm gedacht. Die Höhe sollte so bemessen sein, daß die Topelektrode und die Grenzflächen zum Dielektrikum zwar optimal geschützt sind, aber Gesamtstärke und Streß des Wafers im Falle der Beibehaltung der Schutzschicht nicht zu stark beeinflußt werden. Andererseits soll die Schicht leicht wieder entfernbar bleiben für den Fall, daß die Schutzschicht nach der Entfernung der Redepositionen auch entfernt wird. Im Grunde wird also immer eine möglichst dünne Schutzschicht angestrebt.at A preferred embodiment of the method is the protective layer made of silicon nitride. Preferably, the low-hydrogen LPCVD nitride is used. However, other nitrides, such as e.g. a plasma nitride, which is deposited with a P5000. The height of the applied layer can vary, but is generally preferred at a height between 10 and 100nm between 15 and 80 nm, and more preferably between 30 and 50 nm thought. The height should be such that the Top electrode and the interfaces Although the dielectric are optimally protected, but total strength and Stress of Wafers in case of retention of the protective layer is not too strong affected become. On the other hand, the layer should remain easily removable again for the Case, that the Protective layer also removed after the removal of the redepositions becomes. Basically, therefore, the goal is always to have the thinnest possible protective layer.

Nach einer Ausgestaltung wird die Schutzschicht vor dem Ätzen, bei dem die Redepositionen entstehen, aufgebracht. In diesem Fall wird die Schutzschicht zusammen mit dem Ferro- oder Dielektrikum auch mitgeätzt.To In one embodiment, the protective layer before the etching, at the speech positions arise. In this case will the protective layer also etched together with the ferro- or dielectric.

Bevorzugt wird die Entfernung der Redepositionen mit EKC-265 oder einem ähnlichem Stripper vollzogen. Die Behandlungszeit kann variieren, beträgt jedoch in der Regel weniger als eine Stunde, insbesondere weniger als 30 Minuten. Die Temperatur kann ebenfalls variieren, jedoch beträgt sie normalerweise weniger als 80°C und ist höher als Raumtemperatur.Prefers will be the removal of the redepositions with EKC-265 or a similar one Stripper completed. The treatment time may vary, but is usually less than an hour, especially less than 30 Minutes. The temperature can also vary, but it is usually less than 80 ° C and is higher as room temperature.

Nach einer Ausgestaltung des Verfahrens wird die Schutzschicht nach dem Entfernen der Redepositionen zur Siliziumoxidschicht aufoxidiert und/oder entfernt. Zum Entfernen eignet sich ein Plasmaprozeß, bevorzugt wird hierbei ein isotro per Downstream-Reaktor vom Typ Strata eingesetzt, der mit einer Sauerstoff-Tetrafluormethan-Chemie betrieben wird. Alternativ kann auch eine Plasmaätzkammer, z.B. eine MxP metal etch kammer an einem P5000 Mainframe, verwendet werden. Beispielhafte Plasmaätzbedingungen sind dann 20 Pa, 6 mT, 350 W, 45 sccm Tetrafluormethan-Fluss, 90 sccm Sauerstoff-Fluss; Ätzzeit für 50 nm Siliziumnitrid beträgt etwa 50 sec.According to one embodiment of the method, the protective layer is oxidized and / or removed after the removal of the redepositions to the silicon oxide layer. A plasma process is suitable for removal, preferably an isotropic downstream type Strata reactor which operates with an oxygen-tetrafluoromethane chemistry ben will. Alternatively, it is also possible to use a plasma etching chamber, for example an MxP metal etch chamber on a P5000 mainframe. Exemplary plasma etching conditions are then 20 Pa, 6 mT, 350 W, 45 sccm tetrafluoromethane flow, 90 sccm oxygen flow; Etching time for 50 nm silicon nitride is about 50 sec.

Nach einer anderen Ausgestaltung des Verfahrens wird die Schutzschicht auf dem Wafer belassen. Dort kann sie dann unter Umständen als Wasserstoffbarriere über dem Kondensator in späteren Prozessen dienen.To Another embodiment of the method becomes the protective layer left on the wafer. There she may then as Hydrogen barrier over the capacitor in later processes serve.

Nach einer Ausgestaltung des Verfahrens wird die Schutzschicht zusammen mit dem Dielektrikum geätzt. Dazu werden zunächst mit einer Lackmaske Strukturen definiert. Bei dieser gemeinsamen Ätzung kann eine MxP Metal Ätzkammer an einem P5000 mainframe verwendet werden. Beispielhafte Plasmaätzbedingungen sind 1,3 Pa, 8 mT, 750 W, 50 sccm Bromwasserstoff-Fluss, Ätzzeit für 50nm Nitrid und 180nm SBT etwa 150 sec.To In one embodiment of the method, the protective layer is combined etched with the dielectric. To do this first Defined with a resist mask structures. In this common etching can a MxP metal etching chamber to be used on a P5000 mainframe. Exemplary plasma etching conditions are 1.3 Pa, 8 mT, 750 W, 50 sccm of hydrogen bromide flux, etch time for 50nm nitride and 180nm SBT about 150 sec.

Nach einer anderen Ausgestaltung des Verfahrens wird die Schutzschicht getrennt von dem Ätzschritt des Dielektrikums geätzt, so dass zwischen den beiden Ätzschritten die Gase und/oder andere Plasmabedingungen geändert werden können.To Another embodiment of the method becomes the protective layer separated from the etching step etched of the dielectric, so that between the two etching steps the gases and / or other plasma conditions can be changed.

Bevorzugt handelt es sich bei dem durch das erfindungsgemäße Verfahrend behandelten Substrat um einen Wafer mit ferroelektrischen Speicherkondensatoren. Dabei ist bevorzugt SBT (SrBi2Ta2O9) das enthaltene Dielektrikum, das durch die Schutzschicht vor Schäden durch die nasschemische Reinigung geschützt werden soll. Anstelle des SBT können auch andere Oxidkeramiken wie beispielsweise BST [(Ba,Sr)TiO3) oder PZT [Pb(Zr,Ti)O3], die dem SBT ähnlich sind und auch durch den nasschemischen Reinigungsschritt gefährdet sind, mit einer Schutzschicht gemäß der Erfindung überzogen werden.Preferably, the substrate treated by the method according to the invention is a wafer with ferroelectric storage capacitors. In this case, SBT (SrBi 2 Ta 2 O 9 ) is preferably the dielectric that is to be protected by the protective layer against damage by wet-chemical cleaning. Instead of the SBT, other oxide ceramics such as BST [(Ba, Sr) TiO 3 ) or PZT [Pb (Zr, Ti) O 3 ], which are similar to the SBT and also endangered by the wet-chemical cleaning step, may be provided with a protective layer according to coated the invention.

Da die Redepositionen aus der Trockenätzung einer Oxidkeramik stammen, ähneln sie dieser in ihrer chemischen Zusammensetzung. Ein Reinigungsmedium, das die Redepositionen entfernt, kann deshalb die Oxidkeramik auch angreifen oder zumindest schädigen.There The redepositions come from the dry etching of an oxide ceramic, they resemble this in its chemical composition. A cleaning medium, that removes the redepositions, therefore, the oxide ceramics can also attack or at least harm.

Die Schutzschicht gemäß der Erfindung schützt deshalb auch das Dielektrikum vor einem Angriff von der Oberseite.The Protective layer according to the invention therefore protects also the dielectric from attack from the top.

Im folgenden wird eine Ausführungsform anhand von Figuren näher erläutert:in the The following will be an embodiment on the basis of figures closer explains:

1 zeigt einen Querschnitt durch einen Wafer nach der Ätzung der dielektrischen Schicht und nach dem Veraschen der Lackmaske. 1 shows a cross section through a wafer after the etching of the dielectric layer and after the ashing of the resist mask.

2 zeigt einen Querschnitt durch einen Wafer, auf den vor der Ätzung eine Schutzschicht aufgebracht wurde. 2 shows a cross section through a wafer on which a protective layer was applied before the etching.

3 zeigt denselben Querschnitt wie 2, nach der naßchemischen Reinigung und dem Entfernen der Schutzschicht. 3 shows the same cross section as 2 , after wet-chemical cleaning and removal of the protective layer.

In 1 ist der Aufbau eines Wafers im Querschnitt zu sehen. Zu erkennen ist der Träger 1 (z.B. Siliziumoxid), auf den eine strukturierte Bottomelektrode 2 (z.B. 100-200 nm Platin) aufgebracht ist. An die Bottomelektrode 2 schließt die bereits strukturierte dielektrische Schicht 3 (z.B. SBT SrBi2Ta2O9) an, auf der die Topelektrode 5 (z.B. 100-200 nm Platin) zu erkennen ist, die z.B. mit einem facettierenden und dadurch selbstreinigenden Prozeß strukturiert wurde. Mit dem Pfeil 7 wird auf die Grenzfläche zwischen Topelektrode und der dielektrischen Schicht hingewiesen, die vor der naßchemischen Reinigung geschützt werden soll. An der Kante des Dielektrikums 3 erkennt man die Redeposition 6, die die Topologie des Wafers stört und die entfernt werden soll, was aber ohne Schutzschicht zu Ablösern führen würde.In 1 the construction of a wafer can be seen in cross-section. To recognize is the carrier 1 (eg, silicon oxide) onto which a structured bottom electrode 2 (eg 100-200 nm platinum) is applied. To the bottom electrode 2 closes the already structured dielectric layer 3 (eg SBT SrBi 2 Ta 2 O 9 ) on which the top electrode 5 (eg 100-200 nm platinum) can be seen, which was structured, for example, with a faceting and thus self-cleaning process. With the arrow 7 is pointed to the interface between the top electrode and the dielectric layer, which is to be protected from the wet-chemical cleaning. At the edge of the dielectric 3 you recognize the speech position 6 , which disturbs the topology of the wafer and which should be removed, which would lead to shedding without a protective layer.

In 2 ist derselbe Querschnitt durch den Wafer zu sehen wie in 1. Vor der Ätzung wurde eine Schutzschicht 4 aufgebracht. Schutzschicht und Dielektrikum wurden geätzt und die Lackmaske entfernt. Wie zu sehen ist, bedeckt die Schutzschicht 4 (z.B. eine Siliziumnitridschicht von 30-50 nm) die Topelektrode und die Grenzflächen zwischen der Topelektrode und dem Dielektrikum. 2 zeigt den Wafer in dem Zustand, in dem er unbeschadet einem naßchemischen Reinigungsschritt zur Entfernung der unerwünschten Redepositionen der Dielektrikumsätzung übersteht. Der naßchemische Reinigungsschritt umfaßt beispielsweise eine Behandlung mit EKC-265, NMP (N-methyl pyrrolidon) und/oder Flußsäure.In 2 the same cross section through the wafer can be seen as in 1 , Before the etching became a protective layer 4 applied. Protective layer and dielectric were etched and the resist mask removed. As you can see, the protective layer covers 4 (eg a silicon nitride layer of 30-50 nm) the top electrode and the interfaces between the top electrode and the dielectric. 2 shows the wafer in the state in which it survives without damage to a wet chemical cleaning step to remove the unwanted redepositions of the dielectric etch. The wet chemical cleaning step includes, for example, treatment with EKC-265, NMP (N-methyl pyrrolidone) and / or hydrofluoric acid.

3 schließlich zeigt den Wafer nachdem durch den Reinigungsschritt die Redeposition 6 beseitigt wurde. Die Naßreinigung wurde z.B. mit EKC-265 15 min bei 65°C durchgeführt. Ebenfalls entfernt wurde anschließend die Schutzschicht 4. Übriggeblieben ist ein Wafer mit einer optimalen Topologie und ohne Verunreinigungen, die in die verschiedenen Schichten ein- und/oder durch diffundieren können. 3 finally, the wafer shows the redeposition after the cleaning step 6 was eliminated. The wet cleaning was carried out for example with EKC-265 at 65 ° C for 15 min. Also removed was the protective layer 4 , What is left is a wafer with an optimal topology and no contaminants that can diffuse into and / or diffuse through the different layers.

Claims (6)

Verfahren zur Beseitigung von Redepositionen (6), die aus der Trockenätzung eines oxidkeramischen Ferro- oder Dielektrikums (3) mit einer Lackmaske stammen, von einem Wafer (1), auf dem ein Speicherkondensator mit einer Bottomelektrode (2), mit einem Ferro- oder Dielektrikum (3) und mit einer strukturierten Topelektrode (5) angeordnet ist, – wobei eine Trockenätzung und ein nasschemischer Reinigungsschritt, der zur Beseitigung der Redepositionen führt, durchgeführt werden und – wobei nach dem Ätzen des Ferro- oder Dielektrikums (3) die Lackmaske entfernt wird, wobei vor der Trockenätzung des Ferro- oder Dielektrikums (3) eine Schutzschicht (4) zumindest auf die strukturierte Topelektrode (5) und auf das Ferro- oder Dielektrikum (3) aufgebracht wird und nach dem Entfernen der Lackmaske die Schutzschicht (4) das Ferro- oder Dielektrikum (3) und die strukturierte Topelektrode (5) bedeckt.Procedure for removing speech positions ( 6 ), resulting from the dry etching of an oxide keratin ferroelectric or dielectric ( 3 ) come with a resist mask from a wafer ( 1 ), on which a storage capacitor with a bottom electrode ( 2 ), with a ferro- or dielectric ( 3 ) and with a structured top electrode ( 5 a dry etching and a wet-chemical cleaning step which leads to the elimination of the redepositions are carried out, and wherein after the etching of the ferroelectric or dielectric ( 3 ) the resist mask is removed, wherein before the dry etching of the ferroelectric or dielectric ( 3 ) a protective layer ( 4 ) at least on the structured top electrode ( 5 ) and on the ferro- or dielectric ( 3 ) is applied and after removing the resist mask the protective layer ( 4 ) the ferro- or dielectric ( 3 ) and the structured top electrode ( 5 ) covered. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schutzschicht (4) Siliziumnitrid enthält.Method according to claim 1, characterized in that the protective layer ( 4 ) Contains silicon nitride. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Schutzschicht (4) in einer Dicke von 10 bis 100 nm aufgebracht wird.Method according to claim 1 or 2, characterized in that the protective layer ( 4 ) is applied in a thickness of 10 to 100 nm. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Schutzschicht (4) vor dem Ätzen des Ferro- oder Dielektrikums (3) aufgebracht wird und dann zusammen mit dem Ferro- oder Dielektrikum (3) geätzt wird.Method according to one of claims 1 to 3, characterized in that the protective layer ( 4 ) before etching the ferro- or dielectric ( 3 ) and then together with the ferro- or dielectric ( 3 ) is etched. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Schutzschicht (4) nach Entfernung der Redepositionen (6) entfernt wird.Method according to one of claims 1 to 4, characterized in that the protective layer ( 4 ) after removal of the speech positions ( 6 ) Will get removed. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Schutzschicht (4) nach Entfernung der Redepositionen (6) beibehalten wird.Method according to one of claims 1 to 4, characterized in that the protective layer ( 4 ) after removal of the speech positions ( 6 ) is maintained.
DE1999135131 1999-07-27 1999-07-27 Method for eliminating redepositions from a wafer Expired - Fee Related DE19935131B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1999135131 DE19935131B4 (en) 1999-07-27 1999-07-27 Method for eliminating redepositions from a wafer
PCT/DE2000/002394 WO2001008203A1 (en) 1999-07-27 2000-07-21 Method for removing redepositions on a wafer and wafer which is devoid of redepositions
TW89114946A TW475219B (en) 1999-07-27 2000-10-24 Method to remove the re-depositions on a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999135131 DE19935131B4 (en) 1999-07-27 1999-07-27 Method for eliminating redepositions from a wafer

Publications (2)

Publication Number Publication Date
DE19935131A1 DE19935131A1 (en) 2001-02-08
DE19935131B4 true DE19935131B4 (en) 2006-01-26

Family

ID=7916151

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999135131 Expired - Fee Related DE19935131B4 (en) 1999-07-27 1999-07-27 Method for eliminating redepositions from a wafer

Country Status (3)

Country Link
DE (1) DE19935131B4 (en)
TW (1) TW475219B (en)
WO (1) WO2001008203A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457479B1 (en) * 2001-09-26 2002-10-01 Sharp Laboratories Of America, Inc. Method of metal oxide thin film cleaning

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0250611B1 (en) * 1986-06-21 1990-12-19 Deutsche ITT Industries GmbH Process for eliminating a patterned masking layer
DE4034868C2 (en) * 1990-11-02 1995-02-16 Itt Ind Gmbh Deutsche Process for selective metal deposition in the production of semiconductor components
EP0786805A2 (en) * 1996-01-26 1997-07-30 Matsushita Electronics Corporation Method of plasma etching a film made of one of a ferroelectric material, high dielectric constant material or platinum
EP0865079A2 (en) * 1997-03-13 1998-09-16 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US5849639A (en) * 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants
DE19728474A1 (en) * 1997-07-03 1999-01-07 Siemens Ag Electrode arrangement

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443688A (en) * 1993-12-02 1995-08-22 Raytheon Company Method of manufacturing a ferroelectric device using a plasma etching process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0250611B1 (en) * 1986-06-21 1990-12-19 Deutsche ITT Industries GmbH Process for eliminating a patterned masking layer
DE4034868C2 (en) * 1990-11-02 1995-02-16 Itt Ind Gmbh Deutsche Process for selective metal deposition in the production of semiconductor components
EP0786805A2 (en) * 1996-01-26 1997-07-30 Matsushita Electronics Corporation Method of plasma etching a film made of one of a ferroelectric material, high dielectric constant material or platinum
EP0865079A2 (en) * 1997-03-13 1998-09-16 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
DE19728474A1 (en) * 1997-07-03 1999-01-07 Siemens Ag Electrode arrangement
US5849639A (en) * 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 11012682 A. In: Patent Abstracts of Japan *
JP 11-12682 A. In: Patent Abstracts of Japan
YOO, W.J. et.al.: Control of Etch Slope during etching of Pt in Ar/Cl¶2¶/O¶2¶ Plasmas. In: Jpn.J.Appl.Phys., Vol. 35, Part 1, No. 4B, April 1996, pp. 2501-4 *
YOO, W.J. et.al.: Control of Etch Slope during etching of Pt in Ar/Cl2/O2 Plasmas. In: Jpn.J. Appl.Phys., Vol. 35, Part 1, No. 4B, April 1996, pp. 2501-4

Also Published As

Publication number Publication date
DE19935131A1 (en) 2001-02-08
WO2001008203A1 (en) 2001-02-01
TW475219B (en) 2002-02-01

Similar Documents

Publication Publication Date Title
EP1733421B1 (en) Aqueous solution and use of said solution for removing post-etch residue of semiconductor substrates
DE69935100T2 (en) Process for etching a metallization by means of a hard mask
DE69626562T2 (en) Process for the isotropic etching of silicon, which is highly selective towards tungsten
DE60124487T2 (en) Method for cleaning after etching
DE19520768B4 (en) Method for producing a semiconductor device with thin-film resistor
DE10256964A1 (en) Ir and PZT plasma etching using a hard mask and a chemical composition of CL¶2¶ / N¶2¶ / O¶2¶ and CL¶2¶ / CHF¶3¶ / O¶2¶
EP0901157B1 (en) Patterning process
DE102004006545B3 (en) Method for expanding a trench in a semiconductor structure
EP1584103B1 (en) Two-stage etching process for producing an integrated circuit arrangement, in particular comprising a capacitor assembly
AT409429B (en) METHOD FOR ETCH TREATING SEMICONDUCTOR SUBSTRATES FOR THE EXPLOSION OF A METAL LAYER
EP0907203A2 (en) Patterning method
DE19717363C2 (en) Manufacturing process for a platinum metal structure using a lift-off process and use of the manufacturing process
DE19935131B4 (en) Method for eliminating redepositions from a wafer
DE102004063148A1 (en) Insulation process in semiconductor devices
DE112004000192T5 (en) Hard mask with high selectivity for IR barrier layers for the production of a ferroelectric capacitor
DE10058886C1 (en) Production of an integrated semiconductor product used as ferroelectric random access memories comprises forming semiconductor wafer, molding connections, exposing the connections, applying protective layer and polishing
DE10133663A1 (en) Process for removing a photoresist used in the production of semiconductor devices comprises treating the substrate with a removal agent based on fluorine, washing the substrate with water, drying, and repeating the process at least twice
DE112004001585T5 (en) Fence-free etching of an iridium barrier with a steep slope angle
WO2002045148A2 (en) Cleaning solution for semiconductor wafers in the back-end-of-line
DE10121657A1 (en) Microelectronic structure with a hydrogen barrier layer
KR100248154B1 (en) Etchant
DE102004037007B4 (en) An etching method for producing a semiconductor device
DE102004004782A1 (en) Process for reducing contamination of semiconductor processing equipment
DE10257681B4 (en) A method of fabricating an integrated circuit device including a metal nitride layer and integrated circuit device
DE10025550A1 (en) Plasma etching process used in the production of Fe-RAMs comprises applying a polyimide mask before the structure is etched

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee