DE19923520C1 - Semiconductor element edge structure - Google Patents
Semiconductor element edge structureInfo
- Publication number
- DE19923520C1 DE19923520C1 DE1999123520 DE19923520A DE19923520C1 DE 19923520 C1 DE19923520 C1 DE 19923520C1 DE 1999123520 DE1999123520 DE 1999123520 DE 19923520 A DE19923520 A DE 19923520A DE 19923520 C1 DE19923520 C1 DE 19923520C1
- Authority
- DE
- Germany
- Prior art keywords
- field plate
- type
- edge structure
- plate rings
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Abstract
Description
Die vorliegende Erfindung betrifft eine Randstruktur für Halbleiterbauelemente nach dem Oberbegriff des Patentan spruchs 1.The present invention relates to an edge structure for Semiconductor components according to the preamble of the patent saying 1.
Es gibt bereits seit vielen Jahren die unterschiedlichsten Anordnungen von Randstrukturen: p-leitende ringförmige Ge biete in einem n-leitenden Halbleiterkörper, Feldplatten für solche p-leitende ringförmige Gebiete, Feldplatten ohne ring förmige Gebiete usw. (vgl. hierzu beispielsweise US 4,633,292, EP 0 461 877 B1, US 4,468,686, US 5,298,789).The most varied have been around for many years Arrangements of edge structures: p-type ring-shaped Ge offer in an n-type semiconductor body, field plates for such p-type annular areas, field plates without a ring shaped areas, etc. (see, for example, US 4,633,292, EP 0 461 877 B1, US 4,468,686, US 5,298,789).
Aus WO 96/13857 A1 ist eine Randstruktur der eingangs genann ten Art bekannt. Bei dieser Randstruktur ist einer von zwei Feldplattenringen mit einem ringförmigen Gebiet verbunden.From WO 96/13857 A1 an edge structure is mentioned at the beginning ten kind known. With this edge structure is one of two Field plate rings connected to an annular area.
Zweck dieser unterschiedlichen Randstrukturen ist es, mög lichst hochspannungsfeste, planare pn-Übergänge zu realisie ren, an denen elektrische Durchbrüche zuverlässig vermieden werden.The purpose of these different edge structures is to planar pn junctions that are resistant to high voltages where electrical breakdowns are reliably avoided become.
Bisher ist es gelungen, auf diese Weise planare Halbleiter bauelemente, wie beispielsweise IGBTs (Bipolartransistor mit isoliertem Gate) herzustellen, die Sperrspannungen bis zu 6 kV auszuhalten vermögen.So far, it has been possible to use planar semiconductors in this way Components such as IGBTs (bipolar transistor with insulated gate), the reverse voltages up to 6 kV are able to endure.
Allen bestehenden Randstrukturen ist gemeinsam, daß sie auf einem Halbleiterkörper relativ viel Fläche beanspruchen, da für die Sicherstellung einer Hochspannungsfestigkeit oft meh rere ringförmige und jeweils mit einem Feldplattenring verse hene Gebiete des anderen Leitungstyps in den Randbereich ei nes Halbleiterkörpers des einen Leitungstyps im Abstand um einen an die Oberfläche des Halbleiterkörpers tretenden pn- Übergang vorgesehen werden müssen. All existing edge structures have in common that they are based on take up a relatively large area of a semiconductor body because often to ensure high-voltage strength Other ring-shaped ones, each with a field plate ring areas of the other line type in the peripheral area nes semiconductor body of the one conduction type at a distance a pn- appearing on the surface of the semiconductor body Transition must be provided.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Rand struktur für Halbleiterbauelemente zu schaffen, die bei ge ringerem Flächenbedarf die gleiche Spannungsfestigkeit wie bestehende Randstrukturen zu gewährleisten vermag.It is therefore an object of the present invention to provide an edge to create structure for semiconductor devices that ge smaller area requirement the same dielectric strength as is able to guarantee existing edge structures.
Diese Aufgabe wird bei einer Randstruktur der eingangs ge nannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.This task is ge with an edge structure of the beginning named type according to the invention by the in the characterizing part of claim 1 specified features solved.
Die erfindungsgemäße Randstruktur zeichnet sich also durch eine vollkommen neuartige Gestaltung der Feldplattenringe aus: während bisher jedem ringförmigen Gebiet im Halbleiter körper ein Feldplattenring zugeordnet ist, ist bei der erfin dungsgemäßen Randstruktur vorgesehen, daß das ringförmige Ge biet mit zwei Feldplattenringen versehen ist. Diese Feldplat tenringe erstrecken sich beidseits des ringförmigen Gebietes und überlappen dieses.The edge structure according to the invention is therefore characterized by a completely new design of the field plate rings from: during each ring-shaped area in the semiconductor a field plate ring is assigned to the inventor Inventional edge structure provided that the annular Ge offers two field plate rings. This Feldplat tenrings extend on both sides of the annular area and overlap this.
In beispielsweise einem n--leitenden Halbleiterkörper sind so floatende ringförmige p-leitende Gebiete angeordnet, die zweckmäßigerweise dort vorgesehen werden, wo der Krümmungsra dius mehr Platz erlaubt. Diese ringförmigen p-leitenden Ge biete sind dann jeweils mit zwei Feldplattenringen versehen, die die p-leitenden Gebiete seitlich überragen, wobei der die ringförmigen Gebiete überlappende Teil der Feldplattenringe größer ist als die Eindringtiefe der p-leitenden Gebiete in den n--leitenden Halbleiterkörper.In an n - type semiconductor body, for example, floating ring-shaped p-type regions are arranged, which are expediently provided where the radius of curvature allows more space. These annular p-type regions are then each provided with two field plate rings which project laterally beyond the p-type regions, the part of the field plate rings overlapping the annular regions being greater than the depth of penetration of the p-type regions into the n - type semiconductor body .
Die Feldplattenringe von benachbarten Gebieten können einen Abstand in der Größenordnung von 10 bis 20 µm voneinander aufweisen. Selbstverständlich sind hier aber auch andere Ab messungen möglich.The field plate rings from neighboring areas can be one Distance of the order of 10 to 20 µm from each other exhibit. Of course there are also other ab measurements possible.
Weiterhin ist es vorteilhaft, wenn die p-leitenden Gebiete seitlich noch mit n-leitenden Zonen versehen werden, wobei solche n-leitenden Zonen auch im Bereich zwischen den p leitenden Gebieten vorgesehen werden können. Diese n-leiten den Zonen sind dabei höher dotiert als der n--leitende Halb leiterkörper.It is also advantageous if the p-type regions are laterally provided with n-type zones, such n-type zones also being able to be provided in the area between the p-type regions. These n-type zones are more highly doped than the n - type semiconductor body.
Die Wirkungsweise der beiden Feldplattenringe eines p-lei tenden Gebietes kann kurz wie folgt erläutert werden: der Feldplattenring eines am Rand des Halbleiterbauelementes ge legenen p-leitenden Gebietes verhindert die Bildung eines Ka nales für Löcher, während der Feldplattenring auf der Außen seite des nächsten p-leitenden Gebietes den Bereich der höch sten elektrischen Feldstärke von Oberflächenionen abschirmt.The mode of operation of the two field plate rings of a p-lei area can be briefly explained as follows: the Field plate ring ge on the edge of the semiconductor device the p-type area prevents the formation of a Ka nales for holes, while the field plate ring on the outside side of the next p-conducting area the area of the highest shields electrical field strength from surface ions.
Bei den obigen Erläuterungen wurde von einem n--leitenden Halbleiterkörper und p-leitenden ringförmigen Gebieten ausge gangen. Selbstverständlich können die Leitungstypen auch um gekehrt sein.In the above explanations, an n - -type semiconductor body and p-type ring-shaped regions were assumed. Of course, the line types can also be reversed.
Die Schichtdicke der Isolatorschicht unter den Feldplatten ringen kann von üblicher Art sein und beispielsweise zwischen 1 und 6 µm liegen. Auch kann diese Schichtdicke von dem ver wendeten Isoliermaterial, das vorzugsweise Siliziumdioxid ist, abhängen.The layer thickness of the insulator layer under the field plates wrestling can be of the usual kind and for example between 1 and 6 µm. This layer thickness of the ver used insulating material, which is preferably silicon dioxide is depend.
Die Feldplattenringe selbst können abgestuft gestaltet sein und gegebenenfalls aus mehreren Materialien, wie beispiels weise polykristallinem Silizium und Aluminium, bestehen.The field plate rings themselves can be graduated and optionally from several materials, such as such as polycrystalline silicon and aluminum.
Die ringförmigen Gebiete und die an diese angrenzenden oder zwischen diesen vorgesehenen Zonen des gleichen Leitungstyps wie der Halbleiterkörper können durch Diffusion oder Ionenim plantation hergestellt werden. Für die Zonen des gleichen Leitungstyps wie der Halbleiterkörper, die ringförmig oder inselförmig gestaltet sein können, wird jedoch in bevorzugter Weise die Ionenimplantation angewandt. The ring-shaped areas and those adjoining them or between these designated zones of the same line type like the semiconductor body can by diffusion or ionsim plantation. For the zones of the same Conductivity type like the semiconductor body, which is ring-shaped or can be designed island-like, but is more preferred Way the ion implantation applied.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:The invention will be described in more detail below with reference to the drawings explained. Show it:
Fig. 1 den Aufbau der erfindungsgemäßen Randstruktur für Halbleiterbauelemente nach einem ersten Ausfüh rungsbeispiel, Fig. 1, for example approximately the structure of the edge structure of the invention for semiconductor devices according to a first exporting,
Fig. 2 den Aufbau der erfindungsgemäßen Randstruktur nach einem zweiten Ausführungsbeispiel, Fig. 2 shows the structure of the edge structure of the invention according to a second embodiment,
Fig. 3 den Aufbau der erfindungsgemäßen Randstruktur nach einem dritten Ausführungsbeispiel, Fig. 3 shows the structure of the edge structure of the invention according to a third embodiment,
Fig. 4 ein schematisches Diagramm zur Erläuterung der Funktionsweise der beiden Feldplattenringe der erfindungsgemäßen Randstruktur. Fig. 4 is a schematic diagram for explaining the operation of the two field plate rings of the edge structure according to the invention.
Fig. 1 zeigt die Randstruktur eines n--leitenden Halbleiter körpers 1, in dessen eine Oberfläche p-leitende Gebiete 2, 3, 4 und beispielsweise eine p-leitende Source-Zone 5 einge bracht sind. Diese p-leitenden Gebiete 2, 3, 4 sind floatend, während die p-leitende Zone 5 über einen Kontakt 6 geerdet sein kann. Fig. 1 shows the edge structure of an n - type semiconductor body 1 , in whose one surface p-type regions 2 , 3 , 4 and, for example, a p-type source zone 5 are introduced. These p-type regions 2 , 3 , 4 are floating, while the p-type zone 5 can be grounded via a contact 6 .
Auf der der einen Oberfläche des Halbleiterkörpers 1 gegen überliegenden anderen Oberfläche befindet sich eine n+- bzw. p+-leitende Zone 7, an welcher eine Spannung +U anliegen kann. Der Leitungstyp dieser Zone 7 hängt von der Art des Bauelementes ab, zu dem die gezeigte Randstruktur gehört.On one surface of the semiconductor body 1 opposite the other surface there is an n + or p + -conducting zone 7 , to which a voltage + U can be applied. The type of conduction of this zone 7 depends on the type of component to which the edge structure shown belongs.
An einem äußeren Rand 8 der Randstruktur ist auf der einen Oberfläche noch ein Kanal- bzw. Channel-Stopper 9 vorgesehen, der elektrisch mit dem n--leitenden Halbleiterkörper 1 ver bunden ist.On an outer edge 8 of the edge structure, a channel or channel stopper 9 is also provided on one surface and is electrically connected to the n - -conducting semiconductor body 1 .
Erfindungsgemäß ist nun bei dieser Randstruktur jedes der Ge biete 2, 3, 4 mit zwei Feldplattenringen 10 bzw. 11 versehen, die direkt mit den jeweiligen Gebieten 2, 3, 4 verbunden sein können, wie dies für den Feldplattenring 10 des Gebietes 2 gezeigt ist. Es ist aber auch ausreichend, wenn diese Feld plattenringe nur in entsprechend elektrisch leitender Verbin dung mit den jeweiligen Gebieten 2, 3, 4 stehen.According to the invention, in this edge structure, each of the regions 2 , 3 , 4 is provided with two field plate rings 10 and 11 , respectively, which can be connected directly to the respective regions 2 , 3 , 4 , as is shown for the field plate ring 10 of region 2 . However, it is also sufficient if these field plate rings are only in a correspondingly electrically conductive connection with the respective areas 2 , 3 , 4 .
Der Abstand x, mit welchem die Feldplattenringe 10, 11 die Gebiete 2, 3, 4 seitlich überragen, ist größer als die Ein dringtiefe d der p-leitenden Gebiete 2, 3, 4 in den n--lei tenden Halbleiterkörper 1. Der Abstand Z zwischen zwei Feld plattenringen 10, 11 benachbarter p-leitender Gebiete beträgt etwa 10 bis 20 µm.The distance x, with which the field plate rings 10 , 11 protrude laterally beyond the regions 2 , 3 , 4 , is greater than the penetration depth d of the p-conducting regions 2 , 3 , 4 into the n - conducting semiconductor body 1 . The distance Z between two field plate rings 10 , 11 of adjacent p-type regions is approximately 10 to 20 μm.
Die Gebiete 2, 3, 4 werden in bevorzugter Weise durch Ionen implantation eingebracht. Dabei brauchen diese Gebiete 2, 3, 4 nicht ringförmig zu sein, wie dies in bevorzugter Weise für die Feldplatten gilt. Es sei aber betont, daß die Feldplat tenringe 10, 11 nicht durchgehend ringförmig zu gestalten sind. Vielmehr können diese "Ringe" gegebenenfalls auch an einer oder mehreren Stellen unterbrochen werden. Wichtig ist aber, daß die p-leitenden Gebiete 2, 3, 4 in Bereichen des Halbleiterkörpers angeordnet werden, wo infolge des Krüm mungsradius der einzelnen Strukturen ausreichend Platz für diese Gebiete vorhanden ist.The areas 2 , 3 , 4 are preferably introduced by ion implantation. These areas 2 , 3 , 4 need not be annular, as is preferably the case for the field plates. However, it should be emphasized that the Feldplat tenrings 10 , 11 are not to be made continuously ring-shaped. Rather, these "rings" can optionally also be interrupted at one or more points. It is important, however, that the p-type regions 2 , 3 , 4 are arranged in regions of the semiconductor body where there is sufficient space for these regions due to the radius of curvature of the individual structures.
Die Feldplattenringe 10, 11 können beispielsweise aus poly kristallinem Silizium oder auch aus Aluminium oder aus Alumi nium und polykristallinem Silizium bestehen. Auch können je derzeit mehr oder weniger Feldplattenringe entsprechend den einzelnen Gebieten 2, 3, 4 angebracht werden. Mit anderen Worten, es ist denkbar, noch mehr leitende Gebiete oder aber auch weniger leitende Gebiete vorzusehen, so daß insgesamt mehr oder weniger Feldplattenringe als in dem Ausführungsbei spiel von Fig. 1 vorgesehen werden können. Weiterhin ist es nicht erforderlich, unbedingt jedes leitende Gebiet 2, 3, 4 mit zwei Feldplattenringen zu versehen. An weniger gefährde ten Stellen des Halbleiterbauelementes kann es auch ausrei chend sein, an einem p-leitenden Gebiet nur einen Feldplat tenring vorzusehen.The field plate rings 10 , 11 can for example be made of poly crystalline silicon or aluminum or aluminum and polycrystalline silicon. Also, more or fewer field plate rings can currently be attached corresponding to the individual areas 2 , 3 , 4 . In other words, it is conceivable to provide even more conductive areas or even less conductive areas, so that a total of more or fewer field plate rings than in the exemplary embodiment of FIG. 1 can be provided. Furthermore, it is not absolutely necessary to provide each conductive region 2 , 3 , 4 with two field plate rings. At less endangered locations of the semiconductor component, it may also be sufficient to provide only one field plate ring in a p-conducting region.
Schließlich ist es auch nicht ausgeschlossen, ein p-leitendes Gebiet in seiner Mitte noch mit einem weiteren Feldplatten ring auszustatten, so daß diesem p-leitenden Gebiet dann drei Feldplattenringe zugeordnet sind. Aus diesem Grund ist erfin dungsgemäß vorgesehen, daß die Randstruktur wenigstens ein leitendes Gebiet des zum Leitungstyp des Halbleiterkörpers entgegengesetzten Leitungstyps hat, das mit wenigstens zwei Feldplattenringen ausgestattet ist.After all, it is also not excluded to be a p-type Area in the middle with another field plates ring, so that this p-type region then three Field plate rings are assigned. For this reason, it is invented according to the invention provided that the edge structure at least one conductive area of the conduction type of the semiconductor body opposite line type, that with at least two Field plate rings is equipped.
Der Ausdruck "Ring" soll dabei keine geschlossene Kurve be deuten, sondern als ringförmige Struktur betrachtet werden, die durchaus an einer oder mehreren Stellen "offen" sein kann.The expression "ring" is not intended to be a closed curve interpret, but are viewed as an annular structure, which are definitely "open" in one or more places can.
Die Feldplattenringe 10, 11, der Channel-Stopper 9 und der Kontakt 6 sind in eine nicht näher dargestellte Isolier schicht üblicher Art eingebettet, welche beispielsweise aus Siliziumdioxid und/oder Siliziumnitrid bestehen kann. Weiter hin können die Feldplattenringe ähnlich wie der Channel- Stopper 9 auch abgestuft gestaltet sein und, worauf bereits oben hingewiesen wurde, aus einem oder mehreren Materialien, also beispielsweise aus polykristallinem Silizium und/oder Aluminium, bestehen.The field plate rings 10 , 11 , the channel stopper 9 and the contact 6 are embedded in an insulating layer, not shown, of the usual type, which can consist, for example, of silicon dioxide and / or silicon nitride. Furthermore, similar to the channel stopper 9 , the field plate rings can also be designed in a stepped manner and, as has already been mentioned above, consist of one or more materials, for example of polycrystalline silicon and / or aluminum.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel der erfindungs gemäßen Randstruktur, das sich von dem Ausführungsbeispiel der Fig. 1 dadurch unterscheidet, daß zusätzlich n-leitende Zonen 13 angrenzend an die p-leitenden Gebiete 2, 3, 4 vorge sehen sind. Diese n-leitenden Zonen 13 sind dabei höher do tiert als der n--leitende Halbleiterkörper 1. Fig. 2 shows a further embodiment of the edge structure according to the Invention, which differs from the embodiment of FIG. 1 in that additionally n-type zones 13 adjacent to the p-type regions 2 , 3 , 4 are easily seen. These n-type zones 13 are more highly doped than the n - type semiconductor body 1 .
Außerdem können noch, wie in dem Ausführungsbeispiel von Fig. 3 gezeigt ist, zusätzliche n-leitende Zonen 14 in den Berei chen um und zwischen den p-leitenden Gebieten 2, 3, 4 vorge sehen werden. Diese Zonen 13, 14 können in bevorzugter Weise durch Ionenimplantation in den n--leitenden Halbleiterkörper 1 eingebracht werden.In addition, as shown in the embodiment of FIG. 3, additional n-type zones 14 in the areas around and between the p-type regions 2 , 3 , 4 can be seen easily. These zones 13 , 14 can preferably be introduced into the n - -conducting semiconductor body 1 by ion implantation.
Die Zonen 13, 14 können ringförmige oder inselförmige Struk turen haben. Sie müssen also nicht in ihren Strukturen den Gebieten 2, 3, 4 entsprechen.The zones 13 , 14 can have annular or island-shaped structures. So their structures do not have to correspond to areas 2 , 3 , 4 .
Fig. 4 zeigt die Wirkungsweise der erfindungsgemäßen Feld plattenstruktur mit den beiden Feldplattenringen 10, 11: wenn an dem n--leitenden Halbleiterkörper beispielsweise eine Spannung von 6 kV anliegt, während der Kontakt 6 auf Massepo tential ist, sind im Bereich oberhalb des Gebietes 3 bzw. oberhalb des Gebietes 2 Potentiale mit Spannungen in der Grö ßenordnung von 3 kV bzw. 4 kV festzustellen. Dadurch sammeln sich auf der Oberfläche einer Isolierschicht 12, die eine Schichtdicke von 1 bis 6 µm haben kann, positive und negative Ionen 15 an. Damit liegt eine Verteilung des elektrischen Feldes Ex vor, wie diese für einen Schnitt in der unteren Hälfte von Fig. 4 abhängig vom Randabstand x aufgetragen ist. Aus dieser Feldstärkeverteilung ist zu schließen, daß in ei nem Bereich A die Gefahr der Bildung eines p-leitenden Kana les besteht, während in einem Bereich B mit der höchsten Feldstärke ein Durchbruch auftreten kann. Die Feldplatte 11 verhindert nun die Bildung eines p-leitenden Kanales, während die Feldplatte 10 die Stelle der höchsten Feldstärke (B) von der Außenwelt und insbesondere den Ionen 15 abschirmt, so daß die Gefahr eines Durchbruches wesentlich vermindert ist. Fig. 4 shows the operation of the box according to the invention plate-structure with the two field plate rings 10, 11: if, at the n - for example, a voltage of 6 kV is applied -type semiconductor body, while the contact 6 to Massepo is tential, are in the region above the area 3 or above the area determine 2 potentials with voltages in the order of magnitude of 3 kV or 4 kV. As a result, positive and negative ions 15 accumulate on the surface of an insulating layer 12 , which can have a layer thickness of 1 to 6 μm. There is thus a distribution of the electric field E x as it is plotted for a cut in the lower half of FIG. 4 depending on the edge distance x. From this field strength distribution it can be concluded that there is a risk of formation of a p-conducting channel in area A, while a breakthrough can occur in area B with the highest field strength. The field plate 11 now prevents the formation of a p-type channel, while the field plate 10 shields the location of the highest field strength (B) from the outside world and in particular from the ions 15 , so that the risk of a breakthrough is substantially reduced.
Claims (8)
- - einem schwach dotierten Halbleiterkörper (1) des einen Leitungstyps, in dessen einer Hauptoberfläche minde stens ein im wesentlichen ringförmiges Gebiet (2, 3, 4) des anderen Leitungstyps vorgesehen ist, und
- - einer mit dem Gebiet (2, 3, 4) des anderen Leitungstyps verbundenen Feldplatteneinrichtung (10, 11) aus wenig stens zwei sich beidseits des Gebiets (2, 3, 4) er streckenden und das Gebiet (2, 3, 4) überlappenden Feldplattenringen (11, 12),
- - A weakly doped semiconductor body ( 1 ) of the one conduction type, in whose main surface at least a substantially annular region ( 2 , 3 , 4 ) of the other conduction type is provided, and
- - A field plate device ( 10 , 11 ) connected to the area ( 2 , 3 , 4 ) of the other conduction type from at least two that extend on both sides of the area ( 2 , 3 , 4 ) and overlap the area ( 2 , 3 , 4 ) Field plate rings ( 11 , 12 ),
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999123520 DE19923520C1 (en) | 1999-05-21 | 1999-05-21 | Semiconductor element edge structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999123520 DE19923520C1 (en) | 1999-05-21 | 1999-05-21 | Semiconductor element edge structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19923520C1 true DE19923520C1 (en) | 2000-11-23 |
Family
ID=7908858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1999123520 Expired - Lifetime DE19923520C1 (en) | 1999-05-21 | 1999-05-21 | Semiconductor element edge structure |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19923520C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107134490A (en) * | 2017-03-29 | 2017-09-05 | 西安电子科技大学 | Vertical-type power device based on arcuate source field plate and arc leakage field plate and preparation method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468686A (en) * | 1981-11-13 | 1984-08-28 | Intersil, Inc. | Field terminating structure |
| US4633292A (en) * | 1982-05-28 | 1986-12-30 | Siemens Aktiengesellschaft | Semiconductor component with planar structure |
| US5298789A (en) * | 1990-11-12 | 1994-03-29 | Siemens Aktiengesellschaft | Semiconductor component for a high blocking bias |
| WO1996013857A1 (en) * | 1994-10-31 | 1996-05-09 | Ixys Corporation | Stable high voltage semiconductor device structure |
| EP0461877B1 (en) * | 1990-06-12 | 1997-05-07 | Mitsubishi Denki Kabushiki Kaisha | Structure for preventing electric field concentration in a semiconductor device |
-
1999
- 1999-05-21 DE DE1999123520 patent/DE19923520C1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468686A (en) * | 1981-11-13 | 1984-08-28 | Intersil, Inc. | Field terminating structure |
| US4633292A (en) * | 1982-05-28 | 1986-12-30 | Siemens Aktiengesellschaft | Semiconductor component with planar structure |
| EP0461877B1 (en) * | 1990-06-12 | 1997-05-07 | Mitsubishi Denki Kabushiki Kaisha | Structure for preventing electric field concentration in a semiconductor device |
| US5298789A (en) * | 1990-11-12 | 1994-03-29 | Siemens Aktiengesellschaft | Semiconductor component for a high blocking bias |
| WO1996013857A1 (en) * | 1994-10-31 | 1996-05-09 | Ixys Corporation | Stable high voltage semiconductor device structure |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107134490A (en) * | 2017-03-29 | 2017-09-05 | 西安电子科技大学 | Vertical-type power device based on arcuate source field plate and arc leakage field plate and preparation method thereof |
| CN107134490B (en) * | 2017-03-29 | 2020-04-14 | 西安电子科技大学 | Vertical power device based on arc-shaped source field plate and arc-shaped drain field plate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19811297B4 (en) | High breakdown voltage MOS semiconductor device | |
| WO1999053550A1 (en) | High-voltage edge termination for planar structures | |
| EP1051756B1 (en) | Mos field effect transistor with an auxiliary electrode | |
| DE4037876C2 (en) | Lateral DMOS FET device with reduced operating resistance | |
| DE102005023026B4 (en) | Power semiconductor device with plate capacitor structure | |
| EP0095755B1 (en) | Semiconductor device having a planar structure | |
| WO1997035346A1 (en) | Field effect-controlled semiconductor component | |
| DE3537004A1 (en) | VDMOS BLOCK | |
| DE10127885A1 (en) | Trench power semiconductor device | |
| DE2023219C3 (en) | Programmable semiconductor read-only memory | |
| DE102010011259A1 (en) | Semiconductor device | |
| DE19541497B4 (en) | Lateral field effect transistor | |
| EP0077481B1 (en) | Planar semiconductor device | |
| DE19816448C1 (en) | Universal semiconductor wafer for high-voltage semiconductor components, their manufacturing process and their use | |
| EP0014435B1 (en) | Thyristor controlled by field effect transistor | |
| DE19923466A1 (en) | Junction insulated lateral MOSFET for high / low side switches | |
| DE102006002438A1 (en) | Semiconductor device and method for its production | |
| DE19923520C1 (en) | Semiconductor element edge structure | |
| DE10057612A1 (en) | Semiconductor component used as a diode, transistor or thyristor comprises a semiconductor body having zones extending in the lateral direction up to a side wall running in the vertical direction | |
| DE19902749C2 (en) | Power transistor arrangement with high dielectric strength | |
| WO2007144416A1 (en) | Mos-power transistors with edge termination with small area requirement | |
| DE19801093A1 (en) | SOI insulated-gate bipolar transistor for integration in CMOS circuit | |
| DE19958234A1 (en) | Configuration for electric isolation of two active cells in semiconductor body | |
| EP0600241A2 (en) | MOS driven diode | |
| DE102010035296B4 (en) | Edge termination structure for high breakdown voltage transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Effective date: 20111107 |
|
| R071 | Expiry of right |